CN109979317B - 显示面板与显示装置 - Google Patents
显示面板与显示装置 Download PDFInfo
- Publication number
- CN109979317B CN109979317B CN201910241148.7A CN201910241148A CN109979317B CN 109979317 B CN109979317 B CN 109979317B CN 201910241148 A CN201910241148 A CN 201910241148A CN 109979317 B CN109979317 B CN 109979317B
- Authority
- CN
- China
- Prior art keywords
- pixel
- electrode
- adjacent
- area
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请涉及一种显示面板及显示装置,包括呈矩阵排布的像素结构,其中,像素行分为多个相邻的像素组,各像素组具有相邻的两个像素结构,在相邻像素行之间的区域设置两条扫描线,各像素组中的其中一个像素结构与一侧相邻的扫描线连接,另一个像素结构与另一侧相邻的扫描线连接,在位于像素组内的相邻像素列之间的区域设置数据线并设置黑矩阵覆盖该区域进行遮光,数据线与两侧相邻的两个像素结构分别相连;在位于像素组间的相邻像素列之间的区域设置公共电极且公共电极覆盖该区域进行遮光,通过减少数据线并设置公共电极覆盖部分漏光区域,减小黑矩阵的数量,从而提高像素的开口率。
Description
技术领域
本申请涉及显示领域,特别是涉及一种显示面板和显示装置。
背景技术
像素结构是显示面板显示画面的核心部件,像素结构包括薄膜晶体管和像素电极,像素结构位于阵列基板上且呈矩形阵列排布,阵列基板上还设置有数据线和扫描线,通常,每相邻像素行之间设有一根扫描线,每相邻像素列之间设有一根数据线,薄膜晶体管位于扫描线与数据线交叉处,像素电极则位于相邻扫描线和相邻数据线围成的区域内,薄膜晶体管的栅极与扫描线连接,源极与数据线连接,漏极与像素电极连接,当薄膜晶体管的栅极接入扫描信号并导通后,像素电极便可通过导通的薄膜晶体管获取数据线的电信号设置电势差,从而控制显示面板在像素电极位置处的透光率,穿透的光线经过彩色滤光片滤光后,在显示面板上显示出不同的画面。
由此可知,显示面板只能通过像素电极控制入射至像素电极处的光线,而不能控制其他位置的光线,因此,理想状态下,在显示面板的显示区域,应该使得除对应像素电极区域外的其他区域不能透光。由于在阵列基板上存在数据线,在制备工艺中,数据线与相邻的像素电极之间存在可透光的间隙,为避免漏光,目前常用的做法是在彩膜基板上对应各相邻像素电极之间的区域处设置黑矩阵,且黑矩阵的宽度比相邻像素电极之间的区域的宽度要大,避免阵列基板和彩膜基板对准误差造成的遮光不全。然而,设置黑矩阵并增大黑矩阵的宽度,又势必会减小显示面板的光线穿透率,降低像素的开口率。
发明内容
基于此,有必要针对显示面板使用黑矩阵遮光会降低像素开口率的问题,提供一种显示面板和显示装置。
一种显示面板,包括:
像素结构,包括相连接的薄膜晶体管和像素电极,所述像素结构呈矩阵阵列排布,所述矩阵阵列包括像素行和像素列,各所述像素行分为多个相邻的像素组,各所述像素组具有相邻的两个像素结构,相邻像素行之间的区域为第一区域,相邻像素列之间的位于像素组内的区域为第二区域,相邻像素列之间的位于相邻像素组间的区域为第三区域;
扫描线,位于所述第一区域内,各所述第一区域内设有两条扫描线,所述像素行夹设于相邻两条扫描线之间,所述像素行中的各像素组中的其中一个像素结构与其中一条相邻的扫描线连接,另一个像素结构与另一条相邻的扫描线连接;
数据线,位于所述第二区域内,所述数据线与两侧相邻的两个像素结构分别相连;
电极线与公共电极,所述电极线正对所述像素电极,所述电极线与所述公共电极连接,所述公共电极覆盖所述第三区域,所述公共电极的材料为遮光材料;以及
黑矩阵,正对所述数据线且覆盖所述第二区域。
在其中一个实施例中,同一像素行中相邻像素结构呈中心对称关系,同一像素列中相邻像素结构呈平移关系。
在其中一个实施例中,各所述像素电极的正投影区域呈矩形,所述电极线沿所述正投影区域的边缘延伸且与所述公共电极共同围成U型结构,所述U型结构的开口朝向各所述像素电极连接所述薄膜晶体管的一侧。
在其中一个实施例中,相邻所述数据线与所述电极线之间的可透光间距范围为2μm~4μm。
在其中一个实施例中,所述显示面板包括相对设置的阵列基板和彩膜基板,所述阵列基板包括阵列基底,所述彩膜基板包括彩膜基底,所述像素结构、所述扫描线、所述数据线、所述电极线和所述公共电极设置于所述阵列基底上,所述黑矩阵设置于所述彩膜基底上,所述黑矩阵与两侧相邻的像素电极相交叠,所述两侧交叠区域的宽度范围分别为1μm~1.5μm。
在其中一个实施例中,所述显示面板包括阵列基板,所述阵列基板包括阵列基底,所述像素结构、所述扫描线、所述数据线、所述电极线、所述公共电极和所述黑矩阵均设置于所述阵列基底上。
在其中一个实施例中,所述公共电极的材料为金属。
在其中一个实施例中,所述公共电极的宽度范围为6.5μm~7.5μm。
上述显示面板,通过增加扫描线而减少数据线,像素列之间的区域分为第二区域和第三区域,在第二区域内设置数据线,在第三区域内设置公共电极,且公共电极覆盖第三区域,避免第三区域漏光,因此,在像素列之间的区域,只有第二区域存在漏光,显示面板只需设置正对数据线的黑矩阵,使黑矩阵覆盖第二区域,利用黑矩阵避免第二区域漏光。由于黑矩阵数量越多,像素的开口率就越低,在本申请中,由于数据线数量减少,黑矩阵的数量减小,从而提高了像素的开口率。
一种显示面板,包括:
像素结构,包括相连接的薄膜晶体管和像素电极,所述像素结构呈矩阵阵列排布,所述矩阵阵列包括像素行和像素列,同一像素行中相邻像素结构呈中心对称关系,同一像素列中相邻像素结构呈平移关系,各所述像素行分为多个相邻的像素组,各所述像素组具有相邻的两个像素结构,相邻像素行之间的区域为第一区域,相邻像素列之间的位于像素组内的区域为第二区域,相邻像素列之间的位于相邻像素组间的区域为第三区域;
扫描线,位于所述第一区域内,各所述第一区域内设有两条扫描线,所述像素行夹设于相邻两条扫描线之间,所述像素行中的各像素组中的其中一个像素结构与其中一条相邻的扫描线连接,另一个像素结构与另一条相邻的扫描线连接;
数据线,位于所述第二区域内,所述数据线与两侧相邻的两个像素结构分别相连;
电极线与公共电极,所述电极线与所述公共电极连接,所述公共电极覆盖所述第三区域,所述公共电极的材料为遮光材料,所述电极线沿各所述像素电极的正投影区域的边缘延伸且与所述公共电极共同围成U型结构,所述U型结构的开口朝向各所述像素电极连接所述薄膜晶体管的一侧;
黑矩阵,正对所述数据线且覆盖所述第二区域。
一种显示装置,包括上述任一项所述的显示面板。
附图说明
图1为本申请一实施例中阵列基板的框架示意图;
图2为显示面板对应图1中沿AA’剖面线的侧剖图;
图3为本申请一实施例中阵列基板的结构示意图;
图4为本申请一实施例中阵列基板对应图3的电极线与公共电极的位置关系图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是,当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。
在一实施例中,如图1示,显示面板包括像素结构120,像素结构120包括薄膜晶体管121和与薄膜晶体管121相连的像素电极122,像素结构120呈矩阵阵列排列,矩阵阵列分为像素行和像素列,其中,各像素行又分为多个相邻的像素组M,每个像素组M具有相邻的两个像素结构120。定义相邻像素行之间的区域为第一区域B1,定义相邻像素列之间的区域为第二区域B2和第三区域B3,其中,第二区域B2处于像素组M内的两像素结构之间,第三区域B3处于相邻像素组之间。显示面板还包括与各像素结构120相连的扫描线130和数据线140,其中,扫描线130位于第一区域B1内,各第一区域B1内设有两条扫描线130,像素行夹设于相邻两扫描线之间,像素行中的各像素组M中的其中一个像素结构与其中一条相邻的扫描线连接,另一个像素结构与另一条相邻的扫描线连接;数据线140位于第二区域B2内,即数据线140位于像素组M内的两个像素结构之间,数据线140分别与像素组M内的两个相邻的像素结构相连。可以理解的,薄膜晶体管121包括栅极、源极和漏极,像素结构120分别与扫描线130和数据线140连接,具体是通过薄膜晶体管121的栅极与扫描线130连接,通过薄膜晶体管121的源极与数据线140连接,薄膜晶体管121的漏极与像素电极122连接。结合图1和图2所示,图2为图1中AA’的剖面图,显示面板还包括公共电极151和与公共电极151相连的电极线152,电极线152正对像素电极22,具体可为电极线152位于像素电极122的正下方且与像素电极122绝缘,电极线152和像素电极122形成寄生存储电容,公共电极151覆盖第三区域B3,电极线152与公共电极151连接,设置公共电极151,能够使电极线152互相连接并贯穿整个显示区,确保整个显示信号稳定,从而提高面板亮度的均匀性,其中,公共电极151的材料为遮光材料。显示面板还包括黑矩阵220,黑矩阵220的材料也为遮光材料,且黑矩阵220正对数据线140设置并覆盖第二区域B2。
显示面板的显示机理为:薄膜晶体管121的栅极接收到扫描线130的信号而使薄膜晶体管121导通时,像素电极122通过该导通的薄膜晶体管121获取数据线140的电信号而产生电势,通过控制像素电极122电势的大小可以控制透光率,配合彩色滤光片,便可在显示面板上显示各种画面。在显示面板中,各像素电极122是间隔设置的,像素电极122施加电压后只能控制入射至像素电极122处的光线,而对入射至像素电极122外的区域的光线无法控制,因此需要对第一区域B1、第二区域B2和第三区域B3进行遮光处理以避免漏光。在上述实施例中,显示面板通过增加扫描线130的方式使数据线140数量减半,一方面可以节省成本,另一方面,数据线140数量减半,数据线140只设于第二区域B2内,在第三区域B3内设置公共电极151,即数据线140与公共电极151交替设置,如图2所示,由于数据线140与相邻的像素电极122之间不能交叠以避免产生多余的寄生电容,即数据线140与相邻的像素电极122之间存在宽度为d1的漏光间隙,在本实施例中,数据线140仅设于第二区域B2内,公共电极151设于第三区域B3内,且公共电极151覆盖第三区域B3以对第三区域B3进行遮光,因此只会在第二区域B2内存在漏光间隙,因此,仅需在对应第二区域B2处设置黑矩阵220以覆盖第二区域B2,利用黑矩阵220对第二区域B2进行遮光,相比于传统技术中对应第二区域和第三区域处均设置黑矩阵,本申请中仅在对应第二区域B2处设置黑矩阵220,通过黑绝阵220对第二区域B2进行遮光,通过公共电极151对第三区域B3进行遮光,从而减少黑矩阵220的数据,继而提高像素的开口率。
在一实施例中,如图3所述,同一像素行中,相邻像素结构呈中心对称关系,同一像素列中相邻像素结构呈平移关系。相应的,与同一行相邻像素结构连接的扫描线也呈中心对称的关系,与同一列相邻像素结构连接的扫描线也呈平移的关系。显示面板中的结构排布具有一定规律,有利于降低工艺制程的难度,提高显示画质。
在一实施例中,结合图3和图4所示,图4所示为对应图3的电极线的分布示意图,像素电极122的正投影区域呈矩形,电极线152位于像素电极122的正下方,且电极线152沿像素电极122的正投影区域的边缘延伸并与公共电极151围成U型结构,该U型结构的开口朝向各像素电极122连接薄膜晶体管121的一侧。在本实施例中,像素电极122呈矩形,像素电极122的正投影区域也为矩形,像素电极122的一边与薄膜晶体管121连接,对应的正投影区域边沿不设置电极线,像素电极122另外三边没有与薄膜晶体管121连接,对应的正投影区域的边沿围有电极线152或公共电极151,电极线152设于像素电极122的正下方,使得电极线152和对应的像素电极122形成寄生存储电容,且在连接薄膜晶体管的一侧未设置电极线,有利于减少显示画面的暗纹,提高画质。
在一实施例中,显示面板包括阵列基板100上,如图2所示,阵列基板100具体包括阵列基底110,阵列基底100上设置于扫描线130、栅极(图2中未示出)和电极线152,即电极线152和栅极位于同一层,然后覆盖栅极绝缘层160,栅极绝缘层160上设置有半导体层(图2中未示出)、数据线140和公共电极151,半导体层上设置有源极(图2中未示出)和漏极(图2中未示出),即数据线140和公共电极151处于同一层,再在上述结构上覆盖一层钝化层170,像素电极122设置于钝化层170上,像素电极122与漏极连接,数据线140与源极连接,扫描线130与栅极连接,由于设置受薄膜晶体管开关控制的阵列基板。
在一实施例中,如图2所示,电极线152位于像素电极122投影区域的边缘,电极线152与数据线140之间具有宽度d1的透光间隙,2μm≤d1≤4μm。数据线140与电极线152之间不交叠,避免数据线140与电极线152之间产生多余的寄生电容,且两者之间的可透光间距范围为2μm~4μm,能有效避免信号串扰。
在一实施例中,显示面板具体包括阵列基板100和彩膜基板200,阵列基板100包括阵列基底110,彩膜基板200包括彩膜基底210,阵列基底110和彩膜基底210可为玻璃基底,上述结构中的像素结构120、扫描线130、数据线140、电极线152和公共电极151均设置于阵列基底110上,黑矩阵220设置于彩膜基底210上,黑矩阵220覆盖第二区域B2,且黑矩阵220的宽度比第二区域B2的宽度大2μm~3μm,黑矩阵220两侧超过第二区域B2的宽度d2范围为1μm~1.5μm。由于在彩膜基板200和阵列基板100的对位过程中,可能存在对位误差,黑矩阵220两侧均超出第二区域B2,能避免对位误差引起的遮光不全。
在一实施例中,显示面板包括阵列基板100,该阵列基板包括阵列基底110,上述结构中的像素结构120、扫描线130、数据线140、电极线152、公共电极151和黑矩阵220均设置于阵列基底110上。在本实施例中,黑矩阵220与数据线140设于同一基底上,能够避免黑矩阵220与数据线140的对位精度问题。
在一实施例中,公共电极151的宽度d3范围为6.5μm~7.5μm,具体可为7μm,在保证遮光的前提下确保传输信号的稳定。在一实施例中,公共电极151采用金属材料制成,金属材料的导电性好,采用金属材料制成公共电极151,即具有很好的遮光效果,而且电阻较小,信号衰减较弱。
在一实施例中,数据线140采用铝金属制成,数据线140的宽度为5μm~8μm。在显示面板中,若数据线过宽,会减小像素的开口率,若数据线过窄,会增大电阻,从而增大信号衰减,在本实施例中,通过对数据线选材和尺寸的控制,兼顾开口率和信号衰减影响。
在一实施例中,如图4所示,在薄膜晶体管121的设计中,将与数据线140连接的源极设计为U型,将与像素电极122连接的漏极设计为条形,且条形漏极插入U型源极内,有利于增大沟道区的电子传输能力,提高薄膜晶体管121的开关性能。
本申请还涉及一种显示面板,如图1和图3所示,显示面板包括像素结构阵列,像素结构阵列包括多个像素结构120,像素结够120包括相连接的薄膜晶体管121和像素电极122,像素结构阵列为矩阵阵列,具体包括像素行和像素列,同一像素行中相邻像素结构呈中心对称关系,同一像素列中相邻像素结构呈平移关系,各像素行分为多个相邻的像素组M,各像素组M具有相邻的两个像素结构,定义相邻像素行之间的区域为第一区域B1,相邻像素列之间的区域分为位于像素组内的第二区域B2和位于相邻像素组间的第三区域B3;在各第一区域B1内设有两条扫描线130,像素行夹设于相邻两扫描线之间,像素行中的各像素组M中的其中一个像素结构与其中一条相邻的扫描线连接,另一个像素结构与另一条相邻的扫描线连接;在各第二区域B2内设有数据线140,数据线140与两侧相邻的两个像素结构120分别相连;结合图3和图4所示,显示面板还包括电极线152和公共电极151,电极线152与公共电极151连接,公共电极151覆盖第三区域B3,且公共电极151的材料为遮光材料,电极线152沿各像素电极122的正投影区域的边缘延伸且与公共电极151共同围成U型结构,该U型结构的开口朝向像素电极122连接薄膜晶体管121的一侧,电极线152与像素电极122形成寄生存储电容;再结合图2所示,显示面板还包括黑矩阵220,黑矩阵220正对数据线140设置且覆盖第二区域B2。
上述显示面板,通过增加扫描线而减小数据线,在像素列方向,数据线与公共电极交替设置,且公共电极可覆盖像素电极之间的漏光区域,因此,尽在设置数据线的位置存在漏光,由于数据线数量减半,因此,在像素列方向的漏光区域减半,显示面板中用于遮光的黑矩阵的数量减小,一方面节约成本,简化工艺制程,另一方面,也有利于提高像素开口率。显示面板的具体结构及有益效果已在上文中详细介绍,在此不再赘述。
本申请还涉及一种显示装置,包括上文介绍的显示面板,由于显示面板的开口率增大,使得显示装置的性能更佳,其中,显示面板的具体结构和相应的有益效果已在上文中详细介绍,在此不再赘述。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种显示面板,其特征在于,包括:
像素结构,包括相连接的薄膜晶体管和像素电极,所述像素结构呈矩阵阵列排布,所述矩阵阵列包括像素行和像素列,各所述像素行分为多个相邻的像素组,各所述像素组具有相邻的两个像素结构,相邻像素行之间的区域为第一区域,相邻像素列之间的位于像素组内的区域为第二区域,相邻像素列之间的位于相邻像素组间的区域为第三区域;
扫描线,位于所述第一区域内,各所述第一区域内设有两条扫描线,所述像素行夹设于相邻两条扫描线之间,所述像素行中的各像素组中的其中一个像素结构与其中一条相邻的扫描线连接,另一个像素结构与另一条相邻的扫描线连接;
数据线,位于所述第二区域内,所述数据线与两侧相邻的两个像素结构分别相连;
电极线与公共电极,所述电极线正对所述像素电极,所述电极线设于所述像素电极的正下方且与所述像素电极绝缘,所述电极线与所述公共电极连接,所述公共电极覆盖所述第三区域,所述公共电极的材料为遮光材料;以及
黑矩阵,正对所述数据线且覆盖所述第二区域;
其中,各所述像素电极的正投影区域呈矩形,所述电极线沿所述正投影区域的边缘延伸且与所述公共电极共同围成U型结构,所述U型结构的开口朝向各所述像素电极连接所述薄膜晶体管的一侧。
2.如权利要求1所述的显示面板,其特征在于,同一像素行中相邻像素结构呈中心对称关系,同一像素列中相邻像素结构呈平移关系。
3.如权利要求1所述的显示面板,其特征在于,相邻所述数据线与所述电极线之间的可透光间距范围为2μm~4μm。
4.如权利要求1所述的显示面板,其特征在于,所述显示面板包括相对设置的阵列基板和彩膜基板,所述阵列基板包括阵列基底,所述彩膜基板包括彩膜基底,所述像素结构、所述扫描线、所述数据线、所述电极线和所述公共电极设置于所述阵列基底上,所述黑矩阵设置于所述彩膜基底上,所述黑矩阵与两侧相邻的像素电极相交叠,所述两侧交叠区域的宽度范围分别为1μm~1.5μm。
5.如权利要求1所述的显示面板,其特征在于,所述显示面板包括阵列基板,所述阵列基板包括阵列基底,所述像素结构、所述扫描线、所述数据线、所述电极线、所述公共电极和所述黑矩阵均设置于所述阵列基底上。
6.如权利要求1所述的显示面板,其特征在于,所述公共电极的材料为金属。
7.如权利要求1所述的显示面板,其特征在于,所述公共电极的宽度范围为6.5μm~7.5μm。
8.如权利要求1所述的显示面板,其特征在于,所述数据线的材料为铝金属。
9.如权利要求1所述的显示面板,其特征在于,所述数据线的宽度范围为5μm~8μm。
10.一种显示装置,其特征在于,包括权利要求1至9任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910241148.7A CN109979317B (zh) | 2019-03-28 | 2019-03-28 | 显示面板与显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910241148.7A CN109979317B (zh) | 2019-03-28 | 2019-03-28 | 显示面板与显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109979317A CN109979317A (zh) | 2019-07-05 |
CN109979317B true CN109979317B (zh) | 2021-10-01 |
Family
ID=67081139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910241148.7A Active CN109979317B (zh) | 2019-03-28 | 2019-03-28 | 显示面板与显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109979317B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111208680B (zh) * | 2020-01-07 | 2023-02-28 | 京东方科技集团股份有限公司 | 像素结构、阵列基板、显示面板及显示装置 |
CN111580293B (zh) | 2020-06-05 | 2021-07-09 | 厦门天马微电子有限公司 | 一种阵列基板及其驱动方法、显示面板、显示装置 |
CN113820893B (zh) * | 2020-06-18 | 2022-12-20 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
TWI728909B (zh) * | 2020-09-02 | 2021-05-21 | 凌巨科技股份有限公司 | 畫素結構 |
CN113514979B (zh) * | 2021-07-26 | 2022-06-10 | Tcl华星光电技术有限公司 | 显示面板 |
CN115268132B (zh) * | 2022-07-19 | 2023-08-22 | 武汉华星光电技术有限公司 | 显示装置及其显示面板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2601932B2 (ja) * | 1990-04-13 | 1997-04-23 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 液晶表示装置およびその製造方法 |
JPH11174491A (ja) * | 1997-12-08 | 1999-07-02 | Nec Corp | アクティブマトリクス型液晶表示装置 |
CN104360549B (zh) * | 2014-11-17 | 2017-04-19 | 深圳市华星光电技术有限公司 | 一种阵列基板、显示装置 |
CN104698713B (zh) * | 2015-04-07 | 2017-09-26 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及液晶显示装置 |
KR102416567B1 (ko) * | 2015-04-29 | 2022-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
CN104880852B (zh) * | 2015-06-16 | 2019-02-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
CN105629610A (zh) * | 2016-02-19 | 2016-06-01 | 京东方科技集团股份有限公司 | 显示基板、显示面板、显示装置 |
CN106842688A (zh) * | 2017-03-29 | 2017-06-13 | 肇庆端州湖水机电科技有限公司 | 阵列显示面板的制造方法 |
CN109031810B (zh) * | 2018-07-13 | 2020-02-07 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板 |
-
2019
- 2019-03-28 CN CN201910241148.7A patent/CN109979317B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109979317A (zh) | 2019-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109979317B (zh) | 显示面板与显示装置 | |
JP4180690B2 (ja) | 液晶表示装置 | |
CN106908980B (zh) | 阵列基板、触控显示面板及显示装置 | |
CN112666761B (zh) | 显示装置 | |
US9798171B2 (en) | Liquid crystal panel, method for manufacturing the same and display device | |
KR20140100383A (ko) | 어레이 기판 및 액정 디스플레이 패널 | |
JP2007233317A (ja) | 液晶表示素子 | |
US9933671B2 (en) | Array substrate, manufacturing method thereof and display device | |
CN103943626A (zh) | 一种tft阵列基板、显示面板和显示装置 | |
JP3792749B2 (ja) | 液晶表示装置 | |
US20160246123A1 (en) | Array substrate and display device | |
KR19990010076A (ko) | 액정 표시 장치의 칼라 필터 패널 구조 및 그 제조방법 | |
CN111474784B (zh) | 像素结构及液晶显示面板 | |
CN107065370B (zh) | 显示面板和显示装置 | |
TWI574093B (zh) | 畫素單元及顯示面板 | |
US6023309A (en) | Reflective liquid crystal display having integral light shielding | |
CN112689791A (zh) | 显示基板及液晶面板 | |
CN100371798C (zh) | 显示面板与其中的彩色滤光基板及其制造方法 | |
JP5299407B2 (ja) | 液晶表示装置 | |
TWI450375B (zh) | 主動元件陣列基板 | |
CN101241285A (zh) | 电光装置用基板、电光装置以及电子设备 | |
JPH03198030A (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
KR20120005753A (ko) | 박막 트랜지스터 표시판 | |
US20060087609A1 (en) | Liquid crystal display device | |
CN100412670C (zh) | 像素结构与液晶显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |