CN109950213B - 一种集成电路样品及其制备方法 - Google Patents
一种集成电路样品及其制备方法 Download PDFInfo
- Publication number
- CN109950213B CN109950213B CN201910231939.1A CN201910231939A CN109950213B CN 109950213 B CN109950213 B CN 109950213B CN 201910231939 A CN201910231939 A CN 201910231939A CN 109950213 B CN109950213 B CN 109950213B
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- chips
- cross
- sample
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明涉及一种集成电路样品及其制备方法。该制备方法包括以下步骤：提供集成电路产品，集成电路产品包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶；切割集成电路产品以露出集成电路产品的截面，且去除切口附近的粘胶以形成缺口；以及在缺口内填充固化胶并使固化胶固化，作为集成电路样品。
Description
技术领域
本发明涉及一种集成电路样品及其制备方法，该制备方法可以获得集成电路产品内部分层或者裂缝显著减少的截面样品，从而减小了人为因素在样品制备过程中所造成的影响。
背景技术
半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的技术领域之一。
为了提高集成密度和减少外引线，已经出现了由多层叠积而成的三维集成电路结构。举例来说，在大容量存储器领域，为了克服传统二维存储器在存储容量等方面的限制，以实现更高的性能和集成度，往往采用堆叠存储芯片的方式。三维(3D)堆叠技术可以将不同功能的芯片或结构，通过堆叠或孔互连等微机械加工技术，使其在垂直方向上形成立体集成、信号连通的3D立体存储芯片。该技术主要用于微系统集成，是继片上系统(SOC)、多芯片模块(MCM)之后发展起来的系统级封装(System-in-Package,SiP)的先进制造技术。
目前，存储芯片的常见堆叠方式主要有两种：一种堆叠方式是把存储芯片垂直地堆叠在一起，并用硅通孔(Through Silicon Via,TSV)来实现各堆叠存储芯片间电信号连接。该方式又包括基于有源TSV的堆叠技术和基于无源TSV的堆叠技术。由于这种堆叠方式是在芯片工艺制作完成后，在封装阶段进行堆叠形成3D存储芯片，因而又称为3D集成、3D封装或者3D SiP技术。另一种堆叠方式是将存储芯片以错位的方式堆叠在一起，再用金属引线键合一阶一阶地使得芯片之间电连接，最后以系统级封装(SiP)的外观呈现。这种堆叠方式可以为金字塔形、悬臂形、并排堆叠等多种方式。
发明内容
本发明所要解决的技术问题是提供一种集成电路样品及其制备方法，可以显著减少集成电路样品制备过程中造成的样品内部分层或者裂缝。
本发明为解决上述技术问题而采用的技术方案是提供一种集成电路样品的制备方法，包括以下步骤：提供集成电路产品，所述集成电路产品包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶；切割所述集成电路产品以露出所述集成电路产品的截面，且去除切口附近的所述粘胶以形成缺口；以及在所述缺口内填充固化胶并使所述固化胶固化，作为集成电路样品。
在本发明的一实施例中，所述集成电路产品还包括包覆所述多个芯片的封装体。
在本发明的一实施例中，使用切割所述集成电路产品之前还包括：减薄所述封装体的两相对表面中的至少一个表面。
在本发明的一实施例中，切割所述集成电路产品以露出所述集成电路产品的截面的方法包括激光切割，且在激光切割过程中烧蚀所述切口附近的所述粘胶以形成所述缺口。
在本发明的一实施例中，在所述缺口内填充固化胶并使所述固化胶固化之后还包括：打磨和/或抛光所述截面。
在本发明的一实施例中，所述集成电路产品是三维存储器，所述多个芯片的至少一部分是存储芯片。
本发明的另一方面提供一种集成电路样品，包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶，其中所述堆叠的多个芯片的一侧具有截面，且相邻的芯片之间在所述截面处具有固化胶。
在本发明的一实施例中，还包括包覆所述多个芯片的封装体。
在本发明的一实施例中，所述截面是通过激光切割形成的。
在本发明的一实施例中，所述截面是经打磨和/或抛光的。
在本发明的一实施例中，所述集成电路样品是三维存储器样品，所述多个芯片的至少一部分是存储芯片。
本发明由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：
通过本发明的集成电路样品的制备方法可以获得集成电路产品内部分层或者裂缝显著减少的截面样品，从而减小了人为因素在样品制备过程中所造成的影响。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是一种封装结构的理想截面主视图。
图2是一种封装结构的实际截面主视图。
图3是本发明一实施例的一种集成电路样品的制备方法的流程图。
图4是本发明一实施例的封装结构的截面主视图。
图5是本发明一实施例的对图4中的封装结构进行减薄后的截面主视图。
图6是本发明一实施例的使用激光对图5中的封装结构进行切割的示意图。
图7是本发明一实施例的对图6中的封装结构缺口填充固化胶后的截面主视图。
图8是本发明一实施例的对图7中的封装结构截面进行打磨和/或抛光后的截面主视图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。
图1是一种封装结构的理想截面主视图。参考图1所示，封装结构100是由多个芯片102通过芯片粘结膜(Die Attach Film,DAF)103粘结后形成堆叠结构，并在外部包覆封装体101后形成的。封装体101的材料一般为环氧树脂注塑化合物(Epoxy Molding Compound,EMC)。EMC的注塑封装过程可以用传递成型法将EMC挤压入模腔并将其中的半导体芯片包埋，同时交联固化成型，成为具有一定结构外型的半导体器件。使用EMC材料的注塑封装结构具有高集成化、高耐热、抗UV以及体积小等特点，广泛应用于各种封装工艺中。
在集成电路的设计和加工过程中，往往需要制备集成电路(例如封装结构)的样品，并进行失效分析。失效分析可以使芯片设计者对缺陷处作针对性的测试，以便更高效、更准确地验证设计方案。
现有技术中，对于有多个芯片叠层的封装结构，需要制作截面样品并利用扫描电子显微镜(scanning electron microscope,SEM)对样品进行观测。扫描电子显微镜(SEM)是介于透射电子显微镜(TEM)和光学显微镜(Optical Microscope,OM)之间的一种微观形貌观察设备，可直接利用样品表面材料的物质性能进行微观成像。扫描电子显微镜(SEM)具有高倍率、大景深及大视野等优点，且成像富有立体感，便于直接观察样品表面的细微结构。
图2是一种封装结构的实际截面主视图。在如图2所示的封装结构200中，单个芯片上部或下部的连接处可能存在缺陷，例如分层(delamination)或者裂缝201。因此，通过对样品截面的观测结果进行分析，可以判断封装结构的封装状况。
目前，常规的截面样品制备方式是采用砂纸直接打磨。但是通过这种方式制备截面样品时，由于芯片粘结膜(DAF)的缓冲作用，在打磨的过程中容易人为地造成一些缺陷。例如单个芯片上下部分的连接处存在分层或者裂缝，从而影响了对样品真实状况的判断。因此，有必要对现有的截面样品的制备方法进行改进，使得制作的样品能够准确地反映实际的封装状况，避免制备过程中的人为因素对样品的状况造成干扰。
本发明的以下实施例描述一种集成电路样品及其制备方法，该制备方法可以获得集成电路产品内部分层或者裂缝显著减少的截面样品，从而减小了人为因素在样品制备过程中所造成的影响。
图3是本发明一实施例的一种集成电路样品的制备方法的流程图，该集成电路样品的制备方法包括以下步骤：
步骤310，提供集成电路产品，该集成电路产品包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶；
在此，集成电路产品可以是各种适于制作成三维结构的集成电路，例如大容量存储器和高速信号处理器等。芯片堆叠的数量可以是两个或者更多个。粘胶可以芯片粘结膜或者芯片粘结膏(Die Attach Paste)。在此并不限定制作集成电路产品的具体方式，举例来说，可以把芯片垂直地堆叠在一起，并用硅通孔(Through Silicon Via,TSV)来实现各堆叠芯片间电信号连接。
步骤320，切割集成电路产品以露出该集成电路产品的截面，且去除切口附近的所述芯片粘结膜以形成缺口。
在此，与常规方式不同的是，选择距离集成电路产品侧面一定距离的位置，垂直于集成电路产品的延伸面切割集成电路产品，从而露出集成电路产品的截面。在对集成电路产品损坏较小的情况下，可以选择本领域所熟知的切割方式。进一步在露出集成电路产品的截面后，芯片之间的芯片粘结膜也被露出。在此步骤中，去除切割的切口附近的芯片粘结膜，从而形成缺口。对于截面样品来说，芯片粘结膜的硬度往往是不符合期望的，因而去除芯片粘结膜。
步骤330，在缺口内填充固化胶并使该固化胶固化，作为集成电路样品。
在此，在芯片之间去除芯片粘结膜后的缺口处填充固化胶并固化成硬度更高的层，从而对封装结构提供更好的支撑。步骤330获得的结构再经过一些可选的例如打磨和/或抛光的步骤，可以得到集成电路样品，用于观测。
下面结合附图对图3所示方法的一些方面进行做进一步描述。可以理解的是，下面所进行的描述仅仅示例性的，本领域技术人员可以在不脱离本发明的精神的情况下，进行各种变化。
图4是本发明一实施例的封装结构的截面主视图。在本发明的一实施例中，上述集成电路产品(如图4中的封装结构400)还包括包覆多个芯片402的封装体401。下面结合图4至图8对包覆有封装体401的封装结构400样品的制备方法进行说明。
参考图4所示，封装结构400是由多个芯片402通过芯片粘结膜403粘结后堆叠在一起。多个芯片402的外部包覆有封装体401。尽管以截面图示出，但此时封装结构400尚未被切割，因此截面尚未露出。示例性的，芯片粘结膜403可以是芯片粘结膜(DAF)，封装体401的材料可以为环氧树脂注塑化合物(EMC)，但本申请的实施例并非以此为限。在封装体401的一个表面布置有多个引脚404。
在本发明的一些实施例中，上述集成电路产品(如封装结构400)可以是三维(3D)存储器，上述多个芯片402的至少一部分是存储芯片。
在本发明的一些实施例中，上述集成电路样品的制备方法在切割集成电路产品之前还包括减薄封装体401的两相对表面中的至少一个表面。例如可以减薄封装体401的上表面或者下表面。图5是本发明一实施例的对图4中的封装结构减薄后的截面主视图。图5所示的封装结构500是对图4中的封装体401的上、下两个表面进行减薄后形成的。
减薄过程可以使用粗砂纸或钻石砂纸，也可以使用其他类型的专业设备，如自动化打磨机等。与对集成电路产品的侧面进行打磨相比，集成电路产品的上、下表面的打磨并不容易损坏芯片及其之间的结构。对封装体401的上、下表面进行减薄可以减少后续步骤中使用切割以及打磨和/或抛光截面所需的时间，同时降低了打磨和/或抛光截面时所用砂纸的损耗。
在本发明的一些实施例中，切割集成电路产品以露出该集成电路产品的截面的方法包括激光切割。图6是本发明一实施例的使用激光对图5中的封装结构进行切割的示意图。参考图6所示，使用激光601切割图5中的封装结构500以露出封装结构600的截面。与侧面打磨工艺相比，切割可以选择在距离封装结构600侧面较深的位置，从而可以更灵活、高效地制作期望位置截面的样品。在激光601切割过程中会一并烧蚀切口602附近的芯片粘结膜以形成缺口，因此不必有专门的去除芯片粘结膜的步骤。然而可以理解，在此示例和其他切割方式中，额外的去除芯片粘结膜的步骤仍然是可选的实施方式。
激光切割是将从激光器发射出的激光，经光路系统，聚焦成高功率密度的激光束。当激光束照射到材料表面时，使其达到熔点或沸点，同时与光束同轴的高压气体将熔化或气化物吹走。随着激光光束与材料表面相对位置的移动，最终在材料表面形成切缝，从而达到切割的目的。示例性的，激光器可以是固体激光器、气体激光器、半导体激光器或染料激光器等。激光切割过程可以使用辅助气体来帮助去除熔化或气化的材料，也可以不使用辅助气体。根据采用的辅助气体的不同，激光切割可以为气化切割、熔化切割、氧化助熔切割或控制断裂切割等类型。
使用激光切割机切割时还要控制激光束的能量，能量过高会破坏芯片并使封装体变形，能量过低则会导致切割不充分。激光束的能量选择可以在具体的应用场景下进行实验来确定。
图7是本发明一实施例的对图6中的封装结构缺口填充固化胶后的截面主视图。参考图7所示，在本发明的一实施例中，在对图6的封装结构600进行激光切割后形成的缺口内填充固化胶701并使该固化胶701固化，固化后形成封装结构700。固化胶701可以有多种类型。
在一个示例中，固化胶701由A、B两种液体组分混合的硬化胶(AB胶)，其中一种液体为本胶，另一种液体为硬化剂。两种组分混合即可实现硬化。常见的A组分是丙烯酸改性环氧或环氧树脂，或含有催化剂及其他助剂。常见的B组分是改性胺或其他硬化剂，或含有催化剂及其他助剂。A、B组分按照一定比例混合以实现固化。其中，催化剂可以控制固化时间，其他助剂可以控制粘度、钢性、柔性和粘合性等性能。
激光在切割过程中会烧蚀切口附近的粘胶(例如DAF)以形成缺口，因此通过在该缺口内填充AB胶并使其充分固化可以对封装结构形成有效的支撑。
可以理解，固化胶701还可以为光固化胶或热固化胶。相应地，上述固化过程为光固化和热固化。光固化(Photocuring)是指单体、低聚体或聚合体基质在光诱导下的固化过程。热固化是指热固化聚合物在受热时发生的固化过程。光固化胶的光固化过程需要有相应的光照条件，如光照时间、光照强度以及光波波长等。类似地，热固化胶的热固化过程需要有相应的温度条件，如温度高低和时间等。
在本发明的一实施例中，当填充到缺口的固化胶同时将芯片侧面覆盖时，上述集成电路样品的制备方法在缺口内填充固化胶701并使该固化胶701固化的步骤330之后还包括打磨截面。另外，还可以进一步抛光截面。打磨和/或抛光过程可以使用粗砂纸或者钻石砂纸，也可以使用自动化的打磨/抛光机。在一个示例中，上述抛光过程还可以使用抛光剂以获取干净无损的截面样品。图8是本发明一实施例的对图7中的封装结构截面进行打磨和/或抛光后的截面主视图。例如，对图7中的封装结构700的截面进行打磨和/或抛光，便形成图8所示的具有截面801的封装结构800。参考图8所示，经过打磨后，固化胶701只存在于芯片402之间的缝隙中，而芯片402在截面处的侧面被露出以能够被观测。至此，完成集成电路样品的制备。
本发明的另一方面提供一种集成电路样品。该集成电路样品包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶，其中堆叠的多个芯片的一侧具有截面，且相邻的芯片之间在截面处具有固化胶。
在本发明的一实施例中，上述集成电路样品还包括包覆多个芯片402的封装体401。下面结合图8对包覆有封装体401的集成电路样品进行描述。
参考图8所示，封装结构800是由多个芯片402通过粘胶403粘结后堆叠在一起。多个芯片402的外部包覆有封装体401。示例性的，粘胶403可以是芯片粘结膜(DAF)，封装体401的材料可以为环氧树脂注塑化合物(EMC)，但本申请的实施例并非以此为限。
在本发明的一些实施例中，上述集成电路样品(例如封装结构800)可以是三维(3D)存储器，上述多个芯片402的至少一部分是存储芯片。
在本发明的一些实施例中，上述集成电路样品是经过减薄后形成的。对封装体401的两相对表面中的至少一个表面进行减薄。例如可以减薄封装体401的上表面或者下表面。图8所示的封装结构800是对封装体401的上、下两个表面进行减薄后形成的。
在本发明的一些实施例中，上述集成电路样品的截面是通过激光切割形成的。使用激光进行切割以露出封装结构800的截面，在激光切割过程中会烧蚀切口附近的粘胶以形成缺口。示例性的，该粘胶可以为芯片粘结膜(DAF)，但本申请的实施例并非以此为限。
在本发明的一实施例中，上述集成电路样品是通过在激光切割后形成的缺口内填充固化胶701并使该固化胶701固化后形成的。其中，固化胶701可以有多种类型。
在本发明的一实施例中，上述集成电路样品的截面是经过打磨和/或抛光的。打磨和/或抛光过程可以使用粗砂纸或者钻石砂纸，也可以使用自动化的打磨/抛光机。在一个示例中，上述抛光过程还可以使用抛光剂以获取干净无损的截面样品。例如，对集成电路样品的截面进行打磨和/或抛光，便形成图8所示的具有截面801的集成电路样品(如封装结构800)。
本发明提供了一种集成电路样品及其制备方法，该制备方法可以获得集成电路产品内部无分层或者裂缝的截面样品，从而减小了人为因素在样品制备过程中所造成的影响。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (10)
1.一种集成电路样品的制备方法，包括以下步骤：
提供集成电路产品，所述集成电路产品包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶；
切割所述集成电路产品以露出所述集成电路产品的截面，且去除切口附近的所述粘胶以形成缺口；以及
在所述缺口内填充固化胶并使所述固化胶固化，作为集成电路样品；
其中，切割所述集成电路产品以露出所述集成电路产品的截面的方法包括激光切割，且在激光切割过程中烧蚀所述切口附近的所述粘胶以形成所述缺口。
2.如权利要求1所述的方法，其特征在于，所述集成电路产品还包括包覆所述多个芯片的封装体。
3.如权利要求2所述的方法，其特征在于，使用切割所述集成电路产品之前还包括：
减薄所述封装体的两相对表面中的至少一个表面。
4.如权利要求1所述的方法，其特征在于，在所述缺口内填充固化胶并使所述固化胶固化之后还包括：
打磨和/或抛光所述截面。
5.如权利要求1所述的方法，其特征在于，所述集成电路产品是三维存储器，所述多个芯片的至少一部分是存储芯片。
6.一种集成电路样品，包括堆叠的多个芯片以及位于相邻的芯片之间的粘胶，其中所述堆叠的多个芯片的一侧具有截面，所述截面是通过切割形成的，在相邻的芯片之间的粘胶侧面与所述截面之间形成缺口，且相邻的芯片之间在所述缺口处具有固化胶。
7.如权利要求6所述的集成电路样品，其特征在于，还包括包覆所述多个芯片的封装体。
8.如权利要求6所述的集成电路样品，其特征在于，所述截面是通过激光切割形成的。
9.如权利要求8所述的集成电路样品，其特征在于，所述截面是经打磨和/或抛光的。
10.如权利要求6所述的集成电路样品，其特征在于，所述集成电路样品是三维存储器样品，所述多个芯片的至少一部分是存储芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910231939.1A CN109950213B (zh) | 2019-03-26 | 2019-03-26 | 一种集成电路样品及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910231939.1A CN109950213B (zh) | 2019-03-26 | 2019-03-26 | 一种集成电路样品及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109950213A CN109950213A (zh) | 2019-06-28 |
| CN109950213B true CN109950213B (zh) | 2020-10-16 |
Family
ID=67011559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910231939.1A Active CN109950213B (zh) | 2019-03-26 | 2019-03-26 | 一种集成电路样品及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109950213B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021155522A1 (en) * | 2020-02-06 | 2021-08-12 | Alibaba Group Holding Limited | Hybrid bonding based integrated circuit device and method of manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9397111B1 (en) * | 2015-10-30 | 2016-07-19 | Sandisk Technologies Llc | Select gate transistor with single crystal silicon for three-dimensional memory |
| CN106449590B (zh) * | 2016-11-08 | 2019-08-09 | 华进半导体封装先导技术研发中心有限公司 | 一种半导体存储模块及其制作方法 |
| CN106653628B (zh) * | 2016-11-08 | 2019-07-16 | 华进半导体封装先导技术研发中心有限公司 | 一种半导体存储器及其制作方法 |
-
2019
- 2019-03-26 CN CN201910231939.1A patent/CN109950213B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109950213A (zh) | 2019-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3096350B1 (en) | Semiconductor package assembly and method for forming the same | |
| CN104037161B (zh) | 高密度有机桥器件和方法 | |
| Takahashi et al. | Through silicon via and 3-D wafer/chip stacking technology | |
| US9490237B2 (en) | Semiconductor package including a plurality of chips | |
| CN104752380B (zh) | 半导体装置 | |
| US7371618B2 (en) | Method of manufacturing wafer-level chip-size package and molding apparatus used in the method | |
| KR102181666B1 (ko) | 상이한 두께의 다이에 대한 웨이퍼 접합 방법 | |
| Shi et al. | First demonstration of panel glass fan-out (GFO) packages for high I/O density and high frequency multi-chip integration | |
| CN106233462A (zh) | 半导体器件以及半导体器件的制造方法 | |
| TW201523757A (zh) | 高產量半導體裝置 | |
| CN104465315A (zh) | 3d叠层芯片封装器件的芯片分离方法 | |
| KR101903541B1 (ko) | 수직 반도체 장치 | |
| US20020098623A1 (en) | Semiconductor device including leads in communication with contact pads thereof and a stereolithographically fabricated package substantially encapsulating the leads and methods for fabricating the same | |
| CN1538520A (zh) | 半导体封装和制造方法 | |
| CN109950213B (zh) | 一种集成电路样品及其制备方法 | |
| CN112397458A (zh) | 半导体封装结构 | |
| CN105810594B (zh) | 半导体器件的制造方法 | |
| CN103515258B (zh) | 形成一致的刚性互连结构的系统和方法 | |
| JP2012114214A (ja) | 半導体装置及びその製造方法 | |
| KR20180129616A (ko) | 각도를 이루는 다이 반도체 장치 | |
| CN106531638A (zh) | 包括堆叠的半导体裸芯块的半导体装置及其制造方法 | |
| CN110246812A (zh) | 一种半导体封装结构及其制作方法 | |
| Zhang et al. | Novel Temporary Adhesive Materials for RDL-First Fan-Out Wafer-Level Packaging | |
| US9673185B2 (en) | Method of manufacturing stacked semiconductor package | |
| CN102332408B (zh) | 芯片尺寸封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |