CN109935664A - 光电半导体戳记及其制造方法与光电半导体装置 - Google Patents

光电半导体戳记及其制造方法与光电半导体装置 Download PDF

Info

Publication number
CN109935664A
CN109935664A CN201811477304.1A CN201811477304A CN109935664A CN 109935664 A CN109935664 A CN 109935664A CN 201811477304 A CN201811477304 A CN 201811477304A CN 109935664 A CN109935664 A CN 109935664A
Authority
CN
China
Prior art keywords
semiconductor
stamp
substrate
photoelectrical
optoelectronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811477304.1A
Other languages
English (en)
Other versions
CN109935664B (zh
Inventor
陈显德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Excellent Display Polytron Technologies Inc
Ultra Display Technology Corp
Original Assignee
Excellent Display Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Excellent Display Polytron Technologies Inc filed Critical Excellent Display Polytron Technologies Inc
Publication of CN109935664A publication Critical patent/CN109935664A/zh
Application granted granted Critical
Publication of CN109935664B publication Critical patent/CN109935664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种光电半导体戳记及其制造方法与光电半导体装置。该制造方法包括以下步骤：压合光电半导体衬底至紫外光胶带，其中多个光电半导体组件的电极黏着在紫外光胶带上；移除磊晶基材，并使至少一部分的这些光电半导体组件黏着在紫外光胶带上；降低紫外光胶带的至少一部分的黏性；以及通过导热衬底拾取至少一部分的黏性降低位置对应的多个光电半导体组件，使至少一部分黏性降低位置对应的多个光电半导体组件脱离紫外光胶带而得到光电半导体戳记。

Description

光电半导体戳记及其制造方法与光电半导体装置
技术领域
本发明涉及一种半导体戳记(Semiconductor Stamp)，特别涉及一种光电半导体戳记及其制造方法与应用该光电半导体戳记制造的一种光电半导体装置。
背景技术
由发光二极管(Light Emitting Diode,LED)、次毫米发光二极管(Mini LED)、或微发光二极管(Micro LED，Micro LED)所组成的发光二极管阵列(LED Array)、次毫米发光二极管阵列(Mini LED Array)、或微发光二极管阵列(Micro LED Array)装置，例如LED显示器、Mini LED显示器、或Micro LED显示器，相比传统液晶显示器而言，其因无需额外的背光光源，更有助于达成轻量化及薄型化等目的。
传统发光二极管在制造光电装置(例如显示器)的过程中，是以磊晶(Epitaxy)工艺制作发光二极管之后，经半切(电性绝缘)、点测及全切后得到一颗一颗的发光二极管后转置在承载基材上，再使用选取头(pick-up head)从承载基材上一次捉取一颗或多颗发光二极管而转置到例如矩阵电路衬底上，再进行后续的其他工艺。
然而，以这种一颗一颗转置的方式制作光电装置，其设备的精度与成本相对较高、而且工艺也较繁琐、困难，难以达到批量转移的目的，使得光电装置的制作时间与成本也相对较高。
发明内容
本发明的目的为提供一种新型态的光电半导体戳记及其制造方法与应用该光电半导体戳记制造的光电半导体装置。相比传统的制造方式而言，本发明的光电半导体装置具有工艺简单且快速的优点，也可达到批量转移的目的，使得光电半导体装置具有较低制造时间与成本。
本发明提出一种光电半导体戳记的制造方法，包括以下步骤：提供光电半导体衬底，其中光电半导体衬底包含在磊晶基材上分隔设置的多个光电半导体组件，各光电半导体组件具有至少一个电极；压合光电半导体衬底压合至紫外光胶带，其中这些光电半导体组件的这些电极黏着在紫外光胶带上；移除磊晶基材，并使至少一部分的这些光电半导体组件黏着在紫外光胶带上；降低紫外光胶带的至少一部分的黏性；以及通过导热衬底拾取至少一部分的紫外光胶带的黏性降低位置对应的多个光电半导体组件，使至少一部分黏性降低位置对应的多个光电半导体组件脱离紫外光胶带而得到光电半导体戳记，其中导热衬底包含设置在导热基材上的缓冲层，且是通过缓冲层黏着黏性降低位置对应的多个光电半导体组件。
在一个实施例中，在移除磊晶基材的步骤之前，进一步包括：聚光照射磊晶基材与至少一部分的这些光电半导体组件的连接界面。
在一个实施例中，在移除磊晶基材的步骤中，是通过蚀刻工艺或抛光工艺移除磊晶基材。
在一个实施例中，光电半导体衬底的两个相邻光电半导体组件之间具有第一间距，光电半导体戳记的两个相邻光电半导体组件之间具有第二间距，第二间距大于或等于第一间距。
在一个实施例中，第二间距为第一间距的n倍，且n为大于或等于1的正整数。
在一个实施例中，导热衬底的热导率大于1W/mK。
本发明另提出一种光电半导体戳记，包括导热衬底以及多个光电半导体组件。导热衬底包含导热基材和缓冲层，缓冲层设置于导热基材上。这些光电半导体组件通过缓冲层黏着在导热基材，而分隔设置在导热衬底上；其中，光电半导体戳记是由光电半导体衬底的光电半导体组件的至少一部分转置到导热衬底而得。
本发明又提出一种光电半导体装置，包括目标衬底以及多个光电半导体组件。目标衬底具有多个导电部，这些光电半导体组件包含多个电极，这些电极与这些导电部对应设置且电性连接；其中，光电半导体装置是由至少一个前述的光电半导体戳记转印在目标衬底上而得。
在一个实施例中，当光电半导体戳记压印在目标衬底后，先加热导热基材，使多个光电半导体组件的电极通过共晶接合而与对应的导电部电性连接后，再移除导热衬底。
在一实施例中，当光电半导体戳记压印在目标衬底后，使多个光电半导体组件的电极通过各向异性导电胶接合而与对应的导电部电性连接后，再移除导热衬底。
在一个实施例中，当光电半导体戳记压印在目标衬底后，先移除导热衬底，再使多个光电半导体组件的电极通过共晶接合而与对应的导电部电性连接。
在一个实施例中，当光电半导体戳记压印在目标衬底后，先移除导热衬底，再使多个光电半导体组件的电极通过各向异性导电胶接合而与对应的导电部电性连接。
在一个实施例中，光电半导体戳记的导热衬底上的这些光电半导体组件排列成多边形。
在一个实施例中，光电半导体装置为发光二极管显示设备、光感测装置、或激光阵列。
承上所述，在本发明的光电半导体戳记及其制造方法与应用该光电半导体戳记制造的光电半导体装置中，通过压合光电半导体衬底至紫外光胶带、移除磊晶基材，并使至少一部分的这些光电半导体组件黏着在紫外光胶带上、降低紫外光胶带的至少一部分的黏性、以及通过导热衬底拾取至少一部分的紫外光胶带之黏性降低位置对应的多个光电半导体组件，使至少一部分黏性降低位置对应的多个光电半导体组件脱离紫外光胶带而得到光电半导体戳记后，再将至少一个光电半导体戳记转印并拼接(或拼凑)于目标衬底上以得到光电半导体装置，因此，相比传统的发光二极管所制造的光电装置以磊晶、黄光等工艺，再经半切、点测及全切后而得到一颗、一颗的光电半导体组件之后，再一颗或多颗转置后进行后续的其他工艺而言，本发明的光电半导体装置不需将一颗颗的光电半导体组件转置至目标衬底，因此具有工艺简单且快速的优点，也可达到批量转移的目的，使得光电半导体装置具有较低制造时间与成本。
附图说明
图1为本发明优选实施例的一种光电半导体戳记制造方法的流程示意图。
图2A至图2F分别为本发明第一实施例的一种光电半导体戳记的制造过程示意图。
图2G为本发明的光电半导体戳记的另一示意图。
图3A与图3B分别为本发明一个实施例的一种光电半导体装置的制造过程示意图。
图4A与图4B分别为本发明不同实施例的光电半导体装置的拼接形状示意图。
图5A至图5D分别为本发明第二实施例的光电半导体戳记的制造过程示意图。
图6A至图6D分别为本发明第三实施例的光电半导体戳记的制造过程示意图。
具体实施方式
以下将参照相关附图，说明依本发明优选实施例的光电半导体戳记及其制造方法与应用该光电半导体戳记制造的光电半导体装置，其中相同的组件将以相同的附图标记加以说明。本发明所有实施方式的图示只是示意，不代表真实尺寸、比例或数量。此外，以下实施例的内容中所称的方位「上」及「下」只是用来表示相对的位置关系。再者，一个组件形成在另一个组件「上」、「之上」、「下」或「之下」可包括实施例中的一个组件与另一个组件直接接触，或也可包括一个组件与另一个组件之间还有其他额外组件使一个组件与另一个组件无直接接触。
请参照图1所示，其为本发明优选实施例的一种光电半导体戳记制造方法的流程示意图。本发明的制造方法所制得的光电半导体戳记，可应用于制造例如但不限于显示设备、广告看板、感测装置、激光阵列、发光装置或照明装置，或其他型式或功能的光电半导体装置。
本发明的光电半导体戳记制造方法可包括以下步骤：提供光电半导体衬底，其中该光电半导体衬底包含在磊晶基材上分隔设置的多个光电半导体组件，各该光电半导体组件具有至少一个电极(步骤S01)、压合该光电半导体衬底至紫外光胶带(UV Tape)，其中这些光电半导体组件的这些电极黏着在该紫外光胶带上(步骤S02)、移除该磊晶基材，并使至少一部分的这些光电半导体组件黏着在该紫外光胶带上(步骤S03)、降低该紫外光胶带的至少一部分的黏性(步骤S04)、以及通过导热衬底拾取至少一部分的该紫外光胶带之黏性降低位置对应的多个该光电半导体组件，使至少一部分黏性降低位置对应的多个该光电半导体组件脱离该紫外光胶带而得到光电半导体戳记，其中该导热衬底包含设置在导热基材上的缓冲层，且是通过该缓冲层黏着该黏性降低位置对应的多个该光电半导体组件(步骤S05)。
以下，请配合参照图2A至图2F，以说明上述所有步骤的详细内容。其中，图2A至图2F分别为本发明第一实施例的一种光电半导体戳记的制造过程示意图。
请参照图1，在提供光电半导体衬底的步骤S01中，如图2A所示，光电半导体衬底2包含磊晶基材21与多个光电半导体组件22，多个光电半导体组件22分隔设置于磊晶基材21上，并分别具有至少一个电极221。于此，图2A的光电半导体衬底2是反置的方式，即磊晶基材21在上，电极221则朝下设置。本实施例的各光电半导体组件22分别具有两个电极221与本体222，本体222设置于磊晶基材21上，且电极221设置于本体222背向磊晶基材21的表面，因此，光电半导体组件22是以覆晶式或水平式电极为例。在不同的实施例中，光电半导体组件22的电极型式也可为垂直式电极，并不限制。
在一些实施例中，磊晶基材21可为晶圆(Wafer)片，并为可透光或不可透光材料制成，例如为蓝宝石(Sapphire)基材、砷化镓(GaAs)基材、或碳化硅(SiC)基材。另外，光电半导体组件22可为阵列(例如二维)排列且分隔配置于磊晶基材21上，或者错位排列而分隔配置于磊晶基材21上，并不限定。优选的，为二维阵列排列。
本实施例的磊晶基材21是透光的蓝宝石基材，且光电半导体组件22的材料例如但不限于为氮化镓(GaN)为例。在不同的实施例中，光电半导体组件22的材料也可为其他材料，例如为砷化铝镓(AlGaAs)、磷化镓(GaP)、磷砷化镓(GaAsP)、磷化铝镓铟(AlGaInP)、或氮化镓(GaN)。另外，本实施例的光电半导体组件22可为蓝色发光二极管(LED)芯片、绿色LED芯片、紫外光LED芯片、激光LED芯片或感测芯片(例如X光感测芯片)。这里所指的LED芯片可包含Mini LED或Micro LED芯片，并不限定。一般来说，磊晶基材21上的光电半导体组件22的间距(Pitch)较小。本实施例的光电半导体衬底2的两个相邻光电半导体组件22之间具有第一间距d1。在一些实施例中，第一间距d1例如但不限于为20微米。
接着，在步骤S02中，如图2B所示，是压合光电半导体衬底2至紫外光胶带3，其中这些光电半导体组件22的这些电极221黏着在紫外光胶带3上。于此，是将朝下的电极221压合至紫外光胶带3，因此紫外光胶带3可黏着在光电半导体组件22的这些电极221上。
之后，步骤S03为：移除磊晶基材21，并使至少一部分的这些光电半导体组件22黏着在紫外光胶带3上。不过，在本实施例中，在移除磊晶基材21的步骤S03之前，需先进行另一步骤：如图2C所示，聚光照射磊晶基材21与至少一部分的这些光电半导体组件22的连接界面。具体来说，为了可顺利移除磊晶基材21，并使移除磊晶基材21后有至少一部分的光电半导体组件22可黏着在紫外光胶带3上，本实施例是先聚光照射磊晶基材21与所有的光电半导体组件22的连接界面，以降低磊晶基材21与所有的光电半导体组件22之间的附着力。其中，是以例如激光(光线L1)由光电半导体衬底2远离紫外光胶带3的一侧(光电半导体衬底2的上侧)往下照射磊晶基材21与所有的光电半导体组件22的连接界面。利用激光的能量可分解光电半导体组件22的材料(氮化镓)与磊晶基材21(蓝宝石基材)连接界面处的缓冲层(材料为氮化镓)，使光电半导体组件22容易与磊晶基材21分离。于此，是以非选择性激光剥离(Non-selective laser lift off,Non-selective LLO)技术破坏所有的光电半导体组件22的连接界面处的氮化镓缓冲层，使所有光电半导体组件22的附着力降低，容易与磊晶基材21分离。
完成聚光照射之后，由于连接界面处的氮化镓缓冲层都已被破坏，因此，如图2D所示，再进行移除磊晶基材21的步骤S03后，所有的光电半导体组件22都可留(黏着)在紫外光胶带3上。
之后，再降低紫外光胶带3的至少一部分的黏性(步骤S04)。如图2E所示，可利用紫外光(光线L2)固化技术选择性地照射紫外光胶带3的一部分位置，以固化该位置的黏着胶，由此选择性地降低紫外光胶带3的黏性。于此，紫外光是分隔一个光电半导体组件22且由紫外光胶带3背向光电半导体组件22的一侧(紫外光胶带3的下侧)往上照射紫外光胶带3，以利用紫外光线选择性地固化紫外光胶带3部分位置的黏着胶。在紫外光照射到的位置，其对应的光电半导体组件22将因黏着胶的固化而降低与黏着胶之间黏性。以图2E为例，被光线照射到的紫外光胶带3的对应位置处的这些光电半导体组件22可称为组，若重复步骤S04多次后，则紫外光胶带3上就会有很多组黏性降低的光电半导体组件22，以供后续转置工艺使用。当然，也可全部的光电半导体组件22对应位置处的紫外光胶带3都在一次照射工艺中被固化(非选择性固化)，本发明并不限制。
接着，如图2F所示，进行步骤S05，通过导热衬底4拾取至少一部分的紫外光胶带3黏性降低位置对应的多个光电半导体组件22，使至少一部分黏性降低位置对应的多个光电半导体组件22可脱离紫外光胶带3而得到光电半导体戳记(Stamp)S1。其中，导热衬底4可包含设置在导热基材41上的缓冲层42，而且在拾取紫外光胶带3的黏性降低位置对应的光电半导体组件22的步骤S05中，是将导热衬底4的缓冲层42压合至光电半导体组件22。导热基材41的材质可包含玻璃、金属、合金、陶瓷或半导体材料，而缓冲层42可为图案化或非图案化且具有黏性，黏性的材料可为聚二甲基硅氧烷(Polydimethylsiloxane,PDMS)、硅胶、导热胶带(Thermal Tape)的胶材或环氧树脂(Epoxy)等，厚度可例如小于25微米。缓冲层42除了可提供黏性之外，也可提供弹性，让光电半导体组件22与后续转置的目标衬底的接触面对于平坦度的要求不用太髙。
在本实施例中，由于缓冲层42与一部分的光电半导体组件22之间的黏着力大于光电半导体组件22与紫外光胶带3之间的黏着力(步骤S04得到的结果)，因此在使两者分离之后，紫外光胶带3的黏性降低位置对应的多个光电半导体组件22的至少一部分(可一部分黏性降低位置对应的光电半导体组件22，或全部黏性降低位置对应的光电半导体组件22，视工艺需要而定)可脱离紫外光胶带3而被导热衬底4拾取，未被拾取的光电半导体组件22则留在紫外光胶带3上，由此可得到包含有多个光电半导体组件22的光电半导体戳记S1。
因此，如图2F所示，在本实施例的光电半导体戳记S1中，是由光电半导体衬底2的多个光电半导体组件22的至少一部分经转置工艺而得。其中，光电半导体戳记S1包括有导热衬底4与设置在导热衬底4上的多个光电半导体组件22(其可为光电半导体衬底2上的多个光电半导体组件22的至少一部分)，且多个光电半导体组件22是通过缓冲层42黏着在导热基材41，而分隔设置在导热衬底4上。
在光电半导体衬底2中，两个相邻光电半导体组件22之间具有第一间距d1(图2A)，而光电半导体戳记S1的两个相邻光电半导体组件22之间具有第二间距d2(图2F)，第二间距d2可大于或等于第一间距d1。于此，第二间距d2可为第一间距d1的n倍，n可为大于或等于1的正整数。本实施例的n是以2为例。提醒的是，这里所指的间距(Pitch)，是指相邻光电半导体组件22的中心与中心的距离(或右侧边与右侧边的距离，或左侧边与左侧边的距离)。本实施例的第二间距d2为第一间距d1的2倍(n等于2)，当然，在不同的实施例中，第二间距d2也可为第一间距d1的1倍、3倍、4倍、或5倍、或大于5倍的倍数，视光电半导体装置的设计需求而定。
另外，在图2F的光电半导体戳记S1中，导热衬底4的缓冲层42黏着光电半导体组件22的表面是一个平面而不具有图案，但在不同的实施例中，缓冲层42黏着光电半导体组件22的表面可具有凹凸不平的图案。
请参照图2G所示，其为本发明的光电半导体戳记的另一示意图。在图2G的光电半导体戳记S1a中，导热衬底4a的缓冲层42是以具有图案为例。在导热衬底4a中，黏着光电半导体组件22的缓冲层42的对应位置处的厚度较厚(凸起)，但是，没有黏着光电半导体组件22的缓冲层42的对应位置处的厚度则相对较薄。在步骤S05中，一样可以通过导热衬底4a拾取至少一部分的紫外光胶带黏性降低位置对应的多个光电半导体组件22，使至少一部分黏性降低位置对应的多个光电半导体组件22可脱离紫外光胶带而得到光电半导体戳记S1a。
可应用上述制得的至少一个光电半导体戳记S1(或S1a)来制造本发明的光电半导体装置。
图3A与图3B分别为本发明一个实施例的一种光电半导体装置的制造过程示意图。以光电半导体戳记S1为例，如图3A所示，可先将光电半导体戳记S1压印在目标衬底5后，再电性接合光电半导体戳记S1上的多个光电半导体组件22的这些电极221至目标衬底5的对应的导电部51。在本实施例中，目标衬底5可具有多个导电部51，且这些导电部51与电性连接至目标衬底5的多个光电半导体组件22的这些电极221对应设置。在一些实施例中，可由导热基材41远离光电半导体组件22的一侧(表面411)拾取(例如抓取或吸取)光电半导体戳记S1。在一些实施例中，导热衬底(或热导基材，Heat conductive substrate)4的热导率(Thermal conductivity)可大于1W/mK。因此，可利用例如接合机台(例如bonder，球焊机)抓取或吸取导热衬底4，并且加热导热衬底4，通过导热衬底4的热传导，使导热衬底4上的光电半导体组件22的电极221可被加热，以通过例如共晶(Eutectic)接合而使电极221与对应的导电部51电性连接。由于缓冲层42的黏性在高温时会下降，因此加热导热衬底4可更方便使光电半导体戳记S1上的光电半导体组件22与目标衬底5的导电部51接合而容易脱离导热衬底4，之后，再移除导热衬底4。
除了共晶接合之外，在不同的实施例中，在由导热基材41远离光电半导体组件22的一侧拾取光电半导体戳记S1并压印在目标衬底5后，也可使光电半导体组件22的电极221通过各向异性导电胶(ACF，未示出)接合而与对应的导电部51电性连接，之后，再移除导热衬底4，本发明并不限制。
上述利用接合机台(bonder)拾取且加热导热衬底4时，由于光电半导体组件22的电极221与导电部51的接合力(或电极221与各向异性导电胶的接合力)，大于缓冲层42与光电半导体组件22之间的黏着力，因此，可顺利地移除导热衬底4，且使光电半导体组件22留在目标衬底5上而与目标衬底5的导电部51电性连接。因此，在电性连接之后，移除导热衬底4，就可得到具有多个光电半导体组件22的目标衬底5(可参照图3B)。
值得一提的是，本实施例是在没有移除导热衬底4之前，就使电极221与对应的导电部51电性连接(共晶或各向异性导电胶接合)，然并不以此为限，在不同的实施例中，也可先在目标衬底5上涂布一层黏着层(图未示出)，且该黏着层与光电半导体组件22的黏性大于导热衬底4与光电半导体组件22的黏性，使得在拾取光电半导体戳记S1并使光电半导体组件22的电极221黏着在黏着层后，可先移除导热衬底4，之后，再使多个光电半导体组件22的电极221通过共晶接合而与对应的导电部51电性连接，或使多个光电半导体组件22的电极221通过各向异性导电胶接合而与对应的导电部51电性连接，本发明并不限制。
在一些实施例中，目标衬底5可为可透光的材质，例如包含玻璃、石英或类似物、塑料、橡胶、玻璃纤维或其他高分子材料。在一些实施例中，目标衬底5也可为不透光的材质，例如是金属-玻璃纤维复合板、金属-陶瓷复合板。另外，目标衬底5也可以是硬板或软板，在此不做任何限制。在一些实施例中，目标衬底5包含矩阵电路(未示出，矩阵电路包含矩阵设置的导电部51)，依照电路的形式，矩阵电路可为主动矩阵(active matrix,AM)电路，或是被动矩阵(passive matrix,PM)电路。在一些实施例中，目标衬底5可为薄膜晶体管衬底，薄膜晶体管衬底设置有薄膜组件(例如薄膜晶体管)与薄膜电路，例如但不限于为主动矩阵式薄膜晶体管衬底或被动矩阵式衬底。以主动矩阵式衬底(薄膜晶体管衬底)为例，其可布设包含有交错的数据线、扫描线与多个薄膜晶体管(TFT)的矩阵电路。由于AM衬底或PM衬底为公知技术，也不是本发明的重点，本领域技术人员可找到相关内容，在此不再进一步作说明。
之后，可重复上述的压印步骤，如图3B所示，将另一光电半导体戳记S2压印在目标衬底5后，再电性接合光电半导体戳记S2的多个光电半导体组件22的这些电极221至目标衬底5的对应的导电部51。持续上述的工艺后，可得到所需的光电半导体装置1。
特别一提的是，在光电半导体戳记S2的工艺中，在进行降低紫外光胶带3的至少一部分的黏性的步骤S04时(可参照图2E)，紫外光(光线L2)照射的位置可例如位移一个第一间距d1来进行，但紫外光胶带3仍在原先的位置(紫外光胶带3不移动)，且在电性接合光电半导体戳记S2至目标衬底5时，目标衬底5可不动，光电半导体戳记S2可位移间距(例如第二间距d2)，则光电半导体戳记S2的多个光电半导体组件22会对应到己转置到目标衬底5上，光电半导体戳记S1的相邻位置的多个光电半导体组件22。而且，在目标衬底5上相邻位置的两个光电半导体组件中，例如图3B，若一个(光电半导体组件22a)来源是光电半导体戳记S1，另一个(光电半导体组件22b)来源是光电半导体戳记S2，则其间距仍为第二间距d2。
另外，来源是光电半导体戳记S1的两个相邻光电半导体组件22为第二间距d2，因此，目标衬底5上对应的两个相邻光电半导体组件22之间也是第二间距d2；来源是光电半导体戳记S2的两个相邻光电半导体组件22也是第二间距d2，因此，目标衬底5上对应的两个相邻光电半导体组件22之间也是第二间距d2。另外，图3B的来源是光电半导体戳记S2最左侧的光电半导体组件(标示为22b)，与来源是光电半导体戳记S1最右侧的光电半导体组件(标示为22a)之间的间距可视设计需求设计为第二间距d2，当然也可以不是第二间距d2，视设计需求而定。若为第二间距d2时，当然也可能因为工艺精度的问题而使两个光电半导体组件的间距与第二间距d2有些微的差异。
在图3B的光电半导体装置1的目标衬底5上，相邻位置的两个光电半导体组件(例如22a、22b)可为同一个像素或不同像素。另外，光电半导体戳记S1上的光电半导体组件22，与光电半导体戳记S2上的光电半导体组件22可发出相同颜色的光线或发出不同颜色的光线，或为同一种类或型式的光电半导体组件，或是不同种类或型式的光电半导体组件，本发明皆不限制。若光电半导体戳记S2上的光电半导体组件22与光电半导体戳记S1上的光电半导体组件22发出相同颜色的光线，则可形成单色的LED显示器；若发出不同颜色的光线，则可形成例如具有红、绿、蓝等像素的LED全彩显示器，本发明皆不限制。
举例来说，要制造例如主动矩阵式发光二极管(AM LED)显示设备时，只需要接合机台，例如覆晶(Flip Chip)接合机台或晶粒(die)接合机台，搭配共晶接合工艺或各向异性导电胶接合工艺即可依所需要的尺寸或形状，将多个光电半导体戳记上的光电半导体组件(LED)转印并拼接(或拼凑)至TFT衬底(目标衬底)上，即可完成主动矩阵式发光二极管显示设备的制造。
承上，在本实施例的光电半导体装置1中，是由光电半导体衬底2上的多个光电半导体组件22经转置工艺而得。其中，由至少一个光电半导体戳记上的多个光电半导体组件22转印在目标衬底5而得到光电半导体装置1。换言之，可将光电半导体戳记S1上的光电半导体组件22利用转印技术批量转移至目标衬底5上，再以拼接(或拼凑)方式制作所需尺寸与形状的光电半导体装置1。如图3B所示，本实施例的光电半导体装置1可包括目标衬底5与来自光电半导体戳记(S1与S2)上的多个光电半导体组件22，且光电半导体组件22的电极221与目标衬底5对应设置的导电部51电性连接。在一些实施例中，电极221可通过共晶接合或各向异性导电胶接合而与对应的导电部51电性连接。另外，目标衬底5上两个相邻光电半导体组件22之间的第二间距d2可大于或等于光电半导体衬底2的两个相邻光电半导体组件22之间的第一间距d1，且第二间距d2可为第一间距d1的n倍，n可为大于或等于1的正整数。在一些实施例中，光电半导体装置1可为发光二极管显示设备、光感测装置、或激光阵列。这里所指的发光二极管显示设备也可包含次毫米发光二极管(Mini LED)显示设备或微发光二极管(Micro LED)显示设备。
此外，在一些实施例中，前述的光电半导体戳记(S1或S2)的导热衬底上的这些光电半导体组件可排列成多边形，例如但不限于为三角形、正方形、菱形、长方形、梯形、平行四边形、六边形、或八边形…，或其他形状。如此一来，即可利用光电半导体戳记(S1和/或S2)将所需的光电半导体组件22转印至目标衬底5上并进行拼接(或拼凑)，以制作成例如矩形或其他形状的光电半导体装置，由此提高圆形晶圆(Wafer)的面积利用率。
请参照图4A与图4B所示，其分别为本发明不同实施例的光电半导体装置1a、1b的拼接形状示意图。在此，图4A与图4B分别表示利用多个光电半导体戳记在目标衬底5上转印、拼接后，目标衬底5上会对应有多个光电半导体戳记涵盖范围，多个戳记涵盖范围拼接成一个矩形显示器的例子。其中，戳记涵盖范围为光电半导体戳记的导热衬底上的这些光电半导体组件所排列的形状，其可为多边形。在图4A的光电半导体装置1a中，目标衬底5上的戳记涵盖范围A1为八边形，戳记涵盖范围A2为菱形；在图4B的光电半导体装置1b中，目标衬底5上的戳记涵盖范围B为六边形，然并不以此为限，在不同的实施例中，戳记涵盖范围也可为其他形状，例如正方形、长方形、梯形、平行四边形、圆形或其他形状，视设计需求而定。此外，后面压印时的戳记涵盖范围可以包含先前至少一个压印的戳记涵盖范围(部分重叠)；或者，后面压印的戳记涵盖范围也可以不包含先前压印的戳记涵盖范围(不重叠)，本发明并不限制。
图5A至图5D分别为本发明第二实施例的光电半导体戳记S3的制造过程示意图，而图6A至图6D分别为本发明第三实施例的光电半导体戳记S4的制造过程示意图。
在图5A至图5D的第二实施例中，与第一实施例主要的不同在于，本实施例的磊晶基材21为砷化镓(GaAs)基材，而光电半导体组件22可为红色LED芯片、黄色LED芯片、激光LED芯片、感测芯片或红外线芯片。另外，如图5A与图5B所示，在移除磊晶基材21的步骤S03中，本实施例并不进行聚光照射，而是通过蚀刻(例如湿蚀刻，Wet etching)工艺或抛光(Polish)工艺直接去除磊晶基材21。此外，第二实施例的光电半导体戳记S3其余的制造步骤与第一实施例相同，在此不再多作说明。
另外，在图6A至图6D的第三实施例光电半导体戳记S4中，与第一实施例主要不同在于，在移除磊晶基材21的步骤S03之前，如图6A所示，本实施例是利用选择性激光剥离(Selective laser lift off,Selective LLO)技术聚光照射磊晶基材21与一部分的这些光电半导体组件22的连接界面(分隔一个光电半导体组件22照射)，之后，在进行移除磊晶基材21的步骤S03时，如图6B所示，可使一部分没有被光线L1照射到的光电半导体组件22保留在磊晶基材21上，被光线L1照射到的光电半导体组件22将随着磊晶基材21的移除而留在紫外光胶带3。另外，如图6C所示，本实施例是利用非选择性的紫外光(光线L2)照射紫外光胶带3，以固化紫外光胶带3的黏着胶，使所有的光电半导体组件22与紫外光胶带3之间的附着力降低。此外，第三实施例的光电半导体戳记S4其余的制造步骤与第一实施例相同，在此不再多作说明。
综上所述，在本发明的光电半导体戳记及其制造方法，与应用该光电半导体戳记制造的光电半导体装置中，通过压合光电半导体衬底至紫外光胶带、移除磊晶基材，并使至少一部分的这些光电半导体组件黏着在紫外光胶带上、降低紫外光胶带的至少一部分的黏性、以及通过导热衬底拾取至少一部分的紫外光胶带的黏性降低位置对应的多个光电半导体组件，使至少一部分黏性降低位置对应的多个光电半导体组件脱离紫外光胶带而得到光电半导体戳记后，再将至少一个光电半导体戳记转印并拼接(或拼凑)于目标衬底上以得到光电半导体装置，因此，相比传统的发光二极管所制造的光电装置以磊晶、黄光等工艺，再经半切、点测及全切后而得到一颗、一颗的光电半导体组件之后，再一颗或多颗转置后进行后续的其他工艺而言，本发明的光电半导体装置不需将一颗颗的光电半导体组件转置至目标衬底，因此具有工艺简单且快速的优点，也可达到批量转移的目的，使得光电半导体装置具有较低制造时间与成本。
以上所述仅为举例性，而非为限制性的。任何未脱离本发明的精神与范围，而对其进行的等效修改或变更，均应包含于后附的权利要求中。

Claims (16)

1.一种光电半导体戳记的制造方法，包括以下步骤：
提供光电半导体衬底，其中所述光电半导体衬底包含在磊晶基材上分隔设置的多个光电半导体组件，各所述光电半导体组件具有至少一个电极；
压合所述光电半导体衬底至紫外光胶带，其中所述光电半导体组件的所述电极黏着在所述紫外光胶带上；
移除所述磊晶基材，并使至少一部分的所述光电半导体组件黏着在所述紫外光胶带上；
降低所述紫外光胶带的至少一部分的黏性；以及
通过导热衬底拾取至少一部分的所述紫外光胶带的黏性降低位置对应的多个所述光电半导体组件，使至少一部分黏性降低位置对应的多个所述光电半导体组件脱离所述紫外光胶带而得到光电半导体戳记，其中所述导热衬底包含设置在导热基材上的缓冲层，且是通过所述缓冲层黏着所述黏性降低位置对应的多个所述光电半导体组件。
2.根据权利要求1所述的制造方法，其中在移除所述磊晶基材的步骤之前，进一步包括：
聚光照射所述磊晶基材与至少一部分的所述光电半导体组件的连接界面。
3.根据权利要求1所述的制造方法，其中在移除所述磊晶基材的步骤中，是通过蚀刻工艺或抛光工艺移除所述磊晶基材。
4.根据权利要求1所述的制造方法，其中所述光电半导体衬底的两个相邻光电半导体组件之间具有第一间距，所述光电半导体戳记的两个相邻光电半导体组件之间具有第二间距，所述第二间距大于或等于第一间距。
5.根据权利要求4所述的制造方法，其中所述第二间距为所述第一间距的n倍，且n为大于或等于1的正整数。
6.一种光电半导体戳记，包括：
导热衬底，包含导热基材和缓冲层，所述缓冲层设置于所述导热基材上；以及
多个光电半导体组件，通过所述缓冲层黏着在所述导热基材，而分隔设置在所述导热衬底上；
其中，所述光电半导体戳记是由光电半导体衬底的光电半导体组件的至少一部分转置到所述导热衬底而得。
7.根据权利要求6所述的光电半导体戳记，其中所述光电半导体衬底的两个相邻光电半导体组件之间具有第一间距，所述光电半导体戳记的两个相邻光电半导体组件之间具有第二间距，所述第二间距大于或等于所述第一间距。
8.根据权利要求7所述的光电半导体戳记，其中所述第二间距为所述第一间距的n倍，且n为大于或等于1的正整数。
9.根据权利要求6所述的光电半导体戳记，其中所述导热衬底上的所述光电半导体组件排列成多边形。
10.一种光电半导体装置，包括：
目标衬底，具有多个导电部；以及
多个光电半导体组件，其包含多个电极，所述电极与所述导电部对应设置且电性连接；
其中，所述光电半导体装置是由至少一个根据权利要求6至9其中任一项所述的光电半导体戳记转印在所述目标衬底上而得。
11.根据权利要求10所述的光电半导体装置，其中当所述光电半导体戳记压印在所述目标衬底后，先加热所述导热基材，使多个所述光电半导体组件的所述电极通过共晶接合而与对应的所述导电部电性连接后，再移除所述导热衬底。
12.根据权利要求10所述的光电半导体装置，其中当所述光电半导体戳记压印在所述目标衬底后，使多个所述光电半导体组件的所述电极通过各向异性导电胶接合而与对应的所述导电部电性连接后，再移除所述导热衬底。
13.根据权利要求10所述的光电半导体装置，其中当所述光电半导体戳记压印在所述目标衬底后，先移除所述导热衬底，再使多个所述光电半导体组件的所述电极通过共晶接合而与对应的所述导电部电性连接。
14.根据权利要求10所述的光电半导体装置，其中当所述光电半导体戳记压印在所述目标衬底后，先移除所述导热衬底，再使多个所述光电半导体组件的所述电极通过各向异性导电胶接合而与对应的所述导电部电性连接。
15.根据权利要求10所述的光电半导体装置，其中所述光电半导体戳记的所述导热衬底上的所述光电半导体组件排列成多边形。
16.根据权利要求10所述的光电半导体装置，其为发光二极管显示设备、光感测装置、或激光阵列。
CN201811477304.1A 2017-12-19 2018-12-05 光电半导体戳记及其制造方法与光电半导体装置 Active CN109935664B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762607520P 2017-12-19 2017-12-19
US62/607,520 2017-12-19

Publications (2)

Publication Number Publication Date
CN109935664A true CN109935664A (zh) 2019-06-25
CN109935664B CN109935664B (zh) 2021-07-09

Family

ID=66816368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811477304.1A Active CN109935664B (zh) 2017-12-19 2018-12-05 光电半导体戳记及其制造方法与光电半导体装置

Country Status (3)

Country Link
US (1) US20190189477A1 (zh)
CN (1) CN109935664B (zh)
TW (1) TWI689105B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967956A (zh) * 2021-02-05 2021-06-15 惠州市聚飞光电有限公司 一种芯片包装结构、芯片转移方法及显示装置
WO2021119997A1 (zh) * 2019-12-17 2021-06-24 重庆康佳光电技术研究院有限公司 一种目标转移结构及其制造方法、以及发光二极管固定方法
CN113990765A (zh) * 2021-12-28 2022-01-28 深圳市思坦科技有限公司 柔性发光器件的制备方法、柔性发光器件及发光装置
CN114551648A (zh) * 2022-02-25 2022-05-27 中国科学院苏州纳米技术与纳米仿生研究所 柔性太阳能电池及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019134756A1 (de) * 2019-12-17 2021-06-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer beleuchtungsvorrichtung
TW202127651A (zh) 2019-12-31 2021-07-16 優顯科技股份有限公司 光電裝置及其修補方法
JP2021110875A (ja) * 2020-01-14 2021-08-02 三星電子株式会社Samsung Electronics Co., Ltd. ディスプレイ装置の製造方法、ディスプレイ装置、およびディスプレイ装置製造用中間体
CN112234019B (zh) * 2020-10-20 2023-01-17 广东省科学院半导体研究所 转移膜、转移组件和微器件曲面转移方法
TWI808422B (zh) * 2021-05-21 2023-07-11 錼創顯示科技股份有限公司 接著層結構以及半導體結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630668A (zh) * 2008-07-15 2010-01-20 先进开发光电股份有限公司 化合物半导体元件及光电元件的封装结构及其制造方法
JP2010251403A (ja) * 2009-04-13 2010-11-04 National Institute Of Advanced Industrial Science & Technology 誘電体構造体、誘電体構造体の製造方法、圧着転写方法、及び保持構造
CN104658888A (zh) * 2015-01-21 2015-05-27 安徽安芯电子科技有限公司 一种晶圆处理工艺及晶圆处理装置
CN105720146A (zh) * 2016-04-12 2016-06-29 中山大学 一种大面积电极led阵列制备方法
KR20170079930A (ko) * 2015-12-31 2017-07-10 한국광기술원 Ｌｅｄ 구조체 및 이의 이송방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201042720A (en) * 2009-05-20 2010-12-01 Chia-Fu Chang A wafer-level CSP processing method and thereof a thin-chip SMT-type light emitting diode
US8835940B2 (en) * 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630668A (zh) * 2008-07-15 2010-01-20 先进开发光电股份有限公司 化合物半导体元件及光电元件的封装结构及其制造方法
JP2010251403A (ja) * 2009-04-13 2010-11-04 National Institute Of Advanced Industrial Science & Technology 誘電体構造体、誘電体構造体の製造方法、圧着転写方法、及び保持構造
CN104658888A (zh) * 2015-01-21 2015-05-27 安徽安芯电子科技有限公司 一种晶圆处理工艺及晶圆处理装置
KR20170079930A (ko) * 2015-12-31 2017-07-10 한국광기술원 Ｌｅｄ 구조체 및 이의 이송방법
CN105720146A (zh) * 2016-04-12 2016-06-29 中山大学 一种大面积电极led阵列制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021119997A1 (zh) * 2019-12-17 2021-06-24 重庆康佳光电技术研究院有限公司 一种目标转移结构及其制造方法、以及发光二极管固定方法
CN112967956A (zh) * 2021-02-05 2021-06-15 惠州市聚飞光电有限公司 一种芯片包装结构、芯片转移方法及显示装置
CN113990765A (zh) * 2021-12-28 2022-01-28 深圳市思坦科技有限公司 柔性发光器件的制备方法、柔性发光器件及发光装置
CN114551648A (zh) * 2022-02-25 2022-05-27 中国科学院苏州纳米技术与纳米仿生研究所 柔性太阳能电池及其制备方法

Also Published As

Publication number Publication date
US20190189477A1 (en) 2019-06-20
TWI689105B (zh) 2020-03-21
TW201929249A (zh) 2019-07-16
CN109935664B (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
CN109935664A (zh) 光电半导体戳记及其制造方法与光电半导体装置
CN108258006B (zh) 微发光元件
US11538785B2 (en) Method of using optoelectronic semiconductor stamp to manufacture optoelectronic semiconductor device
US9647188B2 (en) Wafer-level flip chip device packages and related methods
JP6546278B2 (ja) マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
US8956887B2 (en) Method for manufacturing semiconductor light-emitting element
TWI674682B (zh) 光電半導體裝置及其製造方法
KR20190130518A (ko) 발광 디바이스 및 그 제조 방법
CN110993749A (zh) 微型发光二极管的巨量转移方法及显示面板
KR20170079930A (ko) Ｌｅｄ 구조체 및 이의 이송방법
JP2018506166A5 (zh)
JP6107060B2 (ja) 発光装置の製造方法
JP6912730B2 (ja) 発光モジュールの製造方法
TWI740438B (zh) 微型發光二極體的轉移方法
TW201944512A (zh) 轉移載板與晶粒載板
CN117476737A (zh) 光电半导体装置及其制造方法
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
CN112531091A (zh) 发光装置
CN213424968U (zh) 微型led转印装置
CN114864759A (zh) 一种微发光二极管显示基板及其制造方法
TWI726648B (zh) 畫素陣列基板及其製造方法
KR102118179B1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR20110130847A (ko) Ｌｅｄ 패키지용 렌즈 제조 방법
TWI669207B (zh) 半導體元件的異質材料結合方法
CN103427008A (zh) 发光单元及其发光模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant