CN109935549A - 金属互连线的形成方法 - Google Patents

金属互连线的形成方法 Download PDF

Info

Publication number
CN109935549A
CN109935549A CN201910215754.1A CN201910215754A CN109935549A CN 109935549 A CN109935549 A CN 109935549A CN 201910215754 A CN201910215754 A CN 201910215754A CN 109935549 A CN109935549 A CN 109935549A
Authority
CN
China
Prior art keywords
metal
interconnecting wires
material layer
metal interconnecting
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910215754.1A
Other languages
English (en)
Other versions
CN109935549B (zh
Inventor
郭安乾
殷之平
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910215754.1A priority Critical patent/CN109935549B/zh
Publication of CN109935549A publication Critical patent/CN109935549A/zh
Application granted granted Critical
Publication of CN109935549B publication Critical patent/CN109935549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属互连线的形成方法,包括:提供基底;在所述基底上形成碳层或碳氢材料层;刻蚀所述碳层或碳氢材料层,在所述碳层或碳氢材料层中形成若干凹槽;在所述若干凹槽中填充金属,形成若干金属互连线;采用氧化工艺去除相邻若干金属互连线之间的碳层或碳氢材料层,在相邻金属互连线之间形成空气隙。本发明的金属互连线的形成方法,在形成空气隙时,防止了介质层的残留以及减少对金属互连线的刻蚀损伤。

Description

金属互连线的形成方法
技术领域
本发明涉及半导体制作领域,尤其涉及一种金属互连线的形成方法。
背景技术
当半导体工业将工艺技术演进至90nm以下,相邻的金属互连线之间的距离变得越来越小,其间产生的电容越来越大,该电容也称寄生电容,该电容不仅影响芯片的运行速度,也对芯片上的器件的可靠性有严重影响。为了减轻这种问题,半导体工艺以低介电材料取代例如氧化硅等较高介电常数的层间介质层及金属间介电层,以降低相邻的金属互连线之间的电容。当工艺技术演进至32-45nm时,电容的问题变得更加严重,业内希望进一步降低层间介质层及金属间介电层的介电常数。
理想情况下,该介电常数可以降低至1.0,这为真空的介电常数,空气的介电常数为1.001,几乎接近真空的介电常数。因此,业内出现了在金属互连线之间形成空气隙(airgap),以降低金属互连线之间的电容耦合。
现有的在金属互连线之间形成空气间隙的方法,包括:
提供基底,在所述基底上形成介质层,所述介质层中形成有若干金属互连线。所述介质层表面还形成有掩膜层,所述掩膜层具有开口,所述开口暴露介质层部分表面,所述开口的宽度和位置与后续形成的空隙的宽度和位置相对应。
沿所述开口刻蚀去除相邻金属互连线之间的介质层,形成空隙。
去除掩膜层;在介质层、金属互连线表面形成覆盖层,所述覆盖层横跨所述空隙,在相邻金属互连线之间形成空气隙。
现有在形成空气隙时,在去除所述介质层过程中,介质层容易产生残留或者对工艺腔室产生污染。
发明内容
本发明所要解决的技术问题是形成空气隙时,怎样防止介质层的残留或对工艺腔室的污染。
本发明提供了一种金属互连线的形成方法,包括:
提供基底;
在所述基底上形成碳层或碳氢材料层;
刻蚀所述碳层或碳氢材料层,在所述碳层或碳氢材料层中形成若干凹槽;
在所述若干凹槽中填充金属,形成若干金属互连线;
采用氧化工艺去除相邻若干金属互连线之间的碳层或碳氢材料层,在相邻金属互连线之间形成空气隙。
可选的,所述氧化工艺采用含氧等离子体。
可选的,所述氧化工艺后,在所述金属互联线表面形成金属氧化物层。
可选的,所述在形成空气隙后,还包括:对所述金属互连线进行还原处理。
可选的,所述还原处理为:将所述金属互连线表面的金属氧化物层还原,重新形成金属层。
可选的,所述还原处理采用含氢等离子体。
可选的,所述在进行还原处理后,还包括:进行清洗。
可选的,形成覆盖所述金属互连层表面的介质层,所述介质层封闭空气隙的开口。
可选的,所述金属互连线的形成过程为:在所述碳层或碳氢材料层表面上形成金属材料层,且所述金属材料层填充满凹槽;
可选的,在所述金属材料层填充满凹槽之后,平坦化所述金属材料层,以碳层或碳氢材料层作为停止层,在凹槽中形成金属互连线。
与现有技术相比,本发明技术方案具有以下优点:
本发明的金属互连线的形成方法,在所述基底上形成碳层或碳氢材料层后,刻蚀所述碳层或碳氢材料层,在所述碳层或碳氢材料层中形成若干凹槽;在所述若干凹槽中填充金属,形成若干金属互连线;采用氧化工艺去除相邻若干金属互连线之间的碳层或碳氢材料层,在相邻金属互连线之间形成空气隙。通过形成碳层或碳氢材料层,一方面,所述碳层或碳氢材料层用于定义后续的金属互连线的位置;另一方面,后续在形成金属互连线时,所述碳层或碳氢材料层可以作为平坦化金属材料层时的停止层,保证形成的金属互连线的高度的一致性;再一方面,碳层或碳氢材料层由于其元素为碳元素或碳氢元素,因而通过采用氧化工艺可以很干净的去除相邻若干金属互连线之间的碳层或碳氢材料层,防止碳层或碳氢材料层的残留,并且去除碳层或碳氢材料层时的副产物为气体,不会对工艺腔室产生污染。
进一步,所述氧化工艺采用含氧等离子体,在工艺腔室中进行氧化工艺时,碳层或碳氢材料层被氧化为气体,气体随后被排出工艺腔室,提高了碳层或碳氢材料层的去除效率,使得碳层或碳氢材料层能被更干净的去除,防止介质层的残留以及防止刻蚀副产物对工艺腔室的污染。
所述在形成空气隙后,还包括:对所述金属互连线进行还原处理,将金属互连线表面形成的金属氧化物层还原,重新形成金属层。本申请中,采用氧化工艺去除相邻若干金属互连线之间的碳层或碳氢材料层,不会对金属互连线造成过刻蚀,虽然在金属互连线的表面会形成金属氧化物层,但是通过还原处理,所述金属氧化物被还原重新在金属互连线的表面形成金属层,使得金属互连线表面能更平整,提高了金属互连线的电学性能。
附图说明
图1-8为本发明实施例金属互连线的形成过程的结构示意图。
具体实施方式
如背景技术所言,现有在形成空气隙时,在去除所述介质层过程中,介质层容易产生残留或者对工艺腔室产生污染。
研究发现,现有的介质层材料一般采用氧化硅,去除相邻金属互连线之间的介质层采用干法或湿法刻蚀工艺,无论采用干法或湿法刻蚀工艺均不能干净的去除介质层,并且在采用干法刻蚀时,由于采用含氟的气体,刻蚀产生的副产物会对工艺腔室产生污染。此外,采用干法或湿法刻蚀工艺去除所述介质层,对所述金属互连线还是产生刻蚀损伤,使得金属互连线的表面凹凸不平,平整度较低,影响了金属互连线性能。
为此,本发明提供了一种本发明的金属互连线的形成方法,在所述基底上形成碳层或碳氢材料层后,刻蚀所述碳层或碳氢材料层,在所述碳层或碳氢材料层中形成若干凹槽;在所述若干凹槽中填充金属,形成若干金属互连线;采用氧化工艺去除相邻若干金属互连线之间的碳层或碳氢材料层,在相邻金属互连线之间形成空气隙。通过形成碳层或碳氢材料层,一方面,所述碳层或碳氢材料层用于定义后续的金属互连线的位置;另一方面,后续在形成金属互连线时,所述碳层或碳氢材料层可以作为平坦化金属材料层时的停止层,保证形成的金属互连线的高度的一致性;再一方面,碳层或碳氢材料层由于其元素为碳元素或碳氢元素,因而通过采用氧化工艺可以很干净的去除相邻若干金属互连线之间的碳层或碳氢材料层,防止碳层或碳氢材料层的残留,并且去除碳层或碳氢材料层时的副产物为气体,不会对工艺腔室产生污染。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1-8为本发明实施例金属互连线的形成过程的结构示意图。
参考图1,提供基底201。
本实施例中,所述基底201包括半导体衬底和位于半导体衬底上的层间介质层。所述半导体衬底的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。
所述半导体衬底上形成有若干半导体器件,所述半导体器件包括晶体管、存储器、传感器或其他有源或无源器件。
所述层间介质层位于半导体衬底表面,所述层间介质层覆盖所述半导体衬底和半导体器件,所述层间介质层中形成有插塞或导电连接结构202,所述插塞或导电连接结构202可以与半导体器件连接。
所述层间介质层可以为单层或多层堆叠结构,相应的所述插塞或导电连接结构202也可以为单层或多层堆叠结构。在一实施例中,所述层间介质层的材料可以为氧化硅或低K介电材料,所述插塞或导电连接结构202包括金属互连结构、插塞、大马士革结构中的一种或几种。
在其他实施例中,所述基底201可以仅包括半导体衬底。
参考图2,在所述基底201上形成碳层或碳氢材料层204。
本实施例中,通过形成碳层或碳氢材料层204,一方面,所述碳层或碳氢材料层204用于定义后续的金属互连线的位置;另一方面,后续在形成金属互连线时,所述碳层或碳氢材料层204可以作为平坦化金属材料层时的停止层,保证形成的金属互连线的高度的一致性;再一方面,碳层或碳氢材料层204由于其元素为碳元素或碳氢元素,因而通过采用氧化工艺可以很干净的去除相邻若干金属互连线之间的碳层或碳氢材料层,防止碳层或碳氢材料层的残留,并且去除碳层或碳氢材料层204时的副产物为气体,不会对工艺腔室产生污染。
可以采用化学气相沉积工艺形成所述碳层或碳氢材料层204。
在一实施例中,在形成所述碳层或碳氢材料层204之前,在所述基底201表面上可以形成刻蚀停止层203。所述刻蚀停止层203的材料可以为氮化硅。
参考图3,刻蚀所述碳层或碳氢材料层204,在所述碳层或碳氢材料层204中形成若干凹槽205。
刻蚀所述碳层或碳氢材料层204采用各向异性的干法刻蚀工艺,比如可以采用各向异性的等离子刻蚀工艺,以使得形成的凹槽205具有平坦侧壁表面,后续在凹槽205中形成互连金属线时,互连金属线具有平坦的侧壁表面,在采用氧化工艺去除相邻若干金属互连线之间的碳层或碳氢材料层时,互连金属线侧壁表面被氧化的量可以较小,并且被氧化的厚度能较均匀。
在刻蚀所述碳层或碳氢材料层204时,以刻蚀停止层203作为停止层。在刻穿碳层或碳氢材料层204后,可以继续刻蚀所述刻蚀停止层以使得凹槽205暴露出插塞或导电连接结构202的表面或者基底201的表面。
参考图4和图5,在所述若干凹槽205(参考图3)中填充金属,形成若干金属互连线207。
在一实施例中,所述金属互连线的形成过程为:在所述碳层或碳氢材料层204表面上形成金属材料层206,且所述金属材料层206填充满凹槽205(参考图3);平坦化所述金属材料层206,以碳层或碳氢材料层204作为停止层,在凹槽中形成金属互连线207。
在一实施例中,所述金属互连层的材料为钨或铜。平坦化所述金属材料层采用化学机械研磨工艺。所述金属材料层的形成工艺可以为物理气相沉积、化学气相沉积或电镀。
参考图6,采用氧化工艺去除相邻若干金属互连线207之间的碳层或碳氢材料层204(参考图5),在相邻金属互连线207之间形成空气隙208。
所述氧化工艺采用含氧等离子体,在工艺腔室中进行氧化工艺时,碳层或碳氢材料层204被氧化为气体,气体随后被排出工艺腔室,提高了碳层或碳氢材料层的去除效率,使得碳层或碳氢材料层204能被更干净的去除,防止介质层的残留以及防止刻蚀副产物对工艺腔室的污染。
在进行氧化工艺时,所述金属互连线207的表面部分也会被氧化形成金属氧化物层209。在一实施例中,当所述金属互连线207的材料为钨或铜,所述金属氧化物层209为氧化钨或氧化铜。
本实施例中,采用氧化工艺去除相邻若干金属互连线207之间的碳层或碳氢材料层204时,所述基底201上其他位置的碳层或碳氢材料层204也被去除,因而无需额外形成掩膜层,直接采用氧化工艺去除所述碳层或碳氢材料层204,节省了工艺步骤。
参考图7,所述在形成空气隙208后,还包括:对所述金属互连线207进行还原处理。
进行还原处理的目的是:将金属互连线207表面形成的金属氧化物层209还原,重新形成金属层。本申请中,采用氧化工艺去除相邻若干金属互连线207之间的碳层或碳氢材料层204,不会对金属互连线207造成过刻蚀,虽然在金属互连线207的表面会形成金属氧化物层209,但是通过还原处理,所述金属氧化物层209被还原重新在金属互连线207的表面形成金属层,使得金属互连线207表面能更平整,提高了金属互连线207的电学性能。
在一实施例中,所述还原处理采用含氢等离子,所述金属氧化物层209为氧化钨或氧化铜时,所述金属氧化物层209相应的被还原为钨或铜。
在一实施例中,所述在进行还原处理后,还包括:进行清洗,以进一步去除工艺过程中的副产物,保持衬底的清洁度,所述清洗可以采用湿法清洗。
参考图8,形成覆盖所述金属互连层207表面的介质层210,所述介质层210封闭空气隙208的开口。
所述介质层210的材料可以为氧化硅、氮化硅、氮氧化硅、氟掺杂硅玻璃(FSG)、低介电常数材料、其它适合的材料及/或上述的组合。
形成所述介质层210可以采用化学气相沉积工艺。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (10)

1.一种金属互连线的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成碳层或碳氢材料层;
刻蚀所述碳层或碳氢材料层,在所述碳层或碳氢材料层中形成若干凹槽;
在所述若干凹槽中填充金属,形成若干金属互连线;
采用氧化工艺去除相邻若干金属互连线之间的碳层或碳氢材料层,在相邻金属互连线之间形成空气隙。
2.如权利要求1所述的金属互连线的形成方法,其特征在于,所述氧化工艺采用含氧等离子体。
3.如权利要求1所述的金属互连线的形成方法,其特征在于,所述氧化工艺后,在所述金属互联线表面形成金属氧化物层。
4.如权利要求3所述的金属互连线的形成方法,其特征在于,所述在形成空气隙后,还包括:对所述金属互连线进行还原处理。
5.如权利要求4所述的金属互连线的形成方法,其特征在于,所述还原处理为:将所述金属互连线表面的金属氧化物层还原,重新形成金属层。
6.如权利要求4所述的金属互连线的形成方法,其特征在于,所述还原处理采用含氢等离子体。
7.如权利要求4所述的金属互连线的形成方法,其特征在于,所述在进行还原处理后,还包括:进行清洗。
8.如权利要求1或7所述的金属互连线的形成方法,其特征在于,形成覆盖所述金属互连层表面的介质层,所述介质层封闭空气隙的开口。
9.如权利要求1所述的金属互连线的形成方法,其特征在于,所述金属互连线的形成过程为:在所述碳层或碳氢材料层表面上形成金属材料层,且所述金属材料层填充满凹槽。
10.如权利要求8所述的金属互连线的形成方法,其特征在于:在所述金属材料层填充满凹槽之后,平坦化所述金属材料层,以碳层或碳氢材料层作为停止层,在凹槽中形成金属互连线。
CN201910215754.1A 2019-03-21 2019-03-21 金属互连线的形成方法 Active CN109935549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910215754.1A CN109935549B (zh) 2019-03-21 2019-03-21 金属互连线的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910215754.1A CN109935549B (zh) 2019-03-21 2019-03-21 金属互连线的形成方法

Publications (2)

Publication Number Publication Date
CN109935549A true CN109935549A (zh) 2019-06-25
CN109935549B CN109935549B (zh) 2021-05-18

Family

ID=66987853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910215754.1A Active CN109935549B (zh) 2019-03-21 2019-03-21 金属互连线的形成方法

Country Status (1)

Country Link
CN (1) CN109935549B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
CN1203445A (zh) * 1997-06-23 1998-12-30 日本电气株式会社 能减小寄生电容的半导体器件的制造方法
CN1249851A (zh) * 1997-01-21 2000-04-05 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
CN101587857A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 半导体器件互连结构的盖层及其制作方法
EP1848032A3 (en) * 2006-04-18 2012-02-29 Air Products and Chemicals, Inc. Materials and methods of forming controlled voids in dielectric layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
CN1249851A (zh) * 1997-01-21 2000-04-05 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
CN1203445A (zh) * 1997-06-23 1998-12-30 日本电气株式会社 能减小寄生电容的半导体器件的制造方法
EP1848032A3 (en) * 2006-04-18 2012-02-29 Air Products and Chemicals, Inc. Materials and methods of forming controlled voids in dielectric layers
CN101587857A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 半导体器件互连结构的盖层及其制作方法

Also Published As

Publication number Publication date
CN109935549B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
TWI601290B (zh) 金屬閘極結構及其製造方法
US20170365676A1 (en) Device for improving performance through gate cut last process
US11264328B2 (en) Capping layer for improved deposition selectivity
TW201626564A (zh) 用於改良的鰭式裝置性能之氣隙間隔件整合
CN109817623A (zh) 3d nand存储器及其形成方法
US9142488B2 (en) Manganese oxide hard mask for etching dielectric materials
CN104347477B (zh) 半导体结构的形成方法
CN109509836A (zh) 形成存储器电容的方法
CN110047829A (zh) 中段制程结构
CN103050439B (zh) 互连线结构及互连线结构的形成方法
JP2010045204A (ja) 半導体基板、半導体装置およびその製造方法
CN105226008B (zh) 互连结构的形成方法
CN104576598B (zh) 具有与有源区分隔开的电容器的半导体布置
CN103077921B (zh) 互连线结构及互连线结构的形成方法
US9553096B2 (en) Semiconductor arrangement with capacitor
CN104143528B (zh) 互连结构的形成方法
CN107039376A (zh) 半导体器件及其制造方法
CN109935549A (zh) 金属互连线的形成方法
CN104900579B (zh) 半导体器件的形成方法
CN109817536A (zh) 键合结构的形成方法
CN105826279B (zh) 半导体结构及其形成方法
CN105244276B (zh) 一种FinFET及其制造方法、电子装置
JP2010165765A (ja) 半導体装置の製造方法
CN108428633A (zh) 具有栅极高度缩放的半导体结构
CN107941861B (zh) 纳米级气敏传感器的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant