CN109935182A - 像素电流检测电路、方法、显示装置 - Google Patents
像素电流检测电路、方法、显示装置 Download PDFInfo
- Publication number
- CN109935182A CN109935182A CN201810845464.0A CN201810845464A CN109935182A CN 109935182 A CN109935182 A CN 109935182A CN 201810845464 A CN201810845464 A CN 201810845464A CN 109935182 A CN109935182 A CN 109935182A
- Authority
- CN
- China
- Prior art keywords
- voltage
- pixel current
- module
- operational amplifier
- differential operational
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明提供一种像素电流检测电路、方法和显示装置,所述像素电流检测电路包括:像素电流转换单元,用于对像素电流进行转换,以得到第一像素电流和第二像素电流;第一像素电流与像素电流之间的差值在预定差值范围内,第二像素电流与像素电流之间的比值在预定比值范围内;以及,电流检测单元,与像素电流转换单元连接,用于将第一像素电流转换为第一检测电压,将第二像素电流转换为第二检测电压,并根据第一检测电压、第二检测电压中的至少一个,得到像素电流。本发明使得像素电流检测准确,从而能够更好的进行外部补偿。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素电流检测电路、方法和显示装置。
背景技术
在AMOLED(Active-matrix organic light emitting diode,有源矩阵有机发光二极管)显示面板的设计中,由于器件的不稳定性,需要增加外部补偿电路,以补偿器件的阈值电压偏移及迁移率变化。在外部补偿电路中检测像素电流时需要使用差分运算放大器组成的积分电路。外部补偿技术是检测驱动晶体管的电特性,基于检测结果修正数据电压,并补偿驱动晶体管的电特性的差异。
在现有技术中,为了检测驱动晶体管的电特性,电流检测单元安装在源极驱动器内,通过电流检测单元直接检测发光元件发光时流经驱动晶体管的像素电流,并通过连接至外部补偿线的积分器累积指定时间量的像素电流并将像素电流变为检测电压,通过使用模拟-数字转换器(ADC,Analog-to-DigitalConverter)采样所述检测电压,以获得数字感测值。ADC是将模拟信号转换成数字信号的器件,ADC的输入电压范围是固定的,当像素电流过大时ADC检测不出(例如,当ADC能够读取的最大输入电压为5V时,当ADC的输入端接收大于5V的检测电压时,ADC输出的数字电压仍然对应于5V,也即ADC无法采样过大的检测电压),当像素电流过小时ADC检测的电压会不准确。
发明内容
本发明的主要目的在于提供一种像素电流检测电路、方法和显示装置,改善现有技术中像素电流检测不准确而导致的不能准确的进行外部补偿的问题。
为了达到上述目的,本发明提供了一种像素电流检测电路,应用于像素电路,用于检测所述像素电路中的像素电流,所述像素电流检测电路包括:
像素电流转换单元,用于对所述像素电流进行转换,以得到第一像素电流和第二像素电流;所述第一像素电流与所述像素电流之间的差值在预定差值范围内,所述第二像素电流与所述像素电流之间的比值在预定比值范围内;以及,
电流检测单元,与所述像素电流转换单元连接,用于将所述第一像素电流转换为第一检测电压,将所述第二像素电流转换为第二检测电压,并根据所述第一检测电压、所述第二检测电压中的至少一个,得到所述像素电流。
实施时,所述第一像素电流包括第一转换电流和第二转换电流;所述第一检测电压包括第一转换检测电压和第二转换检测电压;所述第一转换电流小于所述像素电流,所述第二转换电流大于所述像素电流;
所述电流检测单元具体用于将所述第一转换电流转换为第一转换检测电压,将所述第二转换电流转换为第二转换检测电压。
实施时,所述电流检测单元包括第一转换子单元、第二转换子单元、第三转换子单元和检测子单元;
所述第一转换子单元用于接收所述第一转换电流,并将所述第一转换电流转换为相应的第一转换检测电压;
所述第二转换子单元用于接收所述第二像素电流,并将所述第二像素电流转换为相应的第二检测电压;
所述第三转换子单元用于接收所述第二转换电流,并将所述第二转换像素电流转换为相应的第二转换检测电压;
所述检测子单元与所述第一转换子单元、所述第二转换子单元和所述第三转换子单元连接,用于根据所述第一转换检测电压、所述第二检测电压、第二转换检测电压中的至少一个,得到所述像素电流。
实施时,所述检测子单元包括模数转换模块、比较模块和像素电流获取模块;
所述模数转换模块用于在采样阶段包括的第一采样时间段采样所述第一转换检测电压,并将所述第一转换检测电压转换为第一数字电压,在所述采样阶段包括的第二采样时间段采样所述第二检测电压,并将所述第二检测电压转换为第二数字电压,在所述采样阶段的第三采样时间段采样第二转换检测电压,并将所述第三检测电压转换为第三数字电压;
所述比较模块用于比较所述第二数字电压和预定最大数字电压,比较所述第二数字电压和预定最小数字电压,当比较得到所述第二数字电压大于所述预定最大数字电压时,控制将所述第一数字电压传送至所述像素电流获取模块,当比较得到所述第二数字电压小于所述预定最小数字电压时,控制将所述第三数字电压传送至所述像素电流获取模块,当比较得到所述第二数字电压大于等于所述预定最小数字电压而小于等于所述预定最大数字电压时,控制将所述第二数字电压传送至所述像素电流获取模块;
所述像素电流获取模块用于根据来自所述比较模块的第一数字电压、第二数字电压或第三数字电压,计算得到所述像素电流。
实施时,所述像素电流转换单元包括用于输出所述第一转换电流的第一像素电流输出端;
所述第一转换子单元包括第一差分运算放大器,第一存储电容、第二存储电容、第一开关模块、第二开关模块和第三开关模块;所述检测子单元还包括第一初始化模块;
所述第一差分运算放大器的反相输入端与所述第一像素电流输出端连接,所述第一差分运算放大器的正相输入端与参考电压输入端连接;所述参考电压输入端用于输入参考电压;
所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间连接有相互并联的所述第一开关模块和所述第一存储电容;
所述第一差分运算放大器的输出端与所述第二开关模块的第一端连接,所述第二开关模块的第二端与所述第三开关模块的第一端连接,所述第三开关模块的第二端与所述模数转换模块连接;
所述第二存储电容的第一端与所述第二开关模块的第二端连接,所述第二存储电容的第二端与第一电压输入端连接;
所述第一初始化模块用于在初始阶段向所述第一差分运算放大器的反相输入端和/或所述第一差分运算放大器的输出端提供所述参考电压;
所述第一开关模块用于导通或断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接;
所述第二开关模块用于导通或断开所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;
所述第三开关模块用于导通或断开所述第二存储电容的第一端与所述模数转换模块之间的连接。
实施时,所述第一开关模块具体用于在所述初始阶段导通所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,在积分阶段和所述采样阶段断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接;
所述第二开关模块具体用于在所述初始阶段和所述积分阶段导通所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接,在所述采样阶段断开所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;
所述第三开关模块具体用于在所述初始阶段、所述积分阶段和所述采样阶段包括的除了所述第一采样时间段之外的时间段,断开所述第二存储电容的第一端与所述模数转换模块之间的连接,在所述第一采样时间段,导通所述第二存储电容的第一端与所述模数转换模块之间的连接。
实施时,所述像素电流转换单元包括用于输出所述第二像素电流的第二像素电流输出端;
所述第二转换子单元包括第二差分运算放大器,第三存储电容、第四存储电容、第四开关模块、第五开关模块和第六开关模块;所述检测子单元还包括第二初始化模块;
所述第二差分运算放大器的反相输入端与所述第二像素电流输出端连接,所述第二差分运算放大器的正相输入端与参考电压输入端连接;所述参考电压输入端用于输入参考电压;
所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间连接有相互并联的所述第四开关模块和所述第三存储电容;
所述第二差分运算放大器的输出端与所述第五开关模块的第一端连接,所述第五开关模块的第二端与所述第六开关模块的第一端连接,所述第六开关模块的第二端与所述模数转换模块连接;
所述第四存储电容的第一端与所述第五开关模块的第二端连接,所述第四存储电容的第二端与第一电压输入端连接;
所述第二初始化模块用于在初始阶段向所述第二差分运算放大器的反相输入端和/或所述第二差分运算放大器的输出端提供所述参考电压;
所述第四开关模块用于导通或断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接;
所述第五开关模块用于导通或断开所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;
所述第六开关模块用于导通或断开所述第四存储电容的第一端与所述模数转换模块之间的连接。
实施时,所述第四开关模块具体用于在所述初始阶段导通所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,在积分阶段和所述采样阶段断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接;
所述第五开关模块具体用于在所述初始阶段和所述积分阶段导通所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接,在所述采样阶段断开所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;
所述第六开关模块具体用于在所述初始阶段、所述积分阶段和所述采样阶段包括的除了所述第二采样时间段之外的时间段,断开所述第四存储电容的第一端与所述模数转换模块之间的连接,在所述第二采样时间段,导通所述第四存储电容的第一端与所述模数转换模块之间的连接。
实施时,所述像素电流转换单元包括用于输出所述第二转换电流的第三像素电流输出端;
所述第三转换子单元包括第三差分运算放大器,第五存储电容、第六存储电容、第七开关模块、第八开关模块和第九开关模块;所述检测子单元还包括第三初始化模块;
所述第三差分运算放大器的反相输入端与所述第三像素电流输出端连接,所述第三差分运算放大器的正相输入端与参考电压输入端连接;所述参考电压输入端用于输入参考电压;
所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间连接有相互并联的所述第七开关模块和所述第五存储电容;
所述第三差分运算放大器的输出端与所述第八开关模块的第一端连接,所述第八开关模块的第二端与所述第九开关模块的第一端连接,所述第九开关模块的第二端与所述模数转换模块连接;
所述第六存储电容的第一端与所述第八开关模块的第二端连接,所述第六存储电容的第二端与第一电压输入端连接;
所述第三初始化模块用于在初始阶段向所述第三差分运算放大器的反相输入端和/或所述第三差分运算放大器的输出端提供所述参考电压;
所述第七开关模块用于导通或断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接;
所述第八开关模块用于导通或断开所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;
所述第九开关模块用于导通或断开所述第六存储电容的第一端与所述模数转换模块之间的连接。
实施时,所述第七开关模块具体用于在所述初始阶段导通所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,在积分阶段和所述采样阶段断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接;
所述第八开关模块具体用于在所述初始阶段和所述积分阶段导通所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接,在所述采样阶段断开所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;
所述第九开关模块具体用于在所述初始阶段、所述积分阶段和所述采样阶段包括的除了所述第三采样时间段之外的时间段,断开所述第六存储电容的第一端与所述模数转换模块之间的连接,在所述第三采样时间段,导通所述第六存储电容的第一端与所述模数转换模块之间的连接。
实施时,所述像素电流转换单元包括:
输入晶体管,栅极和第一极都接收所述像素电流,第二极与第二电压输入端连接;
第一供电晶体管,栅极和第一极都与第三电压输入端连接;
第一输出晶体管,栅极与所述输入晶体管的栅极连接,第一极与所述第一供电晶体管的第二极连接,第二极用于输出所述第一转换电流;
第二供电晶体管,栅极和第一极都与所述第三电压输入端连接;
第二输出晶体管,栅极与所述输入晶体管的栅极连接,第一极与所述第二供电晶体管的第二极连接,第二极用于输出所述第二像素电流;
第三供电晶体管,栅极和第一极都与所述第三电压输入端连接;
第三输出晶体管,栅极与所述输入晶体管的栅极连接,第一极与所述第三供电晶体管的第二极连接,第二极用于输出所述第二转换电流;
所述第一输出晶体管的宽长比与所述输入晶体管的宽长比的比值小于1,所述第二输出晶体管的宽长比与所述输入晶体管的宽长比的比值在所述预定比值范围内,所述第三输出晶体管的宽长比与所述输入晶体管的宽长比的比值大于1。
实施时,所述预定比值范围为大于或等于0.99而小于或等于1.01;所述第一转换电流与所述像素电流的比值大于0而小于0.6,所述第二转换电流与所述像素电流的比值大于1.5。
本发明还提供了一种像素电流检测方法,应用于像素电路,用于采用上述的像素电流检测电路,以检测所述像素电路中的像素电流,所述像素电流检测方法包括:
电流转换步骤:像素电流转换单元对像素电流进行转换,以得到第一像素电流和第二像素电流;所述第一像素电流与所述像素电流之间的差值在预定差值范围内,所述第二像素电流与所述像素电流之间的比值在预定比值范围内;
电流检测步骤:电流检测单元将所述第一像素电流转换为第一检测电压,将所述第二像素电流转换为第二检测电压,所述电流检测单元根据所述第一检测电压、所述第二检测电压中的至少一个,得到所述像素电流。
实施时,所述第一像素电流包括第一转换电流和第二转换电流,所述第一检测电压包括第一转换检测电压和第二转换检测电压;所述第一转换电流小于所述像素电流,所述第二转换电流大于所述像素电流;
所述电流检测单元包括第一转换子单元、第二转换子单元、第三转换子单元和检测子单元;所述电流检测步骤包括:
所述第一转换子单元接收所述第一转换电流,并将所述第一转换电流转换为相应的第一转换检测电压;
所述第二转换子单元接收所述第二像素电流,并将所述第二像素电流转换为相应的第二检测电压;
所述第三转换子单元接收所述第二转换电流,并将所述第二转换电流转换为相应的第二转换检测电压;
所述检测子单元根据所述第一转换检测电压、所述第二检测电压、第二转换检测电压中的至少一个,得到所述像素电流。
实施时,所述检测子单元包括模数转换模块、比较模块和像素电流获取模块;所述检测子单元根据所述第一转换检测电压、所述第二检测电压、第二转换检测电压中的至少一个,得到所述像素电流步骤具体包括:
所述模数转换模块在采样阶段包括的第一采样时间段采样所述第一转换检测电压,并将所述第一转换检测电压转换为第一数字电压;所述模数转换模块在所述采样阶段包括的第二采样时间段采样所述第二检测电压,并将所述第二检测电压转换为第二数字电压;所述模数转换模块在所述采样阶段的第三采样时间段采样第二转换检测电压,并将所述第二转换检测电压转换为第三数字电压;
所述比较模块比较所述第二数字电压和预定最大数字电压,比较所述第二数字电压和预定最小数字电压;当所述比较模块比较得到所述第二数字电压大于所述预定最大数字电压时,所述比较模块控制将所述第一数字电压传送至所述像素电流获取模块;当所述比较模块比较得到所述第二数字电压小于所述预定最小数字电压时,所述比较模块控制将所述第三数字电压传送至所述像素电流获取模块;当所述比较模块比较得到所述第二数字电压大于等于所述预定最小数字电压而小于等于所述预定最大数字电压时,所述模数转换模块控制将所述第二数字电压传送至所述像素电流获取模块;
所述像素电流获取模块根据来自所述比较模块的第一数字电压、第二数字电压或第三数字电压,计算得到所述像素电流。
实施时,所述第一转换子单元包括第一差分运算放大器,第一存储电容、第二存储电容、第一开关模块、第二开关模块和第三开关模块;所述检测子单元还包括第一初始化模块;检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段包括第一采样时间段;所述电流检测单元将所述第一转换像素电流转换为第一转换检测电压步骤包括:
在所述初始阶段,所述第一开关模块导通所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,第二开关模块导通所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;第三开关模块断开所述第二存储电容的第一端与所述模数转换模块之间的连接;所述第一初始化模块向所述第一差分运算放大器的反相输入端和/或所述第一差分运算放大器的输出端提供参考电压;
在所述积分阶段,所述第一开关模块断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,所述第二开关模块导通所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接,第三开关模块断开所述第二存储电容的第一端与所述模数转换模块之间的连接,通过第一转换像素电流向所述第一存储电容充电;
在所述采样阶段,第一开关模块断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,所述第二开关模块断开所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;
在所述第一采样时间段,所述第三开关模块导通所述第二存储电容的第一端与所述模数转换模块之间的连接,所述模数转换模块采样所述第二存储电容的第一端的电压,所述第二存储电容的第一端的电压为所述第一转换检测电压;
在所述采样阶段包括的除了所述第一采样时间段之外的时间段,所述第三开关模块断开所述第二存储电容的第一端与所述模数转换模块之间的连接。
实施时,所述第二转换子单元包括第二差分运算放大器,第三存储电容、第四存储电容、第四开关模块、第五开关模块和第六开关模块;所述检测子单元还包括第二初始化模块;检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段还包括第二采样时间段;
所述电流检测单元将所述第二像素电流转换为第二检测电压步骤包括:
在所述初始阶段,所述第四开关模块导通所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,第五开关模块导通所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;第六开关模块断开所述第四存储电容的第一端与所述模数转换模块之间的连接;所述第二初始化模块向所述第二差分运算放大器的反相输入端和/或所述第二差分运算放大器的输出端提供参考电压;
在所述积分阶段,所述第四开关模块断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,所述第五开关模块导通所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接,第六开关模块断开所述第四存储电容的第一端与所述模数转换模块之间的连接,通过第二像素电流向所述第三存储电容充电;
在所述采样阶段,第四开关模块断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,所述第五开关模块断开所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;
在所述第二采样时间段,所述第六开关模块导通所述第四存储电容的第一端与所述模数转换模块之间的连接,所述模数转换模块采样所述第四存储电容的第一端的电压,所述第四存储电容的第一端的电压为所述第二检测电压;
在所述采样阶段包括的除了所述第二采样时间段之外的时间段,所述第六开关模块断开所述第四存储电容的第一端与所述模数转换模块之间的连接。
实施时,所述第三转换子单元包括第三差分运算放大器,第五存储电容、第六存储电容、第七开关模块、第八开关模块和第九开关模块;所述检测子单元还包括第三初始化模块;检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段还包括第三采样时间段;
所述电流检测单元将所述第二转换像素电流转换为第二转换检测电压步骤包括:
在所述初始阶段,所述第七开关模块导通所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,第八开关模块导通所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;第九开关模块断开所述第六存储电容的第一端与所述模数转换模块之间的连接;所述第三初始化模块向所述第三差分运算放大器的反相输入端和/或所述第三差分运算放大器的输出端提供参考电压;
在所述积分阶段,所述第七开关模块断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,所述第八开关模块导通所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接,第九开关模块断开所述第六存储电容的第一端与所述模数转换模块之间的连接,通过第二转换电流向所述第五存储电容充电;
在所述采样阶段,第七开关模块断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,所述第八开关模块断开所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;
在所述第三采样时间段,所述第九开关模块导通所述第六存储电容的第一端与所述模数转换模块之间的连接,所述模数转换模块采样所述第六存储电容的第一端的电压,所述第六存储电容的第一端的电压为所述第二转换检测电压;
在所述采样阶段包括的除了所述第三采样时间段之外的时间段,所述第九开关模块断开所述第六存储电容的第一端与所述模数转换模块之间的连接。
本发明还提供了一种显示装置,包括上述的像素电流检测电路;所述显示装置还包括像素电路;
所述像素电流检测电路用于检测所述像素电路中的像素电流。
实施时,所述像素电路包括数据写入单元,储能单元、驱动单元、发光元件和电流输出控制单元;
所述数据写入单元的控制端与第一扫描线连接,所述数据写入单元的第一端与数据线连接,所述数据写入单元的第二端与所述驱动单元的控制端连接,所述数据写入单元用于在第一扫描线的控制下,导通或断开所述数据线与所述驱动单元的控制端之间的连接;
所述储能单元与所述驱动单元的控制端连接,用于控制所述驱动单元的控制端的电位;
所述驱动单元的第一端与电源电压端连接,所述驱动单元的第二端与所述发光元件连接,所述驱动单元用于在其控制端的控制下,驱动所述发光元件发光;
所述电流输出控制单元的控制端与第二扫描线连接,所述电流输出控制单元的第一端与所述驱动单元的第二端连接,所述电流输出控制单元的第二端与外部补偿线连接;
所述像素电流检测电路中的像素电流转换单元与所述外部补偿线连接,用于检测所述外部补偿线输出的所述像素电流。
与现有技术相比,本发明所述的像素电流检测电路、方法和显示装置采用像素电流转换单元对像素电流进行转换,得到第一像素电流和第二像素电流,第一像素电流与所述像素电流之间的差值在预定差值范围内,第二像素电流与所述像素电流之间的比值在预定比值范围内,电流检测单元根据由第一像素电流转换得到的第一检测电压、由第二像素电流转换得到的第二检测电压中的至少一个,得到所述像素电流,从而可以改善由于电流检测单元的检测范围而导致的检测结果不准确的问题,使得像素电流检测准确,从而能够更好的进行外部补偿。
附图说明
图1本发明实施例所述的像素电流检测电路的结构框图;
图2是本发明另一实施例所述的像素电流检测电路的结构框图;
图3是本发明又一实施例所述的像素电流检测电路的结构框图;
图4是本发明所述的像素电流检测电路包括的第一转换单元的一实施例的电路图;
图5是本发明如图4所示的第一转换单元的实施例的工作时序图;
图6是本发明所述的像素电流检测电路包括的第二转换单元的一实施例的电路图;
图7是本发明所述的像素电流检测电路包括的第三转换单元的一实施例的电路图;
图8是本发明所述的像素电流检测电路包括的像素电流转换单元的一实施例的电路图;
图9是本发明所述的像素电流检测电路的一具体实施例的电路图;
图10是本发明如图9所示的像素电流检测电路的具体实施例的工作时序图;
图11是本发明实施例所述的像素电流检测方法的流程图;
图12是本发明实施例所述的显示装置的结构框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中,为区分晶体管除栅极之外的两极,将其中一极称为第一极,另一极称为第二极。在实际操作时,所述第一极可以为漏极,所述第二极可以为源极;或者,所述第一极可以为源极,所述第二极可以为漏极。
本发明实施例所述的像素电流检测电路,应用于像素电路,用于检测所述像素电路中的像素电流,所述像素电流检测电路包括:
像素电流转换单元,用于对所述像素电流进行转换,以得到第一像素电流和第二像素电流;所述第一像素电流与所述像素电流之间的差值在预定差值范围内,所述第二像素电流与所述像素电流之间的比值在预定比值范围内;以及,
电流检测单元,与所述像素电流转换单元连接,用于将所述第一像素电流转换为第一检测电压,将所述第二像素电流转换为第二检测电压,并根据所述第一检测电压、所述第二检测电压中的至少一个,得到所述像素电流。
本发明所述的像素电流检测电路采用像素电流转换单元对像素电流进行转换,得到第一像素电流和第二像素电流,第一像素电流与所述像素电流之间的差值在预定差值范围内,第二像素电流与所述像素电流之间的比值在预定比值范围内,电流检测单元根据由第一像素电流转换得到的第一检测电压、由第二像素电流转换得到的第二检测电压中的至少一个,得到所述像素电流,从而可以避免由于电流检测单元的检测范围而导致的检测结果不准确的问题,使得像素电流检测准确,从而能够更好的进行外部补偿。
在实际操作时,所述第一像素电流可以包括第一转换电流和第二转换电流;所述第一检测电压包括第一转换检测电压和第二转换检测电压;所述第一转换电流小于所述像素电流,所述第二转换电流大于所述像素电流;
所述电流检测单元具体用于将所述第一转换电流转换为第一转换检测电压,将所述第二转换电流转换为第二转换检测电压。
本发明实施例所述的像素电流检测电路,应用于像素电路,用于检测所述像素电路中的像素电流Ip,如图1所示,所述像素电流检测电路包括:
像素电流转换单元11,用于对所述像素电流Ip进行转换,以得到第一转换像素电流I1,第二像素电流I2和第二转换像素电流I3;所述第一转换像素电流I1小于所述像素电流Ip,所述第二像素电流I2与所述像素电流Ip之间的比值在预定比值范围内,所述第二转换像素电流I3大于所述像素电流Ip;以及,
电流检测单元12,与所述像素电流转换单元11连接,用于将所述第一转换像素电流I1转换为第一转换检测电压,将所述第二像素电流I2转换为第二检测电压,并将所述第二转换像素电流I3转换为第二转换检测电压,并根据所述第一转换检测电压、所述第二检测电压、所述第二转换检测电压中的至少一个,得到所述像素电流。
本发明实施例所述的像素电流检测电路采用像素电流转换单元对像素电流Ip进行转换,得到第一转换像素电流I1、第二像素电流I2和第二转换像素电流I3,第一转换像素电流I1小于所述像素电流Ip,第二像素电流I2与所述像素电流Ip之间的比值在预定比值范围内,第二转换后像素电流I3大于像素电流Ip,电流检测单元12根据由第一转换像素电流I1转换得到的第一转换检测电压、由第二像素电流I2转换得到的第二检测电压、由第二转换像素电流I3转换得到的第二转换检测电压中的至少一个,得到所述像素电流,从而可以避免由于电流检测单元的检测范围而导致的检测结果不准确的问题,使得像素电流检测准确,从而能够更好的进行外部补偿。
在具体实施时,当像素电流Ip过大时,所述电流检测单元12根据由I1转换得到的第一转换检测电压来得到像素电流;当像素电流Ip过小时,所述电流检测单元I2根据由I3转换得到的第二转换检测电压来得到像素电流,这样可以使得像素电流检测结果准确。
在优选情况下,第二像素电流I2等于像素电流Ip。
在本发明实施例中,第二像素电流I2与像素电流Ip之间的比值在预定比值范围内,该预定比值范围可以为为大于或等于0.99而小于或等于1.01,以使得I2与Ip相等或近似相等。
在实际操作时,所述第一转换像素电流与所述像素电流的比值可以大于0而小于0.6,所述第二转换像素电流与所述像素电流的比值可以大于1.5。
在具体实施时,所述像素电流转换单元11包括第一像素电流输出端、第二像素电流输出端和第三像素电流输出端,所述第一像素电流输出端用于输出所述第一转换像素电流I1,所述第二像素电流输出端用于输出第二像素电流I2,所述第三像素电流输出端用于输出第二转换像素电流I3。
在具体实施时,如图2所示,所述电流检测单元12可以包括第一转换子单元21、第二转换子单元22、第三转换子单元23和检测子单元20;
所述第一转换子单元21用于接收所述第一转换像素电流I1,并将所述第一像素电流I1转换为相应的第一转换检测电压VD1;
所述第二转换子单元22用于接收所述第二像素电流I2,并将所述第二像素电流I2转换为相应的第二检测电压VD2;
所述第三转换子单元23用于接收所述第二转换像素电流I3,并将所述第三像素电流I3转换为相应的第二转换检测电压VD3;
所述检测子单元20与所述第一转换子单元21、所述第二转换子单元22和所述第三转换子单元23连接,用于根据所述第一转换检测电压VD1、所述第二检测电压VD2、第二转换检测电压VD3中的至少一个,得到所述像素电流。
在实际操作时,所述电流检测单元12包括第一转换子单元21、第二转换子单元22、第三转换子单元23和检测子单元20,通过第一转换子单元21、第二转换子单元22、第三转换子单元23分别对I1、I2、I3进行转换,以得到VD1、VD2和VD3,由检测子单元20根据VD1、VD2、VD3中的至少一个来得到像素电流。
具体的,如图3所示,在图2所示的实施例的基础上,所述检测子单元20可以包括模数转换模块ADC、比较模块31和像素电流获取模块32;
所述模数转换模块ADC用于在采样阶段包括的第一采样时间段采样所述第一转换检测电压VD1,并将所述第一转换检测电压VD1转换为第一数字电压Vdig1,在所述采样阶段包括的第二采样时间段采样所述第二检测电压VD2,并将所述第二检测电压VD2转换为第二数字电压Vdig2,在所述采样阶段的第三采样时间段采样第二转换检测电压VD3,并将所述第二转换检测电压VD3转换为第三数字电压Vdig3;
所述比较模块31用于比较所述第二数字电压Vdig2和预定最大数字电压Vmax,比较所述第二数字电压Vdig2和预定最小数字电压Vmin,当比较得到所述第二数字电压Vdig2大于所述预定最大数字电压Vmax时,控制将所述第一数字电压Vdig1传送至所述像素电流获取模块32,当比较得到所述第二数字电压Vdig2小于所述预定最小数字电压Vmin时,控制将所述第三数字电压Vdig3传送至所述像素电流获取模块32,当比较得到所述第二数字电压Vdig2大于等于所述预定最小数字电压Vmin而小于等于所述预定最大数字电压Vmax时,控制将所述第二数字电压Vdig2传送至所述像素电流获取模块32;
所述像素电流获取模块32用于根据来自所述比较模块的第一数字电压Vdig1、第二数字电压Vdig2或第三数字电压Vdig3,计算得到所述像素电流。
当第二检测电压VD2大于模数转换模块ADC的预定最大输入电压时,第二数字电压Vdig2大于所述预定最大数字电压Vmax,像素电流获取模块32根据第一数字电压Vdig1得到像素电流,当第二检测电压VD2小于模数转换模块ADC的预定最小输入电压时,第二数字电压Vdig2小于所述预定最小数字电压Vmin,像素电流获取模块32根据第三数字电压Vdig3得到像素电流,当所述第二检测电压VD2大于等于所述预定最小输入电压而小于等于所述预定最大输入电压时,第二数字电压Vdig2大于等于所述预定最小数字电压Vmin而小于所述预定最大数字电压Vmax,像素电流获取模块32根据第二数字电压Vdig2得到像素电流。
在具体实施时,所述比较模块31可以为比较器,所述像素电流获取模块32可以为具有计算功能以及数模转换功能的处理器。如可以由电路或者采用软件、硬件(电路)、固件或其任意组合方式实现,本实施例不做限制。在实际操作时,所述预定最大数字电压Vmax和所述预定最小数字电压Vmin可以根据实际情况选定;例如,当模数转换模块ADC的输入电压范围为0V-5V时,可以将Vmax设置为与4.8V对应的数字电压(也即Vmax等于当ADC的输入端接收4.8V时,ADC输出的数字电压),将Vmin设置为与0.5V对应的数字电压(也即Vmax等于当ADC的输入端接收0.5V时,ADC输出的数字电压),但不以此为限。
在实际操作时,预定最大数字电压Vmax可以为略小于数模转换模块ADC的输入电压范围上限的模拟电压对应的数字电压。
在具体实施时,如图4所示,所述第一转换子单元可以包括第一差分运算放大器Amp1,第一存储电容C1、第二存储电容C2、第一开关模块41、第二开关模块42和第三开关模块43;所述检测子单元还包括第一初始化模块(图4中未示出);
所述第一差分运算放大器Amp1的反相输入端与所述像素电流转换单元包括的第一像素电流输出端(图4中未示出)连接(也即Amp1的反相输入端接收第一转换像素电流I1),所述第一差分运算放大器Amp1的正相输入端与参考电压输入端连接;所述参考电压输入端用于输入参考电压Vref;
所述第一差分运算放大器Amp1的反相输入端与所述第一差分运算放大器Amp1的输出端之间连接有相互并联的所述第一开关模块41和所述第一存储电容C1;
所述第一差分运算放大器Amp1的输出端与所述第二开关模块42的第一端连接,所述第二开关模块42的第二端与所述第三开关模块43的第一端连接,所述第三开关模块43的第二端与所述检测子单元包括的模数转换模块(图4中未示出)连接;
所述第二存储电容C2的第一端与所述第二开关模块42的第二端连接,所述第二存储电容C2的第二端与第一电压输入端连接;所述第一电压输入端用于输入第一电压V1;
所述第一初始化模块(图4中未示出)用于在初始阶段向所述第一差分运算放大器Amp1的反相输入端和/或所述第一差分运算放大器Amp1的输出端提供所述参考电压Vref;
所述第一开关模块41用于导通或断开所述第一差分运算放大器Amp1的反相输入端与所述第一差分运算放大器Amp1的输出端之间的连接;
所述第二开关模块42用于导通或断开所述第一差分运算放大器Amp1的输出端与所述第二存储电容C2的第一端之间的连接;
所述第三开关模块43用于导通或断开所述第二存储电容C2的第一端与所述模数转换模块(图4中未示出)之间的连接。
在实际操作时,所述第一开关模块41具体用于在所述初始阶段导通所述第一差分运算放大器Amp1的反相输入端与所述第一差分运算放大器Amp1的输出端之间的连接,在积分阶段和所述采样阶段断开所述第一差分运算放大器Amp1的反相输入端与所述第一差分运算放大器Amp1的输出端之间的连接;
所述第二开关模块42具体用于在所述初始阶段和所述积分阶段导通所述第一差分运算放大器Amp1的输出端与所述第二存储电容C2的第一端之间的连接,在所述采样阶段断开所述第一差分运算放大器Amp1的输出端与所述第二存储电容C2的第一端之间的连接;
所述第三开关模块43具体用于在所述初始阶段、所述积分阶段和所述采样阶段包括的除了所述第一采样时间段之外的时间段,断开所述第二存储电容C2的第一端与所述模数转换模块(图4中未示出)之间的连接,在所述第一采样时间段,导通所述第二存储电容C2的第一端与所述模数转换模块(图4中未示出)之间的连接。
在实际操作时,所述第一开关模块41可以包括第一开关元件,所述第二开关模块42可以包括第二开关元件,所述第三开关模块43可以包括第三开关元件。
在图4所示的实施例中,所述第一电压输入端可以为地端,也可以为低电压输入端,但不以此为限。
如图5所示,本发明如图4所示的第一转换子单元的实施例在工作时,一检测时间TD包括依次设置的初始阶段Tinit、积分阶段Tsen和采样阶段Tsam;所述采样阶段包Tsam括第一采样时间段Ts1;
在所述初始阶段Tinit,S1为高电平,S2为高电平,S3为低电平,所述第一开关模块41导通所述第一差分运算放大器Amp1的反相输入端与所述第一差分运算放大器Amp1的输出端之间的连接,第二开关模块42导通所述第一差分运算放大器Amp1的输出端与所述第二存储电容C2的第一端之间的连接;第三开关模块43断开所述第二存储电容C2的第一端与所述模数转换模块(图4中未示出)之间的连接;所述第一初始化模块(图4中未示出)向所述第一差分运算放大器Amp1的反相输入端和/或所述第一差分运算放大器Amp1的输出端提供所述参考电压Vref,以使得Amp1的反相输入端和Amp1的输出端都接收Vref,从而消除之前的数据对检测结果的影响;
在所述积分阶段Tsen,S1为低电平,S2为高电平,S3为低电平,所述第一开关模块41断开所述第一差分运算放大器Amp1的反相输入端与所述第一差分运算放大器Amp1的输出端之间的连接,所述第二开关模块42导通所述第一差分运算放大器Amp1的输出端与所述第二存储电容C2的第一端之间的连接,第三开关模块43断开所述第二存储电容C2的第一端与所述模数转换模块(图4中未示出)之间的连接,通过第一转换像素电流I1向所述第一存储电容C1充电;
在所述采样阶段Tsam,S1和S2为低电平,第一开关模块41断开所述第一差分运算放大器Amp1的反相输入端与所述第一差分运算放大器Amp1的输出端之间的连接,所述第二开关模块42断开所述第一差分运算放大器Amp1的输出端与所述第二存储电容C2的第一端之间的连接;
在所述第一采样时间段Ts1,S3是高电平,所述第三开关模块43导通所述第二存储电容C2的第一端与所述模数转换模块(图4中未示出)之间的连接,所述模数转换模块采样所述第二存储电容C2的第一端的电压,所述第二存储电容C2的第一端的电压为所述第一转换检测电压VD1;
在所述采样阶段Tsam包括的除了所述第一采样时间段Ts1之外的时间段,S3为低电平,所述第三开关模块43断开所述第二存储电容C2的第一端与所述模数转换模块(图4中未示出)之间的连接。
在图5中,标号为S1的为控制第一开关模块41导通或断开的第一控制信号,标号为S2的为控制第二开关模块42导通或断开的第二控制信号,标号为S3的为控制第三开关模块43导通或断开的第三控制信号。在图4所示的实施例中,当S1为高电平时,所述第一开关模块41导通,当S1为低电平时,所述第一开关模块41断开;当S2为高电平时,所述第二开关模块42导通,当S2为低电平时,所述第二开关模块42断开;当S3为高电平时,所述第三开关模块43导通,当S3为低电平时,所述第三开关模块43断开。
在具体实施时,如图6所示,所述第二转换子单元可以包括第二差分运算放大器Amp2,第三存储电容C3、第四存储电容C4、第四开关模块44、第五开关模块45和第六开关模块46;所述检测子单元还包括第二初始化模块(图6中未示出);
所述第二差分运算放大器Amp2的反相输入端与所述像素电流转换单元包括的第二像素电流输出端(图6中未示出)连接(也即Amp2的反相输入端接收第二像素电流I2),所述第二差分运算放大器Amp2的正相输入端与参考电压输入端连接;所述参考电压输入端用于输入参考电压Vref;
所述第二差分运算放大器Amp2的反相输入端与所述第二差分运算放大器Amp2的输出端之间连接有相互并联的所述第四开关模块44和所述第三存储电容C3;
所述第二差分运算放大器Amp2的输出端与所述第五开关模块45的第一端连接,所述第五开关模块45的第二端与所述第六开关模块46的第一端连接,所述第六开关模块46的第二端与所述模数转换模块(图6中未示出)连接;
所述第四存储电容C4的第一端与所述第五开关模块45的第二端连接,所述第四存储电容C4的第二端与第一电压输入端连接;所述第一电压输入端用于输入第一电压V1;
所述第二初始化模块(图6中未示出)用于在初始阶段向所述第二差分运算放大器Amp2的反相输入端和/或所述第二差分运算放大器Amp2的输出端提供所述参考电压;
所述第四开关模块44用于导通或断开所述第二差分运算放大器Amp2的反相输入端与所述第二差分运算放大器Amp2的输出端之间的连接;
所述第五开关模块45用于导通或断开所述第二差分运算放大器Amp2的输出端与所述第四存储电容C4的第一端之间的连接;
所述第六开关模块46用于导通或断开所述第四存储电容C4的第一端与所述模数转换模块(图6中未示出)之间的连接。
在图6所示的实施例中,所述第一电压输入端可以为地端,也可以为低电压输入端,但不以此为限。
在实际操作时,所述第四开关模块44可以包括第四开关元件,所述第五开关模块45可以包括第五开关元件,所述第六开关模块46可以包括第六开关元件。
在实际操作时,所述第四开关模块44具体用于在所述初始阶段导通所述第二差分运算放大器Amp2的反相输入端与所述第二差分运算放大器Amp2的输出端之间的连接,在积分阶段和所述采样阶段断开所述第二差分运算放大器Amp2的反相输入端与所述第二差分运算放大器Amp2的输出端之间的连接;
所述第五开关模块45具体用于在所述初始阶段和所述积分阶段导通所述第二差分运算放大器Amp2的输出端与所述第四存储电容C4的第一端之间的连接,在所述采样阶段断开所述第二差分运算放大器Amp2的输出端与所述第四存储电容C4的第一端之间的连接;
所述第六开关模块46具体用于在所述初始阶段、所述积分阶段和所述采样阶段包括的除了所述第二采样时间段之外的时间段,断开所述第四存储电容C4的第一端与所述模数转换模块(图6中未示出)之间的连接,在所述第二采样时间段,导通所述第四存储电容C4的第一端与所述模数转换模块之间的连接。
本发明如图6所示的第二转换子单元22的实施例在工作时,检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段还包括第二采样时间段;
在所述初始阶段,所述第四开关模块44导通所述第二差分运算放大器Amp2的反相输入端与所述第二差分运算放大器Amp2的输出端之间的连接,第五开关模块45导通所述第二差分运算放大器Amp2的输出端与所述第四存储电容C4的第一端之间的连接;第六开关模块46断开所述第四存储电容C4的第一端与所述模数转换模块(图6中未示出)之间的连接;所述第二初始化模块(图6中未示出)向所述第二差分运算放大器Amp2的反相输入端和/或所述第二差分运算放大器Amp2的输出端提供所述参考电压Vref,以使得Amp2的反相输入端和Amp2的输出端都接收Vref,从而消除之前的数据对检测结果的影响;
在所述积分阶段,所述第四开关模块44断开所述第二差分运算放大器Amp2的反相输入端与所述第二差分运算放大器Amp2的输出端之间的连接,所述第五开关模块45导通所述第二差分运算放大器Amp2的输出端与所述第四存储电容C4的第一端之间的连接,第六开关模块46断开所述第四存储电容C4的第一端与所述模数转换模块(图6中未示出)之间的连接,通过第二像素电流I2向所述第三存储电容C3充电;
在所述采样阶段,第四开关模块44断开所述第二差分运算放大器Amp2的反相输入端与所述第二差分运算放大器Amp2的输出端之间的连接,所述第五开关模块45断开所述第二差分运算放大器Amp2的输出端与所述第四存储电容C4的第一端之间的连接;
在所述第二采样时间段,所述第六开关模块46导通所述第四存储电容C4的第一端与所述模数转换模块(图6中未示出)之间的连接,所述模数转换模块采样所述第四存储电容C4的第一端的电压,所述第四存储电容C4的第一端的电压为所述第二检测电压VD2;
在所述采样阶段包括的除了所述第二采样时间段之外的时间段,所述第六开关模块46断开所述第四存储电容C4的第一端与所述模数转换模块(图6中未示出)之间的连接。
在具体实施时,如图7所示,所述第三转换子单元可以包括第三差分运算放大器Amp3,第五存储电容C5、第六存储电容C6、第七开关模块47、第八开关模块48和第九开关模块49;所述检测子单元还包括第三初始化模块(图7中未示出);
所述第三差分运算放大器Amp3的反相输入端与所述像素电流转换单元包括的第三像素电流输出端(图7中未示出)连接(也即Amp3的反相输入端接收第二转换像素电流I3),所述第三差分运算放大器Amp3的正相输入端与参考电压输入端连接;所述参考电压输入端用于输入参考电压Vref;
所述第三差分运算放大器Amp3的反相输入端与所述第三差分运算放大器Amp3的输出端之间连接有相互并联的所述第七开关模块47和所述第五存储电容C5;
所述第三差分运算放大器Amp3的输出端与所述第八开关模块48的第一端连接,所述第八开关模块48的第二端与所述第九开关模块49的第一端连接,所述第九开关模块49的第二端与所述模数转换模块(图7中未示出)连接;
所述第六存储电容C6的第一端与所述第八开关模块48的第二端连接,所述第六存储电容C6的第二端与第一电压输入端连接;所述第一电压输入端用于输入第一电压V1;
所述第三初始化模块(图7中未示出)用于在初始阶段向所述第三差分运算放大器Amp3的反相输入端和/或所述第三差分运算放大器Amp3的输出端提供所述参考电压Vref;
所述第七开关模块47用于导通或断开所述第三差分运算放大器Amp3的反相输入端与所述第三差分运算放大器Amp3的输出端之间的连接;
所述第八开关模块48用于导通或断开所述第三差分运算放大器Amp3的输出端与所述第六存储电容C6的第一端之间的连接;
所述第九开关模块49用于导通或断开所述第六存储电容C6的第一端与所述模数转换模块(图7中未示出)之间的连接。
在实际操作时,所述第七开关模块47具体用于在所述初始阶段导通所述第三差分运算放大器Amp3的反相输入端与所述第三差分运算放大器Amp3的输出端之间的连接,在积分阶段和所述采样阶段断开所述第三差分运算放大器Amp3的反相输入端与所述第三差分运算放大器Amp3的输出端之间的连接;
所述第八开关模块48具体用于在所述初始阶段和所述积分阶段导通所述第三差分运算放大器Amp3的输出端与所述第六存储电容C6的第一端之间的连接,在所述采样阶段断开所述第三差分运算放大器Amp3的输出端与所述第六存储电容C6的第一端之间的连接;
所述第九开关模块49具体用于在所述初始阶段、所述积分阶段和所述采样阶段包括的除了所述第三采样时间段之外的时间段,断开所述第六存储电容C6的第一端与所述模数转换模块(图7中未示出)之间的连接,在所述第三采样时间段,导通所述第六存储电容C6的第一端与所述模数转换模块之间的连接。
在图7所示的实施例中,所述第一电压输入端可以为地端,也可以为低电压输入端,但不以此为限。
在实际操作时,所述第七开关模块47可以包括第七开关元件,所述第八开关模块48可以包括第八开关元件,所述第九开关模块49可以包括第九开关元件。
本发明如图7所示的第三转换子单元23的实施例在工作时,检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段还包括第三采样时间段;
在所述初始阶段,所述第七开关模块47导通所述第三差分运算放大器Amp3的反相输入端与所述第三差分运算放大器Amp3的输出端之间的连接,第八开关模块48导通所述第三差分运算放大器Amp3的输出端与所述第六存储电容C6的第一端之间的连接;第九开关模块49断开所述第六存储电容C6的第一端与所述模数转换模块(图7中未示出)之间的连接;所述第三初始化模块(图7中未示出)向所述第三差分运算放大器Amp3的反相输入端和/或所述第三差分运算放大器Amp3的输出端提供所述参考电压Vref,以使得Amp3的反相输入端和Amp3的输出端都接收Vref,从而消除之前的数据对检测结果的影响;
在所述积分阶段,所述第七开关模块47断开所述第三差分运算放大器Amp3的反相输入端与所述第三差分运算放大器Amp3的输出端之间的连接,所述第八开关模块48导通所述第三差分运算放大器Amp3的输出端与所述第六存储电容C6的第一端之间的连接,第九开关模块49断开所述第六存储电容C6的第一端与所述模数转换模块(图7中未示出)之间的连接,通过第二转换像素电流I3向所述第五存储电容C5充电;
在所述采样阶段,第七开关模块47断开所述第三差分运算放大器Amp3的反相输入端与所述第三差分运算放大器Amp3的输出端之间的连接,所述第八开关模块48断开所述第三差分运算放大器Amp3的输出端与所述第六存储电容C6的第一端之间的连接;
在所述第三采样时间段,所述第九开关模块49导通所述第六存储电容C6的第一端与所述模数转换模块(图7中未示出)之间的连接,所述模数转换模块采样所述第六存储电容C6的第一端的电压,所述第六存储电容C6的第一端的电压为所述第二转换检测电压VD3;
在所述采样阶段包括的除了所述第三采样时间段之外的时间段,所述第九开关模块49断开所述第六存储电容C6的第一端与所述模数转换模块(图7中未示出)之间的连接。
具体的,所述像素电流转换单元可以包括:
输入晶体管,栅极和第一极都接收所述像素电流,第二极与第二电压输入端连接;
第一供电晶体管,栅极和第一极都与第三电压输入端连接;
第一输出晶体管,栅极与所述输入晶体管的栅极连接,第一极与所述第一供电晶体管的第二极连接,第二极用于输出所述第一转换像素电流;
第二供电晶体管,栅极和第一极都与所述第三电压输入端连接;
第二输出晶体管,栅极与所述输入晶体管的栅极连接,第一极与所述第二供电晶体管的第二极连接,第二极用于输出所述第二像素电流;
第三供电晶体管,栅极和第一极都与所述第三电压输入端连接;
第三输出晶体管,栅极与所述输入晶体管的栅极连接,第一极与所述第三供电晶体管的第二极连接,第二极用于输出所述第二转换像素电流;
所述第一输出晶体管的宽长比与所述输入晶体管的宽长比的比值小于1,所述第二输出晶体管的宽长比与所述输入晶体管的宽长比的比值在所述预定比值范围内,所述第三输出晶体管的宽长比与所述输入晶体管的宽长比的比值大于1。
在实际操作时,所述第二电压输入端可以为地端,也可以为低电平输入端,但不以此为限。
在实际操作时,所述第三电压输入端可以为高电压输入端,但不以此为限。
更具体的,所述第一输出晶体管的宽长比与所述输入晶体管的宽长比的比值可以大于0而小于0.6,所述第三输出晶体管的宽长比与所述输入晶体管的宽长比的比值可以大于1.5。
如图8所示,所述像素电流转换单元的一实施例包括:
输入晶体管M1,栅极和漏极都接收所述像素电流Ip,源极与地端GND连接;
第一供电晶体管M6,栅极和漏极都与高电压输入端连接;所述高电压输入端用于输入高电压VDD;
第一输出晶体管M7,栅极与所述输入晶体管M1的栅极连接,漏极与所述第一供电晶体管M6的源极连接,源极用于输出所述第一转换像素电流I1;
第二供电晶体管M4,栅极和漏极都接收所述高电压VDD;
第二输出晶体管M5,栅极与所述输入晶体管M1的栅极连接,漏极与所述第二供电晶体管M4的源极连接,源极用于输出所述第二像素电流I2;
第三供电晶体管M2,栅极和漏极都接收所述高电压VDD;
第三输出晶体管M3,栅极与所述输入晶体管M1的栅极连接,漏极与所述第三供电晶体管M2的源极连接,源极用于输出所述第二转换像素电流I3。
在图8所示的像素电流转换单元的实施例中,所有的晶体管都为n型晶体管,但不以此为限。
在图8所示的实施例中,I1等于Ip/2,I2等于Ip,I3等于2Ip,M7的宽长比是M1的宽长比的一半,M5的宽长比等于M1的宽长比,M3的宽长比是M1的宽长比的2倍。
下面通过一具体实施例来说明本发明所述的像素电流检测电路。
本发明所述的像素电流检测电路的一具体实施例应用于像素电路,用于检测所述像素电路中的像素电流Ip,如图9所示,本发明所述的像素电流检测电路的该具体实施例包括像素电流转换单元11和电流检测单元;
所述像素电流转换单元11包括:
输入晶体管M1,栅极和漏极都接收所述像素电流Ip,源极与地端GND连接;
第一供电晶体管M6,栅极和漏极都与高电压输入端连接;所述高电压输入端用于输入高电压VDD;
第一输出晶体管M7,栅极与所述输入晶体管M1的栅极连接,漏极与所述第一供电晶体管M6的源极连接,源极用于输出所述第一转换像素电流I1;
第二供电晶体管M4,栅极和漏极都接收所述高电压VDD;
第二输出晶体管M5,栅极与所述输入晶体管M1的栅极连接,漏极与所述第二供电晶体管M4的源极连接,源极用于输出所述第二像素电流I2;
第三供电晶体管M2,栅极和漏极都接收所述高电压VDD;
第三输出晶体管M3,栅极与所述输入晶体管M1的栅极连接,漏极与所述第三供电晶体管M2的源极连接,源极用于输出所述第二转换像素电流I3;
所述第一输出晶体管M7的源极为所述像素电流转换单元11的第一像素电流输出端,所述第二输出晶体管M5的源极为所述像素电流转换单元11的第二像素电流输出端,所述第三输出晶体管M3的源极为所述像素电流转换单元11的第三像素电流输出端;
所述电流检测单元包括第一转换子单元21、第二转换子单元22、第三转换子单元23和检测子单元;
所述检测子单元包括模数转换模块ADC、比较模块(图9中未示出)和像素电流获取模块(图9中未示出);
所述第一转换子单元21包括第一差分运算放大器Amp1,第一存储电容C1、第二存储电容C2、第一开关元件SW1、第二开关元件SW2和第三开关元件SW3;所述检测子单元还包括第一初始化模块(图9中未示出);
所述第一差分运算放大器Amp1的反相输入端与所述第一输出晶体管M7的源极连接,所述第一差分运算放大器Amp1的正相输入端接收参考电压Vref;
所述第一差分运算放大器Amp1的反相输入端与所述第一差分运算放大器Amp1的输出端之间连接有相互并联的所述第一开关元件SW1和所述第一存储电容C1;
所述第一差分运算放大器Amp1的输出端与所述第二开关元件SW2的第一端连接,所述第二开关元件SW2的第二端与所述第三开关元件SW3的第一端连接,所述第三开关元件SW3的第二端与所述模数转换模块ADC的输入端连接;
所述第二存储电容C2的第一端与所述第二开关元件SW2的第二端连接,所述第二存储电容C2的第二端与地端GND连接;
所述第一初始化模块(图9中未示出)用于在初始阶段向所述第一差分运算放大器Amp1的输出端提供所述参考电压Vref;
所述第二转换子单元22包括第二差分运算放大器Amp2,第三存储电容C3、第四存储电容C4、第四开关元件SW4、第五开关元件SW5和第六开关元件SW6;所述检测子单元还包括第二初始化模块(图9中未示出);
所述第二差分运算放大器Amp2的反相输入端与所述第二输出晶体管M5的源极连接,所述第二差分运算放大器Amp2的正相输入端接收参考电压Vref;
所述第二差分运算放大器Amp2的反相输入端与所述第二差分运算放大器Amp2的输出端之间连接有相互并联的所述第四开关元件SW4和所述第三存储电容C3;
所述第二差分运算放大器Amp2的输出端与所述第五开关元件SW5的第一端连接,所述第五开关元件SW5的第二端与所述第六开关元件SW6的第一端连接,所述第六开关元件SW6的第二端与所述模数转换模块ADC的输入端连接;
所述第四存储电容C4的第一端与所述第五开关元件SW5的第二端连接,所述第四存储电容C4的第二端与地端GND连接;
所述第二初始化模块(图9中未示出)用于在初始阶段向所述第二差分运算放大器Amp2的输出端提供所述参考电压Vref;
所述第三转换子单元包括第三差分运算放大器Amp3,第五存储电容C5、第六存储电容C6、第七开关元件SW7、第八开关元件SW8和第九开关元件SW9;所述检测子单元还包括第三初始化模块(图9中未示出);
所述第三差分运算放大器Amp3的反相输入端与所述第三输出晶体管M3的源极连接,所述第三差分运算放大器Amp3的正相输入端接收参考电压Vref;
所述第三差分运算放大器Amp3的反相输入端与所述第三差分运算放大器Amp3的输出端之间连接有相互并联的所述第七开关元件SW7和所述第五存储电容C5;
所述第三差分运算放大器Amp3的输出端与所述第八开关元件SW8的第一端连接,所述第八开关元件SW8的第二端与所述第九开关元件SW9的第一端连接,所述第九开关元件SW9的第二端与所述模数转换模块ADC的输入端连接;
所述第六存储电容C6的第一端与所述第八开关元件SW8的第二端连接,所述第六存储电容C6的第二端与地端GND连接;
所述第三初始化模块(图9中未示出)用于在初始阶段向所述第三差分运算放大器Amp3的输出端提供所述参考电压Vref;
在图9所示的具体实施例中,I1等于Ip/2,I2等于Ip,I3等于2Ip,M7的宽长比是M1的宽长比的一半,M5的宽长比等于M1的宽长比,M3的宽长比是M1的宽长比的2倍。
在图9所示的具体实施例中,参考电压Vref为地电压,也即Amp1的正相输入端、Amp2的正相输入端和Amp3的正相输入端都接地,根据运算放大器的虚短特性(也即运算放大器的正相输入端和运算放大器的反相输入端之间相当于短路,运算放大器的正相输入端的电压等于运算放大器的反相输入端的电压),则M3的源极、M5的源极和M7的源极都接地,由于M1的源极与地端GND连接,并M1的栅极、M3的栅极、M5的栅极和M7的栅极相互连接,因此M1、M3、M5和M7构成电流镜。需要说明的是,M1、M3、M5和M7的源极也可以为不接地,只要保证其电位相等即可。
在图9所示的具体实施例中,M1、M3、M5和M7构成电流镜,流过M3的I3与流过M1的Ip的比值为M3的宽长比与M1的宽长比的比值,流过M5的I2与流过M1的Ip的比值为M5的宽长比与M1的宽长比的比值,流过M7的I1与流过M1的Ip的比值为M7的宽长比与M1的宽长比的比值。
在图9中,A1点为与Amp1的反相输入端连接的节点,B1点为与Amp1的输出端连接的节点,A2点为与Amp2的反相输入端连接的节点,B2点为与Amp2的输出端连接的节点,A3点为与Amp3的反相输入端连接的节点,B3点为与Amp3的输出端连接的节点。
并且,在图9所示的具体实施例中,Ip来自外部补偿线SL,输入晶体管M1的栅极和输入晶体管M1的漏极都与所述外部补偿线SL连接;
本发明如图9所示的像素电流检测电路应用于的像素电路Pix包括数据写入晶体管T1、显示存储电容Cst、驱动晶体管T3和补偿输出晶体管T2,T1的栅极与第一扫描线G1连接,T2的栅极与第二扫描线G2连接,T1的漏极与数据线DATA连接,T1的源极与T3的栅极连接,Cst的第一端与T3的栅极连接,Cst的第二端与T3的源极连接,T3的漏极接收正电源电压ELVDD,T3的源极与有机发光二极管OLED的阳极连接,OLED的阴极接收负电源电压ELVSS,T2的源极与OLED的阳极连接,T2的漏极与外部补偿线SL连接。
在图9所示的具体实施例中,所有的晶体管都为n型晶体管,但不以此为限。
图10是图9所示的像素电流检测电路的具体实施例的工作时序图。
在图10中,标号为S1的为控制第一开关元件SW1闭合或关断的第一控制信号,标号为S2的为控制第二开关元件SW2闭合或关断的第二控制信号,标号为S3的为控制第三开关元件SW3闭合或关断的第三控制信号;标号为S4的为控制第四开关元件SW4闭合或关断的第四控制信号,标号为S5的为控制第五开关元件SW5闭合或关断的第五控制信号,标号为S6的为控制第六开关元件SW6闭合或关断的第六控制信号;标号为S7的为控制第七开关元件SW7闭合或关断的第七控制信号,标号为S8的为控制第八开关元件SW8闭合或关断的第二控制信号,标号为S9的为控制第九开关元件SW9闭合或关断的第九控制信号。在图9所示的具体实施例中,当S1为高电平时,SW1闭合,当S1为低电平时,SW1关断;当S2为高电平时,SW2闭合,当S2为低电平时,SW2关断;当S3为高电平时,SW3闭合,当S3为低电平时,SW3关断;当S4为高电平时,SW4闭合,当S4为低电平时,SW4关断;当S5为高电平时,SW5闭合,当S5为低电平时,SW5关断;当S6为高电平时,SW6闭合,当S6为低电平时,SW6关断;当S7为高电平时,SW7闭合,当S7为低电平时,SW7关断;当S8为高电平时,SW8闭合,当S8为低电平时,SW8关断;当S9为高电平时,SW9闭合,当S9为低电平时,SW9关断。
如图10所示,本发明如图9所示的像素电流检测电路的具体实施例在工作时,一检测时间TD包括依次设置的初始阶段Tinit、积分阶段Tsen和采样阶段Tsam;
在初始阶段Tinit,G1和G2都输出高电平,T1和T2都导通,DATA和SL写入一个重置电位(所述重置电位可以为零电位,但不以此为限),接着控制DATA输出数据电压Vdata,SL写入参考电压Vref,此时,第一初始化模块(图9中未示出)向Amp1的输出端提供参考电压Vref,第二初始化模块(图9中未示出)向Amp2的输出端提供Vref;第三初始化模块(图9中未示出)向Amp3的输出端提供Vref;S1、S2、S4、S5、S7和S8都为高电平,S3、S6和S9都为低电平,SW1、SW4、SW7、SW2、SW5和SW8都闭合,SW3、SW6和SW9都关断,则此时Amp1的反相输入端与Amp1的输出端连接,Amp1作为单位增益缓存器进行操作,Amp2的反相输入端与Amp2的输出端连接,Amp2作为单位增益缓存器进行操作;Amp3的反相输入端与Amp3的输出端连接,Amp3作为单位增益缓存器进行操作;
在积分阶段Tsen,S1、S4和S7都为低电平,S2、S5和S8都为高电平,S3、S6和S9都为低电平,SW1、SW4和SW7都关断,SW2、SW5和SW8继续闭合,SW3、SW6和SW9都关断,G1和G2都输出高电平,T1和T2都导通。像素电流Ip(此时DATA写入Vdata,SL写入Vref,因此,T3的栅源电压等于Vdata-Vref,由于Vdata和Vref在一检测时间TD内都是固定的,所以Ip在该检测时间TD内固定)写入M1的漏极,包括M1、M3、M5、M7的电流镜工作,M7的源极输出Ip/2至Amp1的反相输入端,M5的源极输出Ip至Amp2的反相输入端,M3的源极输出2Ip至Amp3的反相输入端;Amp1的反相输入端通过C1与Amp1的输出端连接,Amp1作为电流积分器进行操作,对Ip/2进行积分,由于所述积分阶段Tsen持续的时间△T(△T也即为积分时间)一定,则积累的电流量一定,A1点的电位因为Amp1的虚段特性保持为Vref,所以B1点的电位因为C1两端的电位差变大而变大,最终B1的电压即为第一转换检测电压VD1,并由于SW2闭合,则C2的第一端的电位即为VD1;Amp2的反相输入端通过C2与Amp2的输出端连接,Amp2作为电流积分器进行操作,对Ip进行积分,由于所述积分阶段Tsen持续的时间△T(△T也即为积分时间)一定,则积累的电流量一定,A2点的电位因为Amp2的虚段特性保持为Vref,所以B2点的电位因为C2两端的电位差变大而变大,最终B2的电压即为第二检测电压VD2,并由于SW5闭合,则C4的第一端的电位即为VD2;Amp3的反相输入端通过C3与Amp3的输出端连接,Amp3作为电流积分器进行操作,对2Ip进行积分,由于所述积分阶段Tsen持续的时间△T(△T也即为积分时间)一定,则积累的电流量一定,A3点的电位因为Amp3的虚段特性保持为Vref,所以B3点的电位因为C3两端的电位差变大而变大,最终B3的电压即为第二转换检测电压VD3,并由于SW8闭合,则C6的第一端的电位为VD3;
在采样阶段Tsam,G1和G2继续输出高电平,T1和T2导通;S1、S4、S7、S2、S5和S8都为低电平。SW1、SW4、SW7、SW2、SW5和SW8关断;
在Tsam包括的第一采样时间段Ts1,SW3闭合,SW6和SW9关断,存储于C2中的VD1经由闭合的SW3提供至ADC,ADC将VD1转换为相应的第一数字电压Vdig1;
在Tsam包括的第二采样时间段Ts2,SW6闭合,SW3和SW9关断,存储于C4中的VD2经由闭合的SW5提供至ADC,ADC将VD2转换为相应的第二数字电压Vdig2;
在Tsam包括的第三采样时间段Ts3,SW9闭合,SW3和SW6关断,存储于C6中的VD3经由闭合的SW85提供至ADC,ADC将VD3转换为相应的第三数字电压Vdig3;
比较模块(图9中未示出)判断Vdig2是否过大或过小,当比较模块判断到Vdig2过大时,则将Vdig1传送至像素电流获取模块(图9中未示出),像素电流获取模块根据Vdig1计算得到像素电流,当比较模块判断到Vdig2过小时,将Vdig3传送至像素电流获取模块(图9中未示出),像素电流获取模块根据Vdig3计算得到像素电流,当比较模块根据Vdig2判断到第二检测电压在ADC的检测范围内时,将Vdig2传送至像素电流获取模块(图9中未示出),像素电流获取模块根据Vdig2计算得到像素电流。在计算得到像素电流后,则可以根据该像素电流进行对驱动晶体管T3的阈值电压以及迁移率的补偿。
在实际操作时,所述比较模块和所述像素电流获取模块可以设置于时序控制器中。
本发明如图9所示的像素电流检测电路的具体实施例在工作时,
根据VD1得到的像素电流等于2×C1×(Vref-VD1)/△T;
根据VD2得到的像素电流等于C1×(Vref-VD2)/△T;
根据VD3得到的像素电流等于C1×(Vref-VD3)/(2△T)。
本发明如图9所示的像素电流检测电路的具体实施例在工作时,当VD2超出ADC的检测范围时(也即VD2比ADC的最大检测电压大时),读出与VD1对应的Vdig1,这样可以解决Ip过大使得ADC读取的数据超出ADC检测范围问题。当VD2过小时,读出VD3对应的Vdig3,这样可以解决ADC读取小数据不准确的问题。
为提高OLED(有机发光二极管)显示面板检测精度和检测范围,本发明实施例首先将像素电流Ip通过电流镜结转换为1/2Ip,Ip,2Ip,再将这几个电流分别输入到各自的积分电路中进行电流积分,比较模块可以根据ADC输出的Vdig2的大小输出合适的数字电压至像素电流获取模块,进而该像素电流获取模块可以根据该数字电压检测出像素电流。本发明实施例像素电流检测方法,应用于像素电路,用于采用上述的像素电流检测电路,以检测所述像素电路中的像素电流,所述像素电流检测方法包括:
电流转换步骤:像素电流转换单元对像素电流进行转换,以得到第一像素电流和第二像素电流;所述第一像素电流与所述像素电流之间的差值在预定差值范围内,所述第二像素电流与所述像素电流之间的比值在预定比值范围内;
电流检测步骤:电流检测单元将所述第一像素电流转换为第一检测电压,将所述第二像素电流转换为第二检测电压,所述电流检测单元根据所述第一检测电压、所述第二检测电压中的至少一个,得到所述像素电流。
本发明所述的像素电流检测方法采用像素电流转换单元对像素电流进行转换,得到第一像素电流和第二像素电流,第一像素电流与所述像素电流之间的差值在预定差值范围内,第二像素电流与所述像素电流之间的比值在预定比值范围内,电流检测单元根据由第一像素电流转换得到的第一检测电压、由第二像素电流转换得到的第二检测电压中的至少一个,得到所述像素电流,从而可以避免由于电流检测单元的检测范围而导致的检测结果不准确的问题,使得像素电流检测准确,从而能够更好的进行外部补偿。
在具体实施时,所述第一像素电流可以包括第一转换电流和第二转换电流,所述第一检测电压可以包括第一转换检测电压和第二转换检测电压;所述第一转换电流小于所述像素电流,所述第二转换电流大于所述像素电流。
本发明实施例所述的像素电流检测方法,应用于像素电路,用于采用上述的像素电流检测电路,以检测所述像素电路中的像素电流,如图11所示,所述像素电流检测方法包括:
电流转换步骤Step1:像素电流转换单元对像素电流进行转换,以得到第一转换电流,第二像素电流和第二转换电流;所述第一转换电流小于所述像素电流,所述第二像素电流与所述像素电流之间的比值在预定比值范围内,所述第二转换电流大于所述像素电流;
电流检测步骤Step2:电流检测单元将所述第一转换电流转换为第一转换检测电压,将所述第二像素电流转换为第二检测电压,并将所述第二转换电流转换为第二转换检测电压,所述电流检测单元根据所述第一转换检测电压、所述第二检测电压、所述第二转换检测电压中的至少一个,得到所述像素电流。
本发明实施例所述的像素电流检测方法采用像素电流转换单元对像素电流进行转换,得到第一转换电流、第二像素电流和第二转换电流,第一转换电流小于所述像素电流,第二像素电流与所述像素电流之间的比值在预定比值范围内,第二转换电流大于像素电流,电流检测单元根据由第一转换电流转换得到的第一转换检测电压、由第二像素电流转换得到的第二检测电压、由第二转换电流转换得到的第二转换检测电压中的至少一个,得到所述像素电流,从而可以避免由于电流检测单元的检测范围而导致的检测结果不准确的问题,使得像素电流检测准确,从而能够更好的进行外部补偿。
具体的,所述电流检测单元可以包括第一转换子单元、第二转换子单元、第三转换子单元和检测子单元;所述电流检测步骤可以包括:
所述第一转换子单元接收所述第一转换电流,并将所述第一转换电流转换为相应的第一转换检测电压;
所述第二转换子单元接收所述第二像素电流,并将所述第二像素电流转换为相应的第二检测电压;
所述第三转换子单元接收所述第二转换电流,并将所述第二转换电流转换为相应的第二转换检测电压;
所述检测子单元根据所述第一转换检测电压、所述第二检测电压、第二转换检测电压中的至少一个,得到所述像素电流。
在实际操作时,所述检测子单元包括模数转换模块、比较模块和像素电流获取模块;所述检测子单元根据所述第一转换检测电压、所述第二检测电压、第二转换检测电压中的至少一个,得到所述像素电流步骤具体包括:
所述模数转换模块在采样阶段包括的第一采样时间段采样所述第一转换检测电压,并将所述第一转换检测电压转换为第一数字电压;所述模数转换模块在所述采样阶段包括的第二采样时间段采样所述第二检测电压,并将所述第二检测电压转换为第二数字电压;所述模数转换模块在所述采样阶段的第三采样时间段采样第二转换检测电压,并将所述第二转换检测电压转换为第三数字电压;
所述比较模块比较所述第二数字电压和预定最大数字电压,比较所述第二数字电压和预定最小数字电压;当所述比较模块比较得到所述第二数字电压大于所述预定最大数字电压时,所述比较模块控制将所述第一数字电压传送至所述像素电流获取模块;当所述比较模块比较得到所述第二数字电压小于所述预定最小数字电压时,所述比较模块控制将所述第三数字电压传送至所述像素电流获取模块;当所述比较模块比较得到所述第二数字电压大于等于所述预定最小数字电压而小于等于所述预定最大数字电压时,所述模数转换模块控制将所述第二数字电压传送至所述像素电流获取模块;
所述像素电流获取模块根据来自所述比较模块的第一数字电压、第二数字电压或第三数字电压,计算得到所述像素电流。
在具体实施时,所述第一转换子单元可以包括第一差分运算放大器,第一存储电容、第二存储电容、第一开关模块、第二开关模块和第三开关模块;所述检测子单元还包括第一初始化模块;检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段包括第一采样时间段;所述电流检测单元将所述第一转换电流转换为第一转换检测电压步骤包括:
在所述初始阶段,所述第一开关模块导通所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,第二开关模块导通所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;第三开关模块断开所述第二存储电容的第一端与所述模数转换模块之间的连接;所述第一初始化模块向所述第一差分运算放大器的反相输入端和/或所述第一差分运算放大器的输出端提供参考电压;
在所述积分阶段,所述第一开关模块断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,所述第二开关模块导通所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接,第三开关模块断开所述第二存储电容的第一端与所述模数转换模块之间的连接,通过第一转换电流向所述第一存储电容充电;
在所述采样阶段,第一开关模块断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,所述第二开关模块断开所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;
在所述第一采样时间段,所述第三开关模块导通所述第二存储电容的第一端与所述模数转换模块之间的连接,所述模数转换模块采样所述第二存储电容的第一端的电压,所述第二存储电容的第一端的电压为所述第一转换检测电压;
在所述采样阶段包括的除了所述第一采样时间段之外的时间段,所述第三开关模块断开所述第二存储电容的第一端与所述模数转换模块之间的连接。
在具体实施时,所述第二转换子单元可以包括第二差分运算放大器,第三存储电容、第四存储电容、第四开关模块、第五开关模块和第六开关模块;所述检测子单元还包括第二初始化模块;检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段还包括第二采样时间段;
所述电流检测单元将所述第二像素电流转换为第二检测电压步骤包括:
在所述初始阶段,所述第四开关模块导通所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,第五开关模块导通所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;第六开关模块断开所述第四存储电容的第一端与所述模数转换模块之间的连接;所述第二初始化模块向所述第二差分运算放大器的反相输入端和/或所述第二差分运算放大器的输出端提供参考电压;
在所述积分阶段,所述第四开关模块断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,所述第五开关模块导通所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接,第六开关模块断开所述第四存储电容的第一端与所述模数转换模块之间的连接,通过第二像素电流向所述第三存储电容充电;
在所述采样阶段,第四开关模块断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,所述第五开关模块断开所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;
在所述第二采样时间段,所述第六开关模块导通所述第四存储电容的第一端与所述模数转换模块之间的连接,所述模数转换模块采样所述第四存储电容的第一端的电压,所述第四存储电容的第一端的电压为所述第二检测电压;
在所述采样阶段包括的除了所述第二采样时间段之外的时间段,所述第六开关模块断开所述第四存储电容的第一端与所述模数转换模块之间的连接。
在具体实施时,所述第三转换子单元可以包括第三差分运算放大器,第五存储电容、第六存储电容、第七开关模块、第八开关模块和第九开关模块;所述检测子单元还包括第三初始化模块;检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段还包括第三采样时间段;
所述电流检测单元将所述第二转换电流转换为第二检测电压步骤包括:
在所述初始阶段,所述第七开关模块导通所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,第八开关模块导通所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;第九开关模块断开所述第六存储电容的第一端与所述模数转换模块之间的连接;所述第三初始化模块向所述第三差分运算放大器的反相输入端和/或所述第三差分运算放大器的输出端提供参考电压;
在所述积分阶段,所述第七开关模块断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,所述第八开关模块导通所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接,第九开关模块断开所述第六存储电容的第一端与所述模数转换模块之间的连接,通过第二转换电流向所述第五存储电容充电;
在所述采样阶段,第七开关模块断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,所述第八开关模块断开所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;
在所述第三采样时间段,所述第九开关模块导通所述第六存储电容的第一端与所述模数转换模块之间的连接,所述模数转换模块采样所述第六存储电容的第一端的电压,所述第六存储电容的第一端的电压为所述第二转换检测电压;
在所述采样阶段包括的除了所述第三采样时间段之外的时间段,所述第九开关模块断开所述第六存储电容的第一端与所述模数转换模块之间的连接。
本发明实施例所述的显示装置包括上述的像素电流检测电路;所述显示装置还包括像素电路;
所述像素电流检测电路用于检测所述像素电路中的像素电流。
具体的,如图12所示,所述像素电路可以包括数据写入单元81,储能单元82、驱动单元83、发光元件EL和电流输出控制单元84;
所述数据写入单元81的控制端与第一扫描线G1连接,所述数据写入单元81的第一端与数据线DATA连接,所述数据写入单元81的第二端与所述驱动单元83的控制端连接,所述数据写入单元81用于在第一扫描线G1的控制下,导通或断开所述数据线DATA与所述驱动单元83的控制端之间的连接;
所述储能单元82与所述驱动单元83的控制端连接,用于控制所述驱动单元83的控制端的电位;
所述驱动单元83的第一端与电源电压端连接,所述驱动单元83的第二端与所述发光元件EL连接,所述驱动单元83用于在其控制端的控制下,驱动所述发光元件EL发光;所述电源电压端用于输出正电源电压ELVDD;
所述电流输出控制单元84的控制端与第二扫描线G2连接,所述电流输出控制单元84的第一端与所述驱动单元83的第二端连接,所述电流输出控制单元84的第二端与外部补偿线SL连接;
像素电流检测电路120中的像素电流转换单元(图12中未示出)与所述外部补偿线SL连接,用于检测所述外部补偿线SL输出的所述像素电流。
在具体实施时,所述发光元件EL可以为有机发光二极管OLED,OLED的阳极与所述驱动单元83的第二端连接,OLED的阴极可以接收负电源电压;所述储能单元82可以包括显示存储电容,所述数据写入单元可以包括数据写入晶体管,所述驱动单元83可以包括驱动晶体管,所述电流输出控制单元可以包括电流输出控制晶体管。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (20)
1.一种像素电流检测电路,应用于像素电路,用于检测所述像素电路中的像素电流,其特征在于,所述像素电流检测电路包括:
像素电流转换单元,用于对所述像素电流进行转换,以得到第一像素电流和第二像素电流;所述第一像素电流与所述像素电流之间的差值在预定差值范围内,所述第二像素电流与所述像素电流之间的比值在预定比值范围内;以及,
电流检测单元,与所述像素电流转换单元连接,用于将所述第一像素电流转换为第一检测电压,将所述第二像素电流转换为第二检测电压,并根据所述第一检测电压、所述第二检测电压中的至少一个,得到所述像素电流。
2.如权利要求1所述的像素电流检测电路,其特征在于,所述第一像素电流包括第一转换电流和第二转换电流;所述第一检测电压包括第一转换检测电压和第二转换检测电压;所述第一转换电流小于所述像素电流,所述第二转换电流大于所述像素电流;
所述电流检测单元具体用于将所述第一转换电流转换为第一转换检测电压,将所述第二转换电流转换为第二转换检测电压。
3.如权利要求2所述的像素电流检测电路,其特征在于,所述电流检测单元包括第一转换子单元、第二转换子单元、第三转换子单元和检测子单元;
所述第一转换子单元用于接收所述第一转换电流,并将所述第一转换电流转换为相应的第一转换检测电压;
所述第二转换子单元用于接收所述第二像素电流,并将所述第二像素电流转换为相应的第二检测电压;
所述第三转换子单元用于接收所述第二转换电流,并将所述第二转换像素电流转换为相应的第二转换检测电压;
所述检测子单元与所述第一转换子单元、所述第二转换子单元和所述第三转换子单元连接,用于根据所述第一转换检测电压、所述第二检测电压、第二转换检测电压中的至少一个,得到所述像素电流。
4.如权利要求3所述的像素电流检测电路,其特征在于,所述检测子单元包括模数转换模块、比较模块和像素电流获取模块;
所述模数转换模块用于在采样阶段包括的第一采样时间段采样所述第一转换检测电压,并将所述第一转换检测电压转换为第一数字电压,在所述采样阶段包括的第二采样时间段采样所述第二检测电压,并将所述第二检测电压转换为第二数字电压,在所述采样阶段的第三采样时间段采样第二转换检测电压,并将所述第三检测电压转换为第三数字电压;
所述比较模块用于比较所述第二数字电压和预定最大数字电压,比较所述第二数字电压和预定最小数字电压,当比较得到所述第二数字电压大于所述预定最大数字电压时,控制将所述第一数字电压传送至所述像素电流获取模块,当比较得到所述第二数字电压小于所述预定最小数字电压时,控制将所述第三数字电压传送至所述像素电流获取模块,当比较得到所述第二数字电压大于等于所述预定最小数字电压而小于等于所述预定最大数字电压时,控制将所述第二数字电压传送至所述像素电流获取模块;
所述像素电流获取模块用于根据来自所述比较模块的第一数字电压、第二数字电压或第三数字电压,计算得到所述像素电流。
5.如权利要求4所述的像素电流检测电路,其特征在于,所述像素电流转换单元包括用于输出所述第一转换电流的第一像素电流输出端;
所述第一转换子单元包括第一差分运算放大器,第一存储电容、第二存储电容、第一开关模块、第二开关模块和第三开关模块;所述检测子单元还包括第一初始化模块;
所述第一差分运算放大器的反相输入端与所述第一像素电流输出端连接,所述第一差分运算放大器的正相输入端与参考电压输入端连接;所述参考电压输入端用于输入参考电压;
所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间连接有相互并联的所述第一开关模块和所述第一存储电容;
所述第一差分运算放大器的输出端与所述第二开关模块的第一端连接,所述第二开关模块的第二端与所述第三开关模块的第一端连接,所述第三开关模块的第二端与所述模数转换模块连接;
所述第二存储电容的第一端与所述第二开关模块的第二端连接,所述第二存储电容的第二端与第一电压输入端连接;
所述第一初始化模块用于在初始阶段向所述第一差分运算放大器的反相输入端和/或所述第一差分运算放大器的输出端提供所述参考电压;
所述第一开关模块用于导通或断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接;
所述第二开关模块用于导通或断开所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;
所述第三开关模块用于导通或断开所述第二存储电容的第一端与所述模数转换模块之间的连接。
6.如权利要求5所述的像素电流检测电路,其特征在于,所述第一开关模块具体用于在所述初始阶段导通所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,在积分阶段和所述采样阶段断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接;
所述第二开关模块具体用于在所述初始阶段和所述积分阶段导通所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接,在所述采样阶段断开所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;
所述第三开关模块具体用于在所述初始阶段、所述积分阶段和所述采样阶段包括的除了所述第一采样时间段之外的时间段,断开所述第二存储电容的第一端与所述模数转换模块之间的连接,在所述第一采样时间段,导通所述第二存储电容的第一端与所述模数转换模块之间的连接。
7.如权利要求4所述的像素电流检测电路,其特征在于,所述像素电流转换单元包括用于输出所述第二像素电流的第二像素电流输出端;
所述第二转换子单元包括第二差分运算放大器,第三存储电容、第四存储电容、第四开关模块、第五开关模块和第六开关模块;所述检测子单元还包括第二初始化模块;
所述第二差分运算放大器的反相输入端与所述第二像素电流输出端连接,所述第二差分运算放大器的正相输入端与参考电压输入端连接;所述参考电压输入端用于输入参考电压;
所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间连接有相互并联的所述第四开关模块和所述第三存储电容;
所述第二差分运算放大器的输出端与所述第五开关模块的第一端连接,所述第五开关模块的第二端与所述第六开关模块的第一端连接,所述第六开关模块的第二端与所述模数转换模块连接;
所述第四存储电容的第一端与所述第五开关模块的第二端连接,所述第四存储电容的第二端与第一电压输入端连接;
所述第二初始化模块用于在初始阶段向所述第二差分运算放大器的反相输入端和/或所述第二差分运算放大器的输出端提供所述参考电压;
所述第四开关模块用于导通或断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接;
所述第五开关模块用于导通或断开所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;
所述第六开关模块用于导通或断开所述第四存储电容的第一端与所述模数转换模块之间的连接。
8.如权利要求7所述的像素电流检测电路,其特征在于,所述第四开关模块具体用于在所述初始阶段导通所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,在积分阶段和所述采样阶段断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接;
所述第五开关模块具体用于在所述初始阶段和所述积分阶段导通所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接,在所述采样阶段断开所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;
所述第六开关模块具体用于在所述初始阶段、所述积分阶段和所述采样阶段包括的除了所述第二采样时间段之外的时间段,断开所述第四存储电容的第一端与所述模数转换模块之间的连接,在所述第二采样时间段,导通所述第四存储电容的第一端与所述模数转换模块之间的连接。
9.如权利要求4所述的像素电流检测电路,其特征在于,所述像素电流转换单元包括用于输出所述第二转换电流的第三像素电流输出端;
所述第三转换子单元包括第三差分运算放大器,第五存储电容、第六存储电容、第七开关模块、第八开关模块和第九开关模块;所述检测子单元还包括第三初始化模块;
所述第三差分运算放大器的反相输入端与所述第三像素电流输出端连接,所述第三差分运算放大器的正相输入端与参考电压输入端连接;所述参考电压输入端用于输入参考电压;
所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间连接有相互并联的所述第七开关模块和所述第五存储电容;
所述第三差分运算放大器的输出端与所述第八开关模块的第一端连接,所述第八开关模块的第二端与所述第九开关模块的第一端连接,所述第九开关模块的第二端与所述模数转换模块连接;
所述第六存储电容的第一端与所述第八开关模块的第二端连接,所述第六存储电容的第二端与第一电压输入端连接;
所述第三初始化模块用于在初始阶段向所述第三差分运算放大器的反相输入端和/或所述第三差分运算放大器的输出端提供所述参考电压;
所述第七开关模块用于导通或断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接;
所述第八开关模块用于导通或断开所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;
所述第九开关模块用于导通或断开所述第六存储电容的第一端与所述模数转换模块之间的连接。
10.如权利要求9所述的像素电流检测电路,其特征在于,所述第七开关模块具体用于在所述初始阶段导通所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,在积分阶段和所述采样阶段断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接;
所述第八开关模块具体用于在所述初始阶段和所述积分阶段导通所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接,在所述采样阶段断开所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;
所述第九开关模块具体用于在所述初始阶段、所述积分阶段和所述采样阶段包括的除了所述第三采样时间段之外的时间段,断开所述第六存储电容的第一端与所述模数转换模块之间的连接,在所述第三采样时间段,导通所述第六存储电容的第一端与所述模数转换模块之间的连接。
11.如权利要求2至10中任一权利要求所述的像素电流检测电路,其特征在于,所述像素电流转换单元包括:
输入晶体管,栅极和第一极都接收所述像素电流,第二极与第二电压输入端连接;
第一供电晶体管,栅极和第一极都与第三电压输入端连接;
第一输出晶体管,栅极与所述输入晶体管的栅极连接,第一极与所述第一供电晶体管的第二极连接,第二极用于输出所述第一转换电流;
第二供电晶体管,栅极和第一极都与所述第三电压输入端连接;
第二输出晶体管,栅极与所述输入晶体管的栅极连接,第一极与所述第二供电晶体管的第二极连接,第二极用于输出所述第二像素电流;
第三供电晶体管,栅极和第一极都与所述第三电压输入端连接;
第三输出晶体管,栅极与所述输入晶体管的栅极连接,第一极与所述第三供电晶体管的第二极连接,第二极用于输出所述第二转换电流;
所述第一输出晶体管的宽长比与所述输入晶体管的宽长比的比值小于1,所述第二输出晶体管的宽长比与所述输入晶体管的宽长比的比值在所述预定比值范围内,所述第三输出晶体管的宽长比与所述输入晶体管的宽长比的比值大于1。
12.如权利要求2所述的像素电流检测电路,其特征在于,所述预定比值范围为大于或等于0.99而小于或等于1.01;所述第一转换电流与所述像素电流的比值大于0而小于0.6,所述第二转换电流与所述像素电流的比值大于1.5。
13.一种像素电流检测方法,应用于像素电路,用于采用如权利要求1至12中任一权利要求所述的像素电流检测电路,以检测所述像素电路中的像素电流,其特征在于,所述像素电流检测方法包括:
电流转换步骤:像素电流转换单元对像素电流进行转换,以得到第一像素电流和第二像素电流;所述第一像素电流与所述像素电流之间的差值在预定差值范围内,所述第二像素电流与所述像素电流之间的比值在预定比值范围内;
电流检测步骤:电流检测单元将所述第一像素电流转换为第一检测电压,将所述第二像素电流转换为第二检测电压,所述电流检测单元根据所述第一检测电压、所述第二检测电压中的至少一个,得到所述像素电流。
14.如权利要求13所述的像素电流检测方法,其特征在于,所述第一像素电流包括第一转换电流和第二转换电流,所述第一检测电压包括第一转换检测电压和第二转换检测电压;所述第一转换电流小于所述像素电流,所述第二转换电流大于所述像素电流;
所述电流检测单元包括第一转换子单元、第二转换子单元、第三转换子单元和检测子单元;所述电流检测步骤包括:
所述第一转换子单元接收所述第一转换电流,并将所述第一转换电流转换为相应的第一转换检测电压;
所述第二转换子单元接收所述第二像素电流,并将所述第二像素电流转换为相应的第二检测电压;
所述第三转换子单元接收所述第二转换电流,并将所述第二转换电流转换为相应的第二转换检测电压;
所述检测子单元根据所述第一转换检测电压、所述第二检测电压、第二转换检测电压中的至少一个,得到所述像素电流。
15.如权利要求14所述的像素电流检测方法,其特征在于,所述检测子单元包括模数转换模块、比较模块和像素电流获取模块;所述检测子单元根据所述第一转换检测电压、所述第二检测电压、第二转换检测电压中的至少一个,得到所述像素电流步骤具体包括:
所述模数转换模块在采样阶段包括的第一采样时间段采样所述第一转换检测电压,并将所述第一转换检测电压转换为第一数字电压;所述模数转换模块在所述采样阶段包括的第二采样时间段采样所述第二检测电压,并将所述第二检测电压转换为第二数字电压;所述模数转换模块在所述采样阶段的第三采样时间段采样第二转换检测电压,并将所述第二转换检测电压转换为第三数字电压;
所述比较模块比较所述第二数字电压和预定最大数字电压,比较所述第二数字电压和预定最小数字电压;当所述比较模块比较得到所述第二数字电压大于所述预定最大数字电压时,所述比较模块控制将所述第一数字电压传送至所述像素电流获取模块;当所述比较模块比较得到所述第二数字电压小于所述预定最小数字电压时,所述比较模块控制将所述第三数字电压传送至所述像素电流获取模块;当所述比较模块比较得到所述第二数字电压大于等于所述预定最小数字电压而小于等于所述预定最大数字电压时,所述模数转换模块控制将所述第二数字电压传送至所述像素电流获取模块;
所述像素电流获取模块根据来自所述比较模块的第一数字电压、第二数字电压或第三数字电压,计算得到所述像素电流。
16.如权利要求15所述的像素电流检测方法,其特征在于,所述第一转换子单元包括第一差分运算放大器,第一存储电容、第二存储电容、第一开关模块、第二开关模块和第三开关模块;所述检测子单元还包括第一初始化模块;检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段包括第一采样时间段;所述电流检测单元将所述第一转换像素电流转换为第一转换检测电压步骤包括:
在所述初始阶段,所述第一开关模块导通所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,第二开关模块导通所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;第三开关模块断开所述第二存储电容的第一端与所述模数转换模块之间的连接;所述第一初始化模块向所述第一差分运算放大器的反相输入端和/或所述第一差分运算放大器的输出端提供参考电压;
在所述积分阶段,所述第一开关模块断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,所述第二开关模块导通所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接,第三开关模块断开所述第二存储电容的第一端与所述模数转换模块之间的连接,通过第一转换像素电流向所述第一存储电容充电;
在所述采样阶段,第一开关模块断开所述第一差分运算放大器的反相输入端与所述第一差分运算放大器的输出端之间的连接,所述第二开关模块断开所述第一差分运算放大器的输出端与所述第二存储电容的第一端之间的连接;
在所述第一采样时间段,所述第三开关模块导通所述第二存储电容的第一端与所述模数转换模块之间的连接,所述模数转换模块采样所述第二存储电容的第一端的电压,所述第二存储电容的第一端的电压为所述第一转换检测电压;
在所述采样阶段包括的除了所述第一采样时间段之外的时间段,所述第三开关模块断开所述第二存储电容的第一端与所述模数转换模块之间的连接。
17.如权利要求15所述的像素电流检测方法,其特征在于,所述第二转换子单元包括第二差分运算放大器,第三存储电容、第四存储电容、第四开关模块、第五开关模块和第六开关模块;所述检测子单元还包括第二初始化模块;检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段还包括第二采样时间段;
所述电流检测单元将所述第二像素电流转换为第二检测电压步骤包括:
在所述初始阶段,所述第四开关模块导通所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,第五开关模块导通所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;第六开关模块断开所述第四存储电容的第一端与所述模数转换模块之间的连接;所述第二初始化模块向所述第二差分运算放大器的反相输入端和/或所述第二差分运算放大器的输出端提供参考电压;
在所述积分阶段,所述第四开关模块断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,所述第五开关模块导通所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接,第六开关模块断开所述第四存储电容的第一端与所述模数转换模块之间的连接,通过第二像素电流向所述第三存储电容充电;
在所述采样阶段,第四开关模块断开所述第二差分运算放大器的反相输入端与所述第二差分运算放大器的输出端之间的连接,所述第五开关模块断开所述第二差分运算放大器的输出端与所述第四存储电容的第一端之间的连接;
在所述第二采样时间段,所述第六开关模块导通所述第四存储电容的第一端与所述模数转换模块之间的连接,所述模数转换模块采样所述第四存储电容的第一端的电压,所述第四存储电容的第一端的电压为所述第二检测电压;
在所述采样阶段包括的除了所述第二采样时间段之外的时间段,所述第六开关模块断开所述第四存储电容的第一端与所述模数转换模块之间的连接。
18.如权利要求15所述的像素电流检测方法,其特征在于,所述第三转换子单元包括第三差分运算放大器,第五存储电容、第六存储电容、第七开关模块、第八开关模块和第九开关模块;所述检测子单元还包括第三初始化模块;检测时间包括依次设置的初始阶段、积分阶段和采样阶段;所述采样阶段还包括第三采样时间段;
所述电流检测单元将所述第二转换像素电流转换为第二转换检测电压步骤包括:
在所述初始阶段,所述第七开关模块导通所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,第八开关模块导通所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;第九开关模块断开所述第六存储电容的第一端与所述模数转换模块之间的连接;所述第三初始化模块向所述第三差分运算放大器的反相输入端和/或所述第三差分运算放大器的输出端提供参考电压;
在所述积分阶段,所述第七开关模块断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,所述第八开关模块导通所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接,第九开关模块断开所述第六存储电容的第一端与所述模数转换模块之间的连接,通过第二转换电流向所述第五存储电容充电;
在所述采样阶段,第七开关模块断开所述第三差分运算放大器的反相输入端与所述第三差分运算放大器的输出端之间的连接,所述第八开关模块断开所述第三差分运算放大器的输出端与所述第六存储电容的第一端之间的连接;
在所述第三采样时间段,所述第九开关模块导通所述第六存储电容的第一端与所述模数转换模块之间的连接,所述模数转换模块采样所述第六存储电容的第一端的电压,所述第六存储电容的第一端的电压为所述第二转换检测电压;
在所述采样阶段包括的除了所述第三采样时间段之外的时间段,所述第九开关模块断开所述第六存储电容的第一端与所述模数转换模块之间的连接。
19.一种显示装置,其特征在于,包括如权利要求1至12中任一权利要求所述的像素电流检测电路;所述显示装置还包括像素电路;
所述像素电流检测电路用于检测所述像素电路中的像素电流。
20.如权利要求19所述的显示装置,其特征在于,所述像素电路包括数据写入单元,储能单元、驱动单元、发光元件和电流输出控制单元;
所述数据写入单元的控制端与第一扫描线连接,所述数据写入单元的第一端与数据线连接,所述数据写入单元的第二端与所述驱动单元的控制端连接,所述数据写入单元用于在第一扫描线的控制下,导通或断开所述数据线与所述驱动单元的控制端之间的连接;
所述储能单元与所述驱动单元的控制端连接,用于控制所述驱动单元的控制端的电位;
所述驱动单元的第一端与电源电压端连接,所述驱动单元的第二端与所述发光元件连接,所述驱动单元用于在其控制端的控制下,驱动所述发光元件发光;
所述电流输出控制单元的控制端与第二扫描线连接,所述电流输出控制单元的第一端与所述驱动单元的第二端连接,所述电流输出控制单元的第二端与外部补偿线连接;
所述像素电流检测电路中的像素电流转换单元与所述外部补偿线连接,用于检测所述外部补偿线输出的所述像素电流。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810845464.0A CN109935182B (zh) | 2018-07-27 | 2018-07-27 | 像素电流检测电路、方法、显示装置 |
PCT/CN2019/097857 WO2020020331A1 (zh) | 2018-07-27 | 2019-07-26 | 像素电流检测电路、方法、显示装置 |
US16/634,397 US11138932B2 (en) | 2018-07-27 | 2019-07-26 | Pixel current detection circuit and method, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810845464.0A CN109935182B (zh) | 2018-07-27 | 2018-07-27 | 像素电流检测电路、方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109935182A true CN109935182A (zh) | 2019-06-25 |
CN109935182B CN109935182B (zh) | 2020-07-17 |
Family
ID=66984431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810845464.0A Active CN109935182B (zh) | 2018-07-27 | 2018-07-27 | 像素电流检测电路、方法、显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11138932B2 (zh) |
CN (1) | CN109935182B (zh) |
WO (1) | WO2020020331A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110459179A (zh) * | 2019-08-30 | 2019-11-15 | 云谷(固安)科技有限公司 | 一种显示装置 |
CN110534046A (zh) * | 2019-08-30 | 2019-12-03 | 京东方科技集团股份有限公司 | 阵列基板、显示设备、数据补偿方法 |
WO2020020331A1 (zh) * | 2018-07-27 | 2020-01-30 | 京东方科技集团股份有限公司 | 像素电流检测电路、方法、显示装置 |
WO2021244607A1 (zh) * | 2020-06-04 | 2021-12-09 | 京东方科技集团股份有限公司 | 感测电路及其校正方法、像素驱动模组及其感测方法、以及显示装置 |
CN114267309A (zh) * | 2021-12-25 | 2022-04-01 | 重庆惠科金渝光电科技有限公司 | 公共电压检测电路、显示模组和显示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220072537A (ko) * | 2020-11-25 | 2022-06-02 | 주식회사 엘엑스세미콘 | 감지 회로 및 이를 포함하는 소스 드라이버 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160203760A1 (en) * | 2015-01-12 | 2016-07-14 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
CN106531041A (zh) * | 2016-12-29 | 2017-03-22 | 深圳市华星光电技术有限公司 | Oled驱动薄膜晶体管的k值侦测方法 |
CN107293239A (zh) * | 2016-04-08 | 2017-10-24 | 乐金显示有限公司 | 电流感测型感测单元和包括该感测单元的有机发光显示器 |
CN107924660A (zh) * | 2015-08-07 | 2018-04-17 | 伊格尼斯创新公司 | 基于经改进参考值进行像素校准的系统和方法 |
CN107945722A (zh) * | 2018-01-16 | 2018-04-20 | 京东方科技集团股份有限公司 | 像素电流检测范围调整方法、检测电路及显示装置 |
CN108320703A (zh) * | 2018-04-03 | 2018-07-24 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101201722B1 (ko) * | 2010-02-23 | 2012-11-15 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
KR102040843B1 (ko) * | 2011-01-04 | 2019-11-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
KR101560492B1 (ko) * | 2014-09-12 | 2015-10-15 | 엘지디스플레이 주식회사 | 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치 |
KR102435923B1 (ko) * | 2015-08-05 | 2022-08-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
KR102435932B1 (ko) * | 2015-09-21 | 2022-08-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
KR102603596B1 (ko) * | 2016-08-31 | 2023-11-21 | 엘지디스플레이 주식회사 | 유기발광 표시장치와 그의 열화 센싱 방법 |
KR102552959B1 (ko) * | 2016-12-19 | 2023-07-11 | 엘지디스플레이 주식회사 | 표시 장치 |
KR102350396B1 (ko) * | 2017-07-27 | 2022-01-14 | 엘지디스플레이 주식회사 | 유기발광 표시장치와 그의 열화 센싱 방법 |
CN109935182B (zh) * | 2018-07-27 | 2020-07-17 | 京东方科技集团股份有限公司 | 像素电流检测电路、方法、显示装置 |
-
2018
- 2018-07-27 CN CN201810845464.0A patent/CN109935182B/zh active Active
-
2019
- 2019-07-26 US US16/634,397 patent/US11138932B2/en active Active
- 2019-07-26 WO PCT/CN2019/097857 patent/WO2020020331A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160203760A1 (en) * | 2015-01-12 | 2016-07-14 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
CN107924660A (zh) * | 2015-08-07 | 2018-04-17 | 伊格尼斯创新公司 | 基于经改进参考值进行像素校准的系统和方法 |
CN107293239A (zh) * | 2016-04-08 | 2017-10-24 | 乐金显示有限公司 | 电流感测型感测单元和包括该感测单元的有机发光显示器 |
CN106531041A (zh) * | 2016-12-29 | 2017-03-22 | 深圳市华星光电技术有限公司 | Oled驱动薄膜晶体管的k值侦测方法 |
CN107945722A (zh) * | 2018-01-16 | 2018-04-20 | 京东方科技集团股份有限公司 | 像素电流检测范围调整方法、检测电路及显示装置 |
CN108320703A (zh) * | 2018-04-03 | 2018-07-24 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020020331A1 (zh) * | 2018-07-27 | 2020-01-30 | 京东方科技集团股份有限公司 | 像素电流检测电路、方法、显示装置 |
US11138932B2 (en) | 2018-07-27 | 2021-10-05 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Pixel current detection circuit and method, and display device |
CN110459179A (zh) * | 2019-08-30 | 2019-11-15 | 云谷(固安)科技有限公司 | 一种显示装置 |
CN110534046A (zh) * | 2019-08-30 | 2019-12-03 | 京东方科技集团股份有限公司 | 阵列基板、显示设备、数据补偿方法 |
CN110534046B (zh) * | 2019-08-30 | 2023-03-10 | 京东方科技集团股份有限公司 | 阵列基板、显示设备、数据补偿方法 |
WO2021244607A1 (zh) * | 2020-06-04 | 2021-12-09 | 京东方科技集团股份有限公司 | 感测电路及其校正方法、像素驱动模组及其感测方法、以及显示装置 |
US11961470B2 (en) | 2020-06-04 | 2024-04-16 | Boe Technology Group Co., Ltd. | Sensing circuit and correction method thereof, pixel driving module and sensing method thereof, and display apparatus |
CN114267309A (zh) * | 2021-12-25 | 2022-04-01 | 重庆惠科金渝光电科技有限公司 | 公共电压检测电路、显示模组和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2020020331A1 (zh) | 2020-01-30 |
CN109935182B (zh) | 2020-07-17 |
US11138932B2 (en) | 2021-10-05 |
US20210217361A1 (en) | 2021-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109935182A (zh) | 像素电流检测电路、方法、显示装置 | |
CN110914653B (zh) | 光学传感器装置及用于光感测的方法 | |
CN105741782B (zh) | 感测电路及具有该感测电路的有机发光二极管显示装置 | |
CN104700761B (zh) | 一种检测电路及其检测方法和驱动系统 | |
CN101273398B (zh) | 显示装置及显示装置的驱动方法 | |
CN101950533B (zh) | 像素驱动装置、发光装置及发光装置的驱动控制方法 | |
CN107293240A (zh) | 显示设备 | |
US20200193918A1 (en) | Light-emitting display and method of driving the same | |
CN108962146B (zh) | 外部补偿电路及补偿方法、显示装置 | |
KR20160066108A (ko) | 유기 발광 표시 장치 및 이의 구동방법 | |
KR20160066107A (ko) | 유기 발광 표시 장치 | |
CN108615491A (zh) | 老化检测电路、老化补偿模块和显示面板 | |
TW201423701A (zh) | 誤差補償器以及使用該誤差補償器之有機發光顯示裝置 | |
WO2003034387A2 (en) | Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator | |
KR20170015589A (ko) | 유기 발광 표시 장치 및 이의 구동 방법 | |
WO2007108561A1 (en) | Active matrix liquid crystal device | |
CN105609029A (zh) | 感测amoled像素驱动特性的系统及amoled显示装置 | |
US20200202777A1 (en) | Light-Emitting Display and Method of Driving the Same | |
CN111899691B (zh) | 外部补偿电路、阵列基板、检测方法 | |
WO2022252723A1 (zh) | 显示面板、显示装置及其像素驱动电路的电流检测方法 | |
CN105960670B (zh) | 像素电路和提取电路参数并提供像素内补偿的方法 | |
CN114267298A (zh) | 像素驱动电路及显示面板 | |
CN207123500U (zh) | 探测像素电路、探测面板和光电检测装置 | |
CN109064956A (zh) | 用于侦测感测线电容的侦测电路及感测线电容侦测方法与oled显示装置 | |
CN111429848A (zh) | 显示面板外部补偿装置、显示面板及电压补偿方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |