CN109932639B - 基于单电容的fpga焊点故障诊断方法及诊断装置 - Google Patents
基于单电容的fpga焊点故障诊断方法及诊断装置 Download PDFInfo
- Publication number
- CN109932639B CN109932639B CN201910248347.0A CN201910248347A CN109932639B CN 109932639 B CN109932639 B CN 109932639B CN 201910248347 A CN201910248347 A CN 201910248347A CN 109932639 B CN109932639 B CN 109932639B
- Authority
- CN
- China
- Prior art keywords
- port
- fpga
- pin
- state
- welding spot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种基于单电容的FPGA焊点故障诊断方法及诊断装置，将多个FPGA焊点的引脚均连接到一个外接电容器，先设置所有引脚均输出低电平状态，对外接电容器进行放电，然后设置任意一个引脚输出高电平状态，对外接电容器进行充电，并设置除相邻引脚外的所有其它引脚为高阻值状态，并采用高频时钟对相邻引脚的信号进行采样，记录高频时钟采样的周期数获得电容器的充电时间，计算出对应FPGA焊点的电阻值，判断该FPGA焊点是否故障；本发明采用分时电容技术，通过单个电容检测大量FPGA焊点电阻，大大减少了检测焊点的额外元件的数量，可以检测FPGA的所有未使用的引脚，有助于更精确地评估检测到的FPGA的运行状态。
Description
技术领域
本发明属于属于芯片检测技术领域，涉及一种FPGA焊点故障检测技术，具体是一种基于单电容的FPGA焊点故障诊断方法及诊断装置。
背景技术
现场可编程门阵列(FPGA)具有明显的并行性，在电子系统中得到了广泛的应用。由热应力和机械应力引起的焊点故障是FPGA中最常见的故障之一，值得注意的是，这个故障将导致FPGA焊点的电阻增加。
因此，对FPGA焊点电阻的监测可以用来评估FPGA的健康状况，并为FPGA的故障和健康管理提供数据。通常情况下，当FPGA的焊点的电阻值超过300Ω并持续超过200μs时，则可以判定该FPGA焊点是故障的。
美国锐拓集团公司开发了SJ-BIST(SolderJointBuilt-InSelftest)方法用于诊断FPGA焊点故障，只需要一个单一的电容同时检测两个焊点，采用SJ-BIST方法可以在几纳秒时间内检测FPGA焊点电阻的变化，但是，该方法不能获得检测到焊点的电阻值，只能诊断出检测到的焊点故障与否。
现有的FPGA焊点诊断方法虽然可以用一个单一的电容同时检测两个焊点，但是，在增加检测到的焊点数量时，就需要更多的电容器，不适合同时检测多个焊点，遇到需要同时检测大量焊点时，需要进一步减少额外元件的数量。
发明内容
本发明的目的在于提供一种基于单电容的FPGA焊点故障诊断方法及诊断装置，采用分时电容技术，通过单个电容检测大量FPGA焊点电阻，大大减少了检测焊点的额外元件的数量，可以检测FPGA的所有未使用的引脚，有助于更精确地评估检测到的FPGA的运行状态。
本发明的目的可以通过以下技术方案实现：
基于单电容的FPGA焊点故障诊断方法，具体包括以下步骤：
步骤S1，首先建立FPGA焊点故障诊断方法模型，所述FPGA焊点故障诊断方法模型包括N个FPGA焊点的引脚Pin1至PinN，N个引脚Pin1至PinN均连接一个外接电容器；
步骤S2，设置所有N个引脚Pin1至PinN均输出低电平状态，对外接电容器进行放电；
步骤S3，设置引脚PinE(1≤E＜N)输出高电平状态，对外接电容器进行充电，并设置所有PinF(1≤F≤N,F≠E,E+1)为高电阻状态；
步骤S4，采用高频时钟对引脚Pin(S+1)的信号进行采样，实时获取引脚Pin(E+1)的状态；
步骤S5，当引脚Pin(E+1)输出高电平状态时，通过记录高频时钟的周期数即可获取外部电容器的充电时间，进而计算出引脚PinE(1≤E＜N)对应的FPGA焊点的电阻值，判断该FPGA焊点是否故障；
步骤S6，再次设置所有N个引脚Pin1至PinN均输出低电平状态，对外接电容器进行放电；
步骤S7，将E的值设置为E+1，并重复执行步骤S3至步骤S5；
步骤S8，重复执行步骤S7，直到＝N-1，得到引脚Pin1至Pin(N-1)对应的FPGA焊点的电阻值，判断各FPGA焊点是否故障；
步骤S9，再次设置所有N个引脚Pin1至PinN均输出低电平状态，对外接电容器进行放电；
步骤S10，设置引脚PinN输出高电平状态，对外接电容器进行充电，并设置除Pin1和PinN以外的所有引脚为高电阻状态，通过对引脚Pin1的信号进行采样，获取引脚PinN对应的FPGA焊点的电阻值，判断该FPGA焊点是否故障。
进一步地，所述步骤S5中，引脚PinE(1≤E＜N)对应的FPGA焊点的电阻值R为
其中，Vthresh为引脚Pin(E+1)从低电平状态到高电平状态的临界电压值，V1为外接电容器充电过程的最终电压，C为外接电容器的电容值，n为高频时钟的周期数，f为高频时钟的采样频率；
基于单电容的FPGA焊点故障诊断装置，包括状态机，所述状态机设有端口1至端口N共N个端口以及与端口1至端口N相对应的N个寄存器State1至StateN，N个寄存器State1至StateN均连接到寄存器NextSJ，状态机还设有端口Clk-S、端口Clk-C和端口CntK；
所述端口1至端口N分别用于连接FPGA上N个待检测的焊点；
所述端口Clk-C用于连接时钟信号，对端口1至端口N的状态进行控制，其控制任意一个端口输出高电平状态，对外接电容器进行充电；
所述端口Clk-S用于连接高频时钟采样信号，对任意一个端口的信号进行采样，获取该端口的状态，并记录相应的采样周期数；
所述CntK用于输出对相应端口的采样信号周期；
所述寄存器State1至StateN分别用于标识对应端口的健康状态；
所述寄存器NextSJ用于标识下一个待检测的焊点对应的端口。
进一步地，所述状态机还设有端口RST，所述端口RST用于输入系统的复位信号。
进一步地，所述状态机工作时包括空闲状态和AWBR工作状态。
进一步地，所述状态机在空闲状态时，端口1至端口N均输出低电平状态，对外接电容器进行放电；所述状态机进入AWBR工作状态时，通过端口Clk-C的时钟信号控制端口K(1≤K≤N)输出高电平状态，通过端口K(1≤K≤N)给外接电容器充电，同时，通过端口Clk-S的高频时钟采样信号，对端口M(M＝K+1,当K＝N时，M＝1)的信号进行采样，采样结果由CntK输出，通过寄存器StateK(1≤K≤N)记录端口K(1≤K≤N)的健康状态，通过寄存器NextSJ标识下一个待检测的焊点对应的端口。
本发明的有益效果：本发明提供的FPGA焊点故障诊断方法及诊断装置采用分时电容技术，通过单个电容检测大量FPGA焊点电阻，大大减少了检测焊点的额外元件的数量，可以检测FPGA的所有未使用的引脚，有助于更精确地评估检测到的FPGA的运行状态。
附图说明
下面结合附图和具体实施例对本发明作进一步详细描述。
图1是本发明中FPGA焊点故障诊断方法模型示意图。
图2是本发明中状态机的硬件架构示意图。
图3是本发明中状态机的工作状态示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“开孔”、“上”、“下”、“厚度”、“顶”、“中”、“长度”、“内”、“四周”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明提供了一种基于单电容的FPGA焊点故障诊断方法，具体包括一下步骤：
步骤S1，首先建立FPGA焊点故障诊断方法模型，如图1所示，FPGA焊点故障诊断方法模型包括N个FPGA焊点的引脚Pin1至PinN，N个引脚Pin1至PinN均连接一个外接电容器。
步骤S2，设置所有N个引脚Pin1至PinN均输出低电平状态，对外接电容器进行放电。
步骤S3，设置引脚PinE(1≤E＜N)输出高电平状态，对外接电容器进行充电，并设置所有PinF(1≤F≤N,F≠E,E+1)为高电阻状态。
步骤S4，采用高频时钟对引脚Pin(E+1)的信号进行采样，实时获取引脚Pin(E+1)的状态，其中，将高频时钟的采样频率设置为100MHz，提高系统的实时性。
步骤S5，当引脚Pin(E+1)输出高电平状态时，通过记录高频时钟的周期数即可获取外部电容器的充电时间，进而计算出引脚PinE(1≤E＜N)对应的FPGA焊点的电阻值，判断该FPGA焊点是否故障。
根据电容器的充电特性，电容器充电时间与电容器的电容值和焊点电阻有关，并且电容器的电容值C是固定的。
众所周知，电容器的充放电可以表示为
其中，V0和V1分别为充电过程的初始电压和最终电压，t为充电时间，Vt为在充电时间t的电压值。
对上式进行变换后，FPGA焊点的电阻值可以表示为
在本发明中，通过先将外接电容器放电，则充电过程的初始电压V0为0V；同时，通过高频时钟对引脚的信号进行采样，得到其从低电平状态到高电平状态的临界电压值Vthresh，即为在充电时间t的电压值Vt；再次，通过高频时钟的周期数n以及高频时钟的采样频率f，得到外部电容器的充电时间t，进而FPGA焊点的电阻值R可以表示为
其中，在本步骤中，R为引脚PinE(1≤E＜N)对应的FPGA焊点的电阻值，Vthresh为引脚Pin(E+1)从低电平状态到高电平状态的临界电压值，V1为外接电容器充电过程的最终电压，C为外接电容器的电容值，n为高频时钟的周期数，f为高频时钟的采样频率。
步骤S6，再次设置所有N个引脚Pin1至PinN均输出低电平状态，对外接电容器进行放电。
步骤S7，将E的值设置为E+1，并重复执行步骤S3至步骤S5。
步骤S8，重复执行步骤S7，直到E＝N-1，得到引脚Pin1至Pin(N-1)对应的FPGA焊点的电阻值，判断各FPGA焊点是否故障。
步骤S9，再次设置所有N个引脚Pin1至PinN均输出低电平状态，对外接电容器进行放电。
步骤S10，设置引脚PinN输出高电平状态，对外接电容器进行充电，并设置除Pin1和PinN以外的所有引脚为高电阻状态，通过对引脚Pin1的信号进行采样，获取引脚PinN对应的FPGA焊点的电阻值，判断该FPGA焊点是否故障。
如图2所示，一种基于单电容的FPGA焊点故障诊断装置，包括状态机，状态机设有端口1至端口N共N个端口以及与端口1至端口N相对应的N个寄存器State1至StateN，N个寄存器State1至StateN均连接到寄存器NextSJ，状态机还设有端口Clk-S、端口Clk-C、端口CntK和端口RST。
其中，端口1至端口N分别用于连接FPGA上N个待检测的焊点。端口Clk-C用于连接500KHz的时钟信号，对端口1至端口N的状态进行控制，其控制任意一个端口输出高电平状态，对外接电容器进行充电的时间可精确到1μs。端口Clk-S用于连接100MHz的高频时钟采样信号，对任意一个端口的信号进行采样，获取该端口的状态，并记录相应的采样周期数。CntK用于输出对相应端口的采样信号周期。寄存器State1至StateN分别用于标识对应端口的健康状态，寄存器NextSJ用于标识下一个待检测的焊点对应的端口。此外，端口RST用于输入系统的复位信号。
如图3所示，状态机工作时包括空闲状态和AWBR工作状态。状态机在空闲状态时，端口1至端口N均输出低电平状态，对外接电容器进行放电；状态机进入AWBR工作状态时，通过端口Clk-C的时钟信号控制端口K(1≤K≤N)输出高电平状态，通过端口K(1≤K≤N)给外接电容器充电，同时，通过端口Clk-S的高频时钟采样信号，对端口M(M＝K+1,当K＝N时，M＝1)的信号进行采样，采样结果由CntK输出，寄存器StateK(1≤K≤N)记录端口K(1≤K≤N)的健康状态，寄存器NextSJ标识下一个待检测的焊点对应的端口。
与现有的SJ-BIST方法相比，本发明采用分时电容技术，通过单个电容检测大量FPGA焊点电阻，大大减少了检测焊点的额外元件的数量，可以检测FPGA的所有未使用的引脚，有助于更精确地评估检测到的FPGA的运行状态。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上内容仅仅是对本发明结构所作的举例和说明，所属本技术领域的技术人员对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离发明的结构或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。
Claims (1)
1.基于单电容的FPGA焊点故障诊断方法，其特征在于，所述诊断方法采用基于单电容的FPGA焊点故障诊断装置实现，诊断装置包括状态机，所述状态机设有端口1至端口N共N个端口以及与端口1至端口N相对应的N个寄存器State1至StateN，N个寄存器State1至StateN均连接到寄存器NextSJ，状态机还设有端口Clk-S、端口Clk-C和端口CntK；
所述端口1至端口N分别用于连接FPGA上N个待检测的焊点；
所述端口Clk-C用于连接时钟信号，对端口1至端口N的状态进行控制，其控制任意一个端口输出高电平状态，对外接电容器进行充电；
所述端口Clk-S用于连接高频时钟采样信号，对任意一个端口的信号进行采样，获取该端口的状态，并记录相应的采样周期数；
所述端口CntK用于输出对相应端口的采样信号周期；
所述寄存器State1至StateN分别用于标识对应端口的健康状态；
所述寄存器NextSJ用于标识下一个待检测的焊点对应的端口；
所述状态机还设有端口RST，所述端口RST用于输入系统的复位信号；
所述状态机工作时包括空闲状态和AWBR工作状态；
所述状态机在空闲状态时，端口1至端口N均输出低电平状态，对外接电容器进行放电；所述状态机进入AWBR工作状态时，通过端口Clk-C的时钟信号控制端口K输出高电平状态，通过端口K给外接电容器充电，同时，通过端口Clk-S的高频时钟采样信号，对端口M的信号进行采样，采样结果由端口CntK输出，通过寄存器StateK记录端口K的健康状态，其中，1≤K≤N，M＝K+1,当K＝N时，M＝1；
所述诊断方法具体包括以下步骤：
步骤S1，首先建立FPGA焊点故障诊断方法模型，所述FPGA焊点故障诊断方法模型包括N个FPGA焊点的引脚Pin1至PinN，N个引脚Pin1至PinN均连接一个外接电容器；
步骤S2，设置所有N个引脚Pin1至PinN均输出低电平状态，对外接电容器进行放电；
步骤S3，设置引脚PinE输出高电平状态，对外接电容器进行充电，并设置所有PinF为高电阻状态，其中，1≤E＜N且1≤F≤N,F≠E,E+1；
步骤S4，采用高频时钟对引脚Pin(E+1)的信号进行采样，实时获取引脚Pin(E+1)的状态；
步骤S5，当引脚Pin(E+1)输出高电平状态时，通过记录高频时钟的周期数即可获取外部电容器的充电时间，进而计算出引脚PinE对应的FPGA焊点的电阻值，判断该FPGA焊点是否故障；
步骤S6，再次设置所有N个引脚Pin1至PinN均输出低电平状态，对外接电容器进行放电；
步骤S7，将E的值设置为E+1，并重复执行步骤S3至步骤S5；
步骤S8，重复执行步骤S7，直到E＝N-1，得到引脚Pin1至Pin(N-1)对应的FPGA焊点的电阻值，判断各FPGA焊点是否故障；
步骤S9，再次设置所有N个引脚Pin1至PinN均输出低电平状态，对外接电容器进行放电；
步骤S10，设置引脚PinN输出高电平状态，对外接电容器进行充电，并设置除Pin1和PinN以外的所有引脚为高电阻状态，通过对引脚Pin1的信号进行采样，获取引脚PinN对应的FPGA焊点的电阻值，判断该FPGA焊点是否故障。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910248347.0A CN109932639B (zh) | 2019-03-29 | 2019-03-29 | 基于单电容的fpga焊点故障诊断方法及诊断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910248347.0A CN109932639B (zh) | 2019-03-29 | 2019-03-29 | 基于单电容的fpga焊点故障诊断方法及诊断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109932639A CN109932639A (zh) | 2019-06-25 |
| CN109932639B true CN109932639B (zh) | 2022-02-11 |
Family
ID=66988626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910248347.0A Active CN109932639B (zh) | 2019-03-29 | 2019-03-29 | 基于单电容的fpga焊点故障诊断方法及诊断装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109932639B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111157878A (zh) * | 2019-12-31 | 2020-05-15 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 焊点测试结构及其测试方法 |
| CN111983436B (zh) * | 2020-08-03 | 2022-06-17 | 中国电子科技集团公司第十四研究所 | 一种复杂数字模块应力损伤监测预警装置和方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377336A (ja) * | 1989-08-19 | 1991-04-02 | Mitsubishi Electric Corp | ワイヤボンデイング装置 |
| CN104698366A (zh) * | 2015-03-26 | 2015-06-10 | 中国人民解放军空军工程大学 | Bga封装焊点连接失效故障监测方法 |
| CN105510842B (zh) * | 2016-01-05 | 2019-02-12 | 台州台鹰电动汽车有限公司 | 一种动力电池包多电芯焊点状态监控系统的监控方法 |
| CN207528819U (zh) * | 2017-11-30 | 2018-06-22 | 中国空气动力研究与发展中心超高速空气动力研究所 | 一种fpga焊点电阻检测电路 |
| CN109374148A (zh) * | 2018-11-26 | 2019-02-22 | 山东航天电子技术研究所 | 一种温度测量装置与测量方法 |
-
2019
- 2019-03-29 CN CN201910248347.0A patent/CN109932639B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109932639A (zh) | 2019-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109932639B (zh) | 基于单电容的fpga焊点故障诊断方法及诊断装置 | |
| US8587262B2 (en) | Assembled battery monitoring apparatus, method for detecting wiring disconnection of assembled battery, and assembled battery system | |
| US9322871B2 (en) | Current measurement circuit and method of diagnosing faults in same | |
| CN108957278B (zh) | 基于门极电荷Qg的大功率IGBT故障诊断及保护方法和装置 | |
| EP3265754A1 (de) | Messbrückenanordnung mit verbesserter fehlererkennung | |
| US11532843B2 (en) | Detection method and detection device for branch states of battery system | |
| CN109932640B (zh) | 一种高精度fpga焊点故障实时诊断方法及诊断装置 | |
| CN105388885B (zh) | 一种模拟量采集通道的表决方法及装置 | |
| CN110632912B (zh) | 一种dcs电源系统故障诊断方法 | |
| US20190317868A1 (en) | Systems and methods for real-time fault detection | |
| CN109459633A (zh) | 直流输电换流阀晶闸管级回路故障诊断方法及装置及系统 | |
| JP7228610B2 (ja) | 断線診断装置および断線診断方法 | |
| CN115831204A (zh) | 一种反熔丝编程器及编程方法 | |
| TW202024578A (zh) | 具監測功能的振動感測器及其振動訊號監測方法 | |
| CN113009313B (zh) | 传感器诊断装置和传感器检测电路 | |
| JP4120232B2 (ja) | Ｅｃｕ検査装置 | |
| Wang et al. | A low power online test method for FPGA single solder joint resistance | |
| CN105824000A (zh) | 一种校准输出板卡的方法 | |
| DE10248753B4 (de) | Halbleiterbaustein sowie Verfahren zum Funktionstest und zur Konfiguration eines Halbleiterbausteins | |
| EP3646039B1 (en) | Capacitor or capacitive sensor checking | |
| JP6554748B2 (ja) | 電圧検出装置 | |
| CN111983436B (zh) | 一种复杂数字模块应力损伤监测预警装置和方法 | |
| CN103345945A (zh) | 具有频率测试功能存储器测试设备及存储器测试方法 | |
| CN110446936B (zh) | 波形信号检测方法及装置 | |
| CN116359719A (zh) | 一种集成电路间歇性故障在线监测与智能预警方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |