CN115469211A - 一种避免多信号相互干扰的芯片管脚测试方法 - Google Patents

一种避免多信号相互干扰的芯片管脚测试方法 Download PDF

Info

Publication number
CN115469211A
CN115469211A CN202211112587.6A CN202211112587A CN115469211A CN 115469211 A CN115469211 A CN 115469211A CN 202211112587 A CN202211112587 A CN 202211112587A CN 115469211 A CN115469211 A CN 115469211A
Authority
CN
China
Prior art keywords
pin
pins
data
voltage
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202211112587.6A
Other languages
English (en)
Inventor
周春晓
钱裕香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Soft Test Certification Co ltd
Original Assignee
Wuxi Soft Test Certification Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Soft Test Certification Co ltd filed Critical Wuxi Soft Test Certification Co ltd
Priority to CN202211112587.6A priority Critical patent/CN115469211A/zh
Publication of CN115469211A publication Critical patent/CN115469211A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种避免多信号相互干扰的芯片管脚测试方法，包括如下测试步骤：S1、对待测芯片上的管脚进行梳理，查询管脚信息，确定管脚功能，将管脚进行分类，S2、预设管脚的输入和输出参数，S3、同一个时间内给芯片多个管脚加载电流测试电压，进行并发测试，采集电压数据，本发明通过对引脚分类，预设输入输出数据范围，每次选择同种类型中的一个引脚进行测试，从而能将同种功能的引脚之间的信号影响，使多个信号同时加载也能够顺利测试，且能够一次替换引脚，获取多组数据，再对数据进行统计，计算，即可获取每个引脚的测试数据与预设数据的符合情况，从而对每个引脚的性能进行了解，使引脚测试更加精准有序。

Description

一种避免多信号相互干扰的芯片管脚测试方法
技术领域
本发明涉及芯片测试技术领域，具体为一种避免多信号相互干扰的芯片管脚测试方法。
背景技术
引脚又叫管脚，是指从芯片内部电路引出与外围电路的接线，引脚构成了这块芯片的接口，按照功能划分，引脚包括主电源、外接晶振或振荡器、多功能A/O口，以及控制、选通和复位等，对芯片的测试，通常是通过引脚进行测试；
但是目前对于芯片管脚的测试中，相同功能的引脚加载信号后会会相互干扰，从而使芯片管脚测试数据与理论数据之间存在较大差距，无法快速的判断引脚测试的正确与否。
发明内容
本发明提供一种避免多信号相互干扰的芯片管脚测试方法，可以有效解决上述背景技术中提出目前对于芯片管脚的测试中，相同功能的引脚加载信号后会会相互干扰，从而使芯片管脚测试数据与理论数据之间存在较大差距，无法快速的判断引脚测试的正确与否的问题。
为实现上述目的，本发明提供如下技术方案：一种避免多信号相互干扰的芯片管脚测试方法，包括如下测试步骤：
S1、对待测芯片上的管脚进行梳理，查询管脚信息，确定管脚功能，将管脚进行分类；
S2、预设管脚的输入和输出参数；
S3、同一个时间内给芯片多个管脚加载电流测试电压，进行并发测试，采集电压数据；
S4、同一个时间内给芯片多个管脚加载电压测试电流，进行并发测试，采集电流数据；
S5、同一个时间内给芯片多个管脚加载特定逻辑电平和波形数据，进行并发测试，在设定的时钟周期内采集该管脚的电平状态；
S6、将测试的引脚替换为同类型的其他引脚，再次进行测试，获取测试数据；
S7、将测试获得的数据进行汇总，对管脚性能情况进行判定。
根据上述技术方案，所述S1中，对管脚进行分类时，先确定VCC和GND，再依次梳理剩下的管脚；
对管脚进行编号，记为管脚1、管脚2、管脚3……管脚n。
根据上述技术方案，所述S2中，查询的管脚信息包括管脚功能，预设输入电压、电流、逻辑电平和波形数据的参考范围，预设在该输入下的输出电流、电压和电平状态数据的范围；
对于逻辑电平、波形和电平状态数据进行预设时，需在相同的时钟周期内进行；
所述预设的输入电流记为A入，预设的对应输出电压记为A出；
所述预设的输入电压记为C入，预设的对应输出电流记为C出；
所述预设的输入逻辑电平数据记为E入，预设的输入波形数据记为F入，预设的对应输出电平状态数据记为G出；
根据上述技术方案，所述S3中，同时加载电流测试电压的管脚属于不同的类别；
实际加载的电流需在A入范围内，记为A1，采集的电压数据记为B11、B12、B13……B1n；
所述S6中，引脚替换时，每个类型的引脚按照位置的顺序进行替换，其中一个类型的引脚替换结束，其他引脚类型继续替换时，替换结束的引脚不再进行替换，使用最后一个引脚继续进行测试；
第一次替换管脚后实际加载的电流记为A2，采集的电压数据记为B21、B22、B23……B2n；
第二次替换管脚后实际加载的电流记为A3，采集的电压数据记为B31、B32、B33……B3n；
第i次替换管脚后实际加载的电流记为Ai，采集的电压数据记为Bi1、Bi2、Bi3……Bin；
Ai满足如下公式：
Ai+1＝0.9Ai；
其中，i表示第i次替换管脚。
根据上述技术方案，所述S4中，每次加载电压的管脚与S3中相同，所述加载的电压在C入范围内；
实际加载的电压记为Ci，采集的电流数据记为Di1、Di2、Di3……Din；
Ci满足如下公式：
Ci+1＝0.9Ci；
其中，i表示第i次替换管脚。
根据上述技术方案，所述S5中，对管脚的电平状态数据进行采集时，需要在相同的时钟周期内；
实际加载的逻辑电平记为E1，实际加载的波形记为F1，采集的电平状态数据记为Gi 1、Gi2、Gi3……Gin，i表示第i次替换管脚；
E1在E入的范围内，F1在F入的范围内；
所述S6中，每次减少测试的管脚个数加载的逻辑电平仍为E1，加载的波形仍为F1。
根据上述技术方案，所述S7中，将预设的电压参数与采集到的Bi1、Bi2、Bi3……Bin数据进行对比；
将预设的电流参数与采集到的Di1、Di2、Di3……Din数据进行对比；
将预设的电平状态数据与采集到的Gi1、Gi2、Gi3……Gin数据进行对比。
根据上述技术方案，所述S7中，统计对比结果，计算每种测试与预设数据的符合率；
再对每个引脚的性能符合情况进行判断。
与现有技术相比，本发明的有益效果：
1、通过将管脚进行分类和编号，将功能相同的管脚分为一类，从而能够在进行引脚测试的时候，选择不同类别的管脚进行测试，多个不同功能的管脚同时进行测试，即使加载了多种信号，但是每种信号与引脚一一对应，不会造成一对多的现象，从而减少了多信号之间的干扰，使在引脚测试时，数据更加精准。
2、通过加载电流测试电压，加载电压测试电流，加载逻辑电平和波形，测试输出电平状态，对引脚的多个数据进行采集，并且在每次测试后更换同类型的引脚，保证每个引脚都进行测试，对电流、电压数据输入数据进行调整，从而获取多组数据，能够使管脚测试采集的数据更加丰富，为后续对管脚的性能的判断提供数据依据。
3、通过将采集到的电压数据、电流数据和电平状态数据分别与预设的输出数据进行对比，统计实际采集数据是否在预设输出数据的范围内，计算测试数据与预设数据的符合率，从而判断引脚是否能够正常使用，通过统计和计算出来的数据更具有说服力，避免单个数据造成的误差。
综上所述，通过对引脚分类，预设输入输出数据范围，每次选择同种类型中的一个引脚进行测试，从而能将同种功能的引脚之间的信号影响，使多个信号同时加载也能够顺利测试，且能够一次替换引脚，获取多组数据，再对数据进行统计，计算，即可获取每个引脚的测试数据与预设数据的符合情况，从而对每个引脚的性能进行了解，使引脚测试更加精准有序。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是本发明芯片管脚测试方法步骤图；
图2是本发明的引脚替换示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例：如图1-2所示，本发明提供一种技术方案，一种避免多信号相互干扰的芯片管脚测试方法，包括如下测试步骤：
S1、对待测芯片上的管脚进行梳理，查询管脚信息，确定管脚功能，将管脚进行分类；
S2、预设管脚的输入和输出参数；
S3、同一个时间内给芯片多个管脚加载电流测试电压，进行并发测试，采集电压数据；
S4、同一个时间内给芯片多个管脚加载电压测试电流，进行并发测试，采集电流数据；
S5、同一个时间内给芯片多个管脚加载特定逻辑电平和波形数据，进行并发测试，在设定的时钟周期内采集该管脚的电平状态；
S6、将测试的引脚替换为同类型的其他引脚，再次进行测试，获取测试数据；
S7、将测试获得的数据进行汇总，对管脚性能情况进行判定。
根据上述技术方案，S1中，对管脚进行分类时，先确定VCC和GND，再依次梳理剩下的管脚；
对管脚进行编号，记为管脚1、管脚2、管脚3……管脚n。
通过将管脚进行分类和编号，将功能相同的管脚分为一类，从而能够在进行引脚测试的时候，选择不同类别的管脚进行测试，多个不同功能的管脚同时进行测试，即使加载了多种信号，但是每种信号与引脚一一对应，不会造成一对多的现象，从而减少了多信号之间的干扰，使在引脚测试时，数据更加精准。
根据上述技术方案，S2中，查询的管脚信息包括管脚功能，预设输入电压、电流、逻辑电平和波形数据的参考范围，预设在该输入下的输出电流、电压和电平状态数据的范围；
对于逻辑电平、波形和电平状态数据进行预设时，需在相同的时钟周期内进行；
预设的输入电流记为A入，预设的对应输出电压记为A出；
预设的输入电压记为C入，预设的对应输出电流记为C出；
预设的输入逻辑电平数据记为E入，预设的输入波形数据记为F入，预设的对应输出电平状态数据记为G出；
根据上述技术方案，S3中，同时加载电流测试电压的管脚属于不同的类别；
实际加载的电流需在A入范围内，记为A1，采集的电压数据记为B11、B12、B13……B1n；
S6中，引脚替换时，每个类型的引脚按照位置的顺序进行替换，其中一个类型的引脚替换结束，其他引脚类型继续替换时，替换结束的引脚不再进行替换，使用最后一个引脚继续进行测试；
第一次替换管脚后实际加载的电流记为A2，采集的电压数据记为B21、B22、B23……B2n；
第二次替换管脚后实际加载的电流记为A3，采集的电压数据记为B31、B32、B33……B3n；
第i次替换管脚后实际加载的电流记为Ai，采集的电压数据记为Bi1、Bi2、Bi3……Bin；
通过多次替换完成全部引脚的测试，从而能够保证每个引脚均能够进行测试，每次替换后输入不同的符合需要的数据，能够多多个维度测试引脚性能，保证芯片引脚的测试效果更精准；
Ai满足如下公式：
Ai+1＝0.9Ai；
其中，i表示第i次替换管脚。
通过加载电流测试电压，加载电压测试电流，加载逻辑电平和波形，测试输出电平状态，对引脚的多个数据进行采集，并且在每次测试后更换同类型的引脚，保证每个引脚都进行测试，从而获取多组数据，能够使管脚测试采集的数据更加丰富，为后续对管脚的性能的判断提供数据依据。
根据上述技术方案，S4中，每次加载电压的管脚与S3中相同，加载的电压在C入范围内；
实际加载的电压记为Ci，采集的电流数据记为Di1、Di2、Di3……Din；
Ci满足如下公式：
Ci+1＝0.9Ci；
其中，i表示第i次替换管脚。
根据上述技术方案，S5中，对管脚的电平状态数据进行采集时，需要在相同的时钟周期内；
实际加载的逻辑电平记为E1，实际加载的波形记为F1，采集的电平状态数据记为Gi 1、Gi2、Gi3……Gin，i表示第i次替换管脚；
E1在E入的范围内，F1在F入的范围内；
S6中，每次减少测试的管脚个数加载的逻辑电平仍为E1，加载的波形仍为F1；
加入相同的逻辑电平和波形数据，避免对波形数据的变化，使输入的操作更加便捷，能够保证输入不便的情况下，对输出数据进行直接的对比，从而方便对电平状态数据的采集和对比。
根据上述技术方案，S7中，将预设的电压参数与采集到的Bi1、Bi2、Bi3……Bin数据进行对比；
将预设的电流参数与采集到的Di1、Di2、Di3……Din数据进行对比；
将预设的电平状态数据与采集到的Gi1、Gi2、Gi3……Gin数据进行对比。
根据上述技术方案，S7中，统计对比结果，计算每种测试与预设数据的符合率；
再对每个引脚的性能符合情况进行判断。
通过将采集到的电压数据、电流数据和电平状态数据分别与预设的输出数据进行对比，统计实际采集数据是否在预设输出数据的范围内，计算测试数据与预设数据的符合率，从而判断引脚是否能够正常使用，通过统计和计算出来的数据更具有说服力，避免单个数据造成的误差。
最后应说明的是：以上所述仅为本发明的优选实例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种避免多信号相互干扰的芯片管脚测试方法，其特征在于：包括如下测试步骤：
S1、对待测芯片上的管脚进行梳理，查询管脚信息，确定管脚功能，将管脚进行分类；
S2、预设管脚的输入和输出参数；
S3、同一个时间内给芯片多个管脚加载电流测试电压，进行并发测试，采集电压数据；
S4、同一个时间内给芯片多个管脚加载电压测试电流，进行并发测试，采集电流数据；
S5、同一个时间内给芯片多个管脚加载特定逻辑电平和波形数据，进行并发测试，在设定的时钟周期内采集该管脚的电平状态；
S6、将测试的引脚替换为同类型的其他引脚，再次进行测试，获取测试数据；
S7、将测试获得的数据进行汇总，对管脚性能情况进行判定。
2.根据权利要求1所述的一种避免多信号相互干扰的芯片管脚测试方法，其特征在于，所述S1中，对管脚进行分类时，先确定VCC和GND，再依次梳理剩下的管脚；
对管脚进行编号，记为管脚1、管脚2、管脚3……管脚n。
3.根据权利要求1所述的一种避免多信号相互干扰的芯片管脚测试方法，其特征在于，所述S2中，查询的管脚信息包括管脚功能，预设输入电压、电流、逻辑电平和波形数据的参考范围，预设在该输入下的输出电流、电压和电平状态数据的范围；
对于逻辑电平、波形和电平状态数据进行预设时，需在相同的时钟周期内进行；
所述预设的输入电流记为A入，预设的对应输出电压记为A出；
所述预设的输入电压记为C入，预设的对应输出电流记为C出；
所述预设的输入逻辑电平数据记为E入，预设的输入波形数据记为F入，预设的对应输出电平状态数据记为G出。
4.根据权利要求1所述的一种避免多信号相互干扰的芯片管脚测试方法，其特征在于，所述S3中，同时加载电流测试电压的管脚属于不同的类别；
实际加载的电流需在A入范围内，记为A1，采集的电压数据记为B11、B12、B13……B1n；
所述S6中，引脚替换时，每个类型的引脚按照位置的顺序进行替换，其中一个类型的引脚替换结束，其他引脚类型继续替换时，替换结束的引脚不再进行替换，使用最后一个引脚继续进行测试；
第一次替换管脚后实际加载的电流记为A2，采集的电压数据记为B21、B22、B23……B2n；
第二次替换管脚后实际加载的电流记为A3，采集的电压数据记为B31、B32、B33……B3n；
第i次替换管脚后实际加载的电流记为Ai，采集的电压数据记为Bi1、Bi2、Bi3……Bin；
Ai满足如下公式：
Ai+1＝0.9Ai；
其中，i表示第i次替换管脚。
5.根据权利要求4所述的一种避免多信号相互干扰的芯片管脚测试方法，其特征在于，所述S4中，每次加载电压的管脚与S3中相同，所述加载的电压在C入范围内；
实际加载的电压记为Ci，采集的电流数据记为Di1、Di2、Di3……Din；
Ci满足如下公式：
Ci+1＝0.9Ci；
其中，i表示第i次替换管脚。
6.根据权利要求4所述的一种避免多信号相互干扰的芯片管脚测试方法，其特征在于，所述S5中，对管脚的电平状态数据进行采集时，需要在相同的时钟周期内；
实际加载的逻辑电平记为E1，实际加载的波形记为F1，采集的电平状态数据记为Gi1、Gi2、Gi3……Gin，i表示第i次替换管脚；
E1在E入的范围内，F1在F入的范围内；
所述S6中，每次减少测试的管脚个数加载的逻辑电平仍为E1，加载的波形仍为F1。
7.根据权利要求1所述的一种避免多信号相互干扰的芯片管脚测试方法，其特征在于，所述S7中，将预设的电压参数与采集到的Bi1、Bi2、Bi3……Bin数据进行对比；
将预设的电流参数与采集到的Di1、Di2、Di3……Din数据进行对比；
将预设的电平状态数据与采集到的Gi1、Gi2、Gi3……Gin数据进行对比。
8.根据权利要求7所述的一种避免多信号相互干扰的芯片管脚测试方法，其特征在于，所述S7中，统计对比结果，计算每种测试与预设数据的符合率；
再对每个引脚的性能符合情况进行判断。
CN202211112587.6A 2022-09-13 2022-09-13 一种避免多信号相互干扰的芯片管脚测试方法 Withdrawn CN115469211A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211112587.6A CN115469211A (zh) 2022-09-13 2022-09-13 一种避免多信号相互干扰的芯片管脚测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211112587.6A CN115469211A (zh) 2022-09-13 2022-09-13 一种避免多信号相互干扰的芯片管脚测试方法

Publications (1)

Publication Number Publication Date
CN115469211A true CN115469211A (zh) 2022-12-13

Family

ID=84333640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211112587.6A Withdrawn CN115469211A (zh) 2022-09-13 2022-09-13 一种避免多信号相互干扰的芯片管脚测试方法

Country Status (1)

Country Link
CN (1) CN115469211A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115792582A (zh) * 2023-02-03 2023-03-14 珠海市杰理科技股份有限公司 芯片测试方法、装置及设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115792582A (zh) * 2023-02-03 2023-03-14 珠海市杰理科技股份有限公司 芯片测试方法、装置及设备

Similar Documents

Publication Publication Date Title
CN105897267A (zh) 一种模拟数字转换器单粒子效应测试方法及系统
CN101587172A (zh) 一种二次电池测试系统
CN115469211A (zh) 一种避免多信号相互干扰的芯片管脚测试方法
CN112649719B (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
CN115542132A (zh) Soc芯片内建测试电路、soc芯片及测试方法
US6578169B1 (en) Data failure memory compaction for semiconductor test system
CN112051002A (zh) 一种压力变送器批量自动标定系统及其标定方法
WO2022111278A1 (zh) 一种并发请求超时的诊断方法及装置、设备、存储介质
CN109725250B (zh) 一种片上系统芯片模拟电路的测试系统及测试方法
CN112100960B (zh) 动态检测fpga芯片内压降的方法及fpga芯片
CN107861002A (zh) 一种超级电容电压检测系统
CN110286257A (zh) 电流检测方法及装置，电子设备及计算机可读存储介质
CN107643476A (zh) 一种基于虚拟仪器技术的Profibus总线绝缘性能测试方法
CN113376564B (zh) 基于数据分析的智能电表计量校正方法、装置及终端
US11686768B2 (en) System and method of testing single DUT through multiple cores in parallel
CN113409861B (zh) 阈值电压的获取系统、传递方法、装置、设备及存储介质
CN115078823A (zh) 一种提高电能计量精度的方法和装置
CN109728625B (zh) 数据中心储能用soc校准方法、装置及系统
KR19990079785A (ko) 내장 자기 테스트 회로
CN113985250B (zh) Fpga芯片内部开关矩阵的开关量全覆盖测试方法
CN116758968B (zh) 存储器内建自测试方法及其电路、芯片
CN216053011U (zh) 一种检测电路、mcu自动化设备及bms自动化设备
CN116755953B (zh) 测试结果分组方法、装置、电子设备及可读存储介质
US20230204660A1 (en) Chip test circuit and circuit test method
CN118169462A (zh) 多通道电压电流测量方法和多通道测试驱动系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20221213