CN109887932B - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN109887932B CN109887932B CN201910143050.8A CN201910143050A CN109887932B CN 109887932 B CN109887932 B CN 109887932B CN 201910143050 A CN201910143050 A CN 201910143050A CN 109887932 B CN109887932 B CN 109887932B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- source
- gate insulating
- line layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
阵列基板包括衬底基板、有源层、栅极绝缘层、电介质层、第一过孔以及源漏电极。所述第一过孔贯穿所述电介质层、所述栅极绝缘层以及所述栅极线层，暴露出所述有源层的源漏电极接触部分，所述源漏电极通过所述第一过孔，与所述源漏电极接触部分相接触。通过贯穿电介质层、栅极绝缘层以及栅极线层的第一过孔，利用源漏电极将栅极线层与有源层相连通，在实现与桥式连接结构相同功能的基础上，既简化了栅极线层与有源层之间连接结构，又减小了栅极线层与有源层之间连接结构所占据的空间。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
在显示技术领域，液晶显示器(Liquid Crystal Display,LCD)和有源矩阵驱动式有机电致发光(Active Matrix Organic Light-Emitting Diode,AMOLED)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本屏幕等。
薄膜晶体管(Thin Film Transistor,TFT)阵列基板是目前LCD装置和AMOLED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。通常阵列基板上薄膜晶体管的结构又包括层叠设置于衬底基板上的栅极线层、栅极绝缘层、有源层、源漏电极以及绝缘层，在这种薄膜晶体管结构中，栅极线层与有源层之间的接触孔是通过源漏电极进行桥式连接的，在源漏电极工艺流程阶段会通过两个源漏电极接触过孔进行连接，形成一条跳线，这种连接的结构复杂，占据薄膜晶体管内的空间较多。
综上所述，现有阵列基板存在栅极线层与有源层之间连接结构复杂、占据薄膜晶体管内的空间较多的问题。故，有必要提供一种阵列基板及其制作方法、显示装置来改善这一缺陷。
发明内容
本揭示提供一种阵列基板及其制作方法、显示装置，用于解决现有阵列基板存在栅极线层与有源层之间连接结构复杂、占据薄膜晶体管内的空间较多的问题。
本揭示实施例提供一种阵列基板，包括：
衬底基板；
有源层，所述有源层设置于所述衬底基板上，所述有源层包括位于两端的源漏电极接触部分和位于中间的沟道部分；
栅极绝缘层，所述栅极绝缘层设置于所述有源层上；
栅极线层，所述栅极线层设置于所述栅极绝缘层上；
电介质层，所述电介质层设置于所述栅极绝缘层以及所述栅极线层上；
第一过孔，所述第一过孔贯穿所述电介质层、所述栅极绝缘层以及所述栅极线层，暴露出所述有源层的所述源漏电极接触部分；以及
源漏电极，所述源漏电极通过所述第一过孔，与所述源漏电极接触部分相接触。
根据本揭示一实施例，所述阵列基板还包括第二过孔，所述第二过孔贯穿所述电介质层和所述栅极绝缘层，暴露出所述有源层的所述源漏电极接触部分，所述源漏电极通过所述第二过孔与所述源漏电极接触部分相接触。
根据本揭示一实施例，所述第二过孔的截面形状为倒置梯形。
根据本揭示一实施例，所述阵列基板还包括缓冲层，所述缓冲层设置于所述衬底基板与所述有源层之间。
根据本揭示一实施例，所述栅极线层的材料包括钼。
根据本揭示一实施例，所述衬底基板的材料包括聚酰亚胺。
本揭示实施例提供一种阵列基板的制作方法，包括：
步骤S10：提供衬底基板，所述衬底基板上设有缓冲层、有源层、栅极绝缘层以及设置于所述栅极绝缘层上的栅极线层；
步骤S20：对所述栅极线层进行刻蚀，形成贯穿所述栅极线层的第一过孔；
步骤S30：在所述栅极线层以及所述栅极绝缘层上形成电介质层；
步骤S40：对所述电介质层以及所述栅极绝缘层进行刻蚀，在所述第一过孔的基础上形成贯穿所述电介质层、所述栅极线层以及所述栅极绝缘层的第二过孔，并暴露出所述有源层；以及
步骤S50：在所述第二过孔上沉积形成源漏电极。
根据本揭示一实施例，所述第一过孔的截面形状为倒置梯形。
根据本揭示一实施例，所述第二过孔靠近所述电介质层一端的宽度大于所述第一过孔的宽度，所述第二过孔靠近所述有源层一端的宽度小于所述第一过孔的宽度。
本揭示还提供一种显示装置，包括如上述的阵列基板。
本揭示实施例的有益效果：本揭示实施例通过贯穿电介质层、栅极绝缘层以及栅极线层的过孔，利用源漏电极将栅极线层与有源层相连通，在实现与桥式连接结构相同功能的基础上，既简化了栅极线层与有源层之间连接结构，又减小了栅极线层与有源层之间连接结构所占据的空间。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是揭示的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本揭示实施例一提供的阵列基板的截面结构示意图；
图2为本揭示实施例二提供的阵列基板制作方法的流程示意图；
图3为本揭示实施例二提供的阵列基板的截面结构示意图；
图4为本揭示实施例二提供的阵列基板的截面结构示意图；
图5为本揭示实施例二提供的阵列基板的截面结构示意图；
图6为本揭示实施例二提供的阵列基板的截面结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本揭示可用以实施的特定实施例。本揭示所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本揭示，而非用以限制本揭示。在图中，结构相似的单元是用以相同标号表示。
下面结合附图和具体实施例对本揭示做进一步的说明：
实施例一：
本实施例提供一种阵列基板，下面结合图1进行详细说明。
如图1所示，图1为本揭示实施例提供的阵列基板100的截面结构示意图，所述阵列基板100包括：衬底基板101，有源层103，所述有源层103设置于所述衬底基板101上，所述有源层101包括位于所述有源层103两端的源漏电极接触部分111和位于中间的沟道部分110。
所述阵列基板100还包括栅极绝缘层以及栅极线层。在本实施例中，所述栅极绝缘层包括第一栅极绝缘层104和第二栅极绝缘层106，所述栅极线层包括第一栅极线层105和第二栅极线层107。所述第一栅极线层104设置于所述衬底基板101以及所述有源层103上，所述第一栅极线层105设置于所述第一栅极绝缘层104上，第二栅极绝缘层106设置于所述第一栅极绝缘层104以及所述第一栅极线层105上，所述第二栅极线层107设置于所述第二栅极绝缘层106上。
所述阵列基板100还包括电介质层108，所述电介质层108设置于所述第二栅极绝缘层106以及第二栅极线层107上。
在本实施例中，所述阵列基板100还包括第一过孔112，所述第一过孔112贯穿所述电介质层108、所述第二栅极绝缘层106、所述第二栅极线层107以及所述第一栅极绝缘层104，暴露出所述有源层103的所述源漏电极接触部分111。
在本实施例中，所述阵列基板100还包括源漏电极109，所述源漏电极109通过所述第一过孔112，与所述源漏电极接触部分111相接触。
在本实施例中，第一过孔112穿过所述第二栅极线层107，源漏电极109与所述第二栅极线层107通过第一过孔112形成侧面接触，从而避免在电介质层108上重新开孔形成跳线结构，在实现与桥式连接结构相同功能的基础上，既简化了第二栅极线层107与有源层103之间连接结构，又减小了第二栅极线层107与有源层103之间连接结构所占据的空间。
在实施例中，所述阵列基板100还包括第二过孔113，所述第二过孔113贯穿所述电介质层108、第二栅极绝缘层106以及第一栅极绝缘层104，暴露出所述有源层103的所述源漏电极接触部分111，所述源漏电极109通过所述第二过孔113与所述源漏电极接触部分111相接触。
优选的，第一过孔112的截面形状为倒置梯形。
优选的，所述第二过孔113的截面形状为倒置梯形。
优选的，所述阵列基板100还包括缓冲层102，所述缓冲层102设置于所述衬底基板101与所述有源层103之间。
优选的，所述第一栅极线层105和第二栅极线层107的材料均为金属钼。
优选的，所述衬底基板101的材料为聚酰亚胺。
实施例二：
本实施例提供一种阵列基板的制作方法，下面结合图2至图6进行详细说明。
如图2所述，图2为本揭示实施例提供的阵列基板300的制作方法的流程示意图，所述方法包括：
步骤S10：如图3所示，提供衬底基板301，所述衬底基板301上设有缓冲层302、有源层303、栅极绝缘层，所述栅极绝缘层包括第一栅极绝缘层304和第二栅极绝缘层305，以及设置于所述第二栅极绝缘层305上的栅极线层306。
步骤S20：对所述栅极线层306进行刻蚀，形成贯穿所述栅极线层306的第一过孔307。
在本实施例中，所述第一过孔307的截面形状为倒置梯形。
步骤S30：如图4所示，在所述栅极线层306以及所述第二栅极绝缘层305上形成电介质层401。
步骤S40：如图5所示，对所述电介质层401、所述第二栅极绝缘层305以及所述第一栅极绝缘层304进行刻蚀，在第一过孔307的基础上形成贯穿所述电介质层401、所述第二栅极绝缘层305、所述第一栅极绝缘层304的第二过孔501，并暴露出所述有源层303。所述第一过孔307与所述第二过孔501连通。在本实施例中，所述第二过孔501的截面形状为倒置梯形。
步骤S50：如图6所示，在所述第二过孔501上沉积形成源漏电极。
在本实施例中，所述第二过孔501靠近所述电介质层401一端的宽度大于所述第一过孔307的宽度，所述第二过孔501靠近所述有源层303一端的宽度小于所述第一过孔307的宽度。
本揭示实施例还提供一种显示装置，包括如上述的阵列基板，且所述阵列基板能够实现上述阵列基板相同的技术效果，此处不再赘述。
本揭示实施例通过贯穿电介质层、栅极绝缘层以及栅极线层的过孔，利用源漏电极将栅极线层与有源层相连通，在实现与桥式连接结构相同功能的基础上，既简化了栅极线层与有源层之间连接结构，又减小了栅极线层与有源层之间连接结构所占据的空间。
综上所述，虽然本揭示以优选实施例揭露如上，但上述优选实施例并非用以限制本揭示，本领域的普通技术人员，在不脱离本揭示的精神和范围内，均可作各种更动与润饰，因此本揭示的保护范围以权利要求界定的范围为基准。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底基板；
有源层，所述有源层设置于所述衬底基板上，所述有源层包括位于两端的源漏电极接触部分和位于中间的沟道部分；
栅极绝缘层，所述栅极绝缘层包括层叠设置于所述有源层上的第一栅极绝缘层和第二栅极绝缘层；
栅极线层，所述栅极线层包括设置于所述第一栅极绝缘层上的第一栅极线层和设置于所述第二栅极绝缘层上的第二栅极线层；
电介质层，所述电介质层设置于所述栅极绝缘层以及所述栅极线层上；
第一过孔，所述第一过孔贯穿所述电介质层、所述第二栅极线层、所述第二栅极绝缘层以及所述第一栅极绝缘层，暴露出所述源漏电极接触部分以及所述第二栅极线层；以及
源漏电极，所述源漏电极通过所述第一过孔，与所述源漏电极接触部分相接触，并与所述第二栅极线层形成侧面接触，所述源漏电极覆盖所述第二栅极线层。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第二过孔，所述第二过孔贯穿所述电介质层和所述栅极绝缘层，暴露出所述有源层的所述源漏电极接触部分，所述源漏电极通过所述第二过孔与所述源漏电极接触部分相接触。
3.如权利要求2所述的阵列基板，其特征在于，所述第二过孔的截面形状为倒置梯形。
4.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层，所述缓冲层设置于所述衬底基板与所述有源层之间。
5.如权利要求1所述的阵列基板，其特征在于，所述栅极线层的材料包括钼。
6.如权利要求1所述的阵列基板，其特征在于，所述衬底基板的材料包括聚酰亚胺。
7.一种阵列基板的制作方法，其特征在于，包括：
步骤S10：提供衬底基板，所述衬底基板上设有缓冲层、有源层、栅极绝缘层以及栅极线层，所述栅极绝缘层包括层叠设置于所述有源层上的第一栅极绝缘层和第二栅极绝缘层，所述栅极线层包括设置于所述第一栅极绝缘层上的第一栅极线层和设置于所述第二栅极绝缘层上的第二栅极线层；
步骤S20：对所述第二栅极线层进行刻蚀，形成贯穿所述第二栅极线层的第一过孔；
步骤S30：在所述第二栅极线层以及所述第二栅极绝缘层上形成电介质层；
步骤S40：对所述电介质层、所述第二栅极绝缘层以及所述第一栅极绝缘层进行刻蚀，在所述第一过孔的基础上形成贯穿所述电介质层、所述第二栅极线层、所述第二栅极绝缘层以及所述第一栅极绝缘层的第二过孔，并暴露出所述有源层和所述第二栅极线层；以及
步骤S50：在所述第二过孔上沉积形成源漏电极，所述源漏电极通过所述第二过孔与所述有源层接触，并与所述第二栅极线层形成侧面接触，所述源漏电极覆盖所述第二栅极线层。
8.如权利要求7所述的制作方法，其特征在于，所述第一过孔的截面形状为倒置梯形。
9.如权利要求8所述的制作方法，其特征在于，所述第二过孔靠近所述电介质层一端的宽度大于所述第一过孔的宽度，所述第二过孔靠近所述有源层一端的宽度小于所述第一过孔的宽度。
10.一种显示装置，其特征在于，包括如权利要求1至6任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910143050.8A CN109887932B (zh) | 2019-02-26 | 2019-02-26 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910143050.8A CN109887932B (zh) | 2019-02-26 | 2019-02-26 | 阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109887932A CN109887932A (zh) | 2019-06-14 |
| CN109887932B true CN109887932B (zh) | 2021-11-02 |
Family
ID=66929474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910143050.8A Active CN109887932B (zh) | 2019-02-26 | 2019-02-26 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109887932B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI363386B (en) * | 2008-07-04 | 2012-05-01 | Au Optronics Corp | Semiconductor structure and method for manufacturing the same |
| CN106708326A (zh) * | 2017-01-10 | 2017-05-24 | 京东方科技集团股份有限公司 | 触控基板及显示装置 |
| CN107591417B (zh) * | 2017-09-22 | 2020-12-04 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
| CN108598087B (zh) * | 2018-04-26 | 2021-01-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、电子装置 |
-
2019
- 2019-02-26 CN CN201910143050.8A patent/CN109887932B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109887932A (zh) | 2019-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276607B2 (en) | Display panel, manufacturing method thereof and display device | |
| US20170045984A1 (en) | Array substrate, fabricating method thereof and display device | |
| CN102655175B (zh) | Tft、阵列基板及显示装置、制备该tft的掩模板 | |
| US10444579B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| US9881942B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US7768618B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US10483296B2 (en) | TFT and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| JP2006330470A (ja) | 液晶表示装置及びその製造方法 | |
| US8189130B2 (en) | Array substrate, liquid crystal display panel and method for manufacturing the same | |
| WO2019205333A1 (zh) | 阵列基板及其制作方法 | |
| US20200251501A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US20180337202A1 (en) | Tft substrate manufacturing method | |
| CN111415995B (zh) | 一种显示面板、其制作方法及显示装置 | |
| US10068924B2 (en) | Display panel and display apparatus | |
| US10651205B2 (en) | Array substrate, display panel and display device | |
| US7700952B2 (en) | Contact pad for thin film transistor substrate and liquid crystal display | |
| CN109887932B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR102129500B1 (ko) | 액정표시패널 | |
| US20170141238A1 (en) | Esl tft substrate structure and manufacturing method thereof | |
| US10763283B2 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| CN113299666B (zh) | 显示面板及其驱动方法、显示装置 | |
| CN111769138B (zh) | 阵列基板及其制造方法 | |
| CN114649349A (zh) | 显示基板及其制作方法、显示面板 | |
| CN113433747A (zh) | 阵列基板及制作方法、移动终端 | |
| US11088171B2 (en) | Array substrate, display panel and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |