CN109887744B - 多层电容器 - Google Patents

多层电容器 Download PDF

Info

Publication number
CN109887744B
CN109887744B CN201811093697.6A CN201811093697A CN109887744B CN 109887744 B CN109887744 B CN 109887744B CN 201811093697 A CN201811093697 A CN 201811093697A CN 109887744 B CN109887744 B CN 109887744B
Authority
CN
China
Prior art keywords
disposed
dummy
electrodes
multilayer capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811093697.6A
Other languages
English (en)
Other versions
CN109887744A (zh
Inventor
金汇大
朴祥秀
安永圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN109887744A publication Critical patent/CN109887744A/zh
Application granted granted Critical
Publication of CN109887744B publication Critical patent/CN109887744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种多层电容器,所述多层电容器包括:主体,所述主体包括有效区以及上覆盖区和下覆盖区,有效区包括多个介电层以及交替地设置的多个第一内电极和多个第二内电极,其中,各个介电层介于第一内电极和第二内电极之间,并且主体具有彼此相对的第一表面和第二表面以及彼此相对的第三表面和第四表面,第一内电极和第二内电极分别暴露于第三表面和第四表面;第一外电极和第二外电极,分别设置在第三表面和第四表面上,并分别连接到第一内电极和第二内电极;以及多个虚设电极,设置在下覆盖区中。设置在下覆盖区中的虚设电极的总厚度比下覆盖区的厚度和设置在主体的安装表面上的第一外电极和第二外电极中的一个的厚度之和的20%小。

Description

多层电容器
本申请要求于2017年12月6日在韩国知识产权局提交的第10-2017-0166501号韩国专利申请的优先权的权益,该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层电容器。
背景技术
随着电子装置的小型化,对无源元件的小型化和高电容的要求已经提高。
具体地,由于在近来的电子装置中,在有限空间中安装许多组件,所以除了对根据相关技术的确保二维安装面积的要求已经提高之外,对三维地减小芯片的厚度的要求也已经提高。
然而,当多层电容器的厚度减小时,可能存在以下问题:电容可能不适当地实现,机械刚性可能劣化。
此外,当堆叠的内电极的数量不足时,可能难以实现电容器的高电容,并且等效串联电阻(ESR)可能增加。
另外,当堆叠的内电极的数量不足时,每个内电极层的电容对形成整体电容的贡献增加。因此,甚至当仅仅在一层中电极的功能由于翘曲裂纹或内电极的氧化而丧失时,多层电容器的整体电容可能显著降低。
因此,为了改善低轮廓多层电容器的机械强度,已经公开了插入对形成电容没有电力地贡献的虚设电极的方法,但是在这种情况下,存在等效串联电感(ESL)可能增加的问题。
发明内容
本公开的一方面可以提供一种多层电容器,所述多层电容器能够显著降低ESL的增加程度,同时确保预定水平或更高的机械刚性。
根据本公开的一方面,一种多层电容器可以包括:主体,所述主体包括有效区以及上覆盖区和下覆盖区,所述有效区包括多个介电层以及交替地设置的多个第一内电极和多个第二内电极,其中,各个介电层介于所述第一内电极和所述第二内电极之间,所述上覆盖区和下覆盖区分别设置在所述有效区的上部和下部上,并且,所述主体具有彼此相对的第一表面和第二表面以及连接到所述第一表面和所述第二表面并且彼此相对的第三表面和第四表面,并且所述第一内电极和所述第二内电极分别暴露于所述主体的所述第三表面和所述第四表面;第一外电极和第二外电极,分别设置在所述主体的所述第三表面和所述第四表面上,并分别连接到所述第一内电极和所述第二内电极;以及多个虚设电极,设置在所述下覆盖区中,其中,设置在所述下覆盖区中的所述虚设电极的总厚度比所述下覆盖区的厚度和设置在所述主体的安装表面上的所述第一外电极和所述第二外电极中的一个的厚度之和的20%小。
所述虚设电极可以是与设置在所述有效区的下部中的内电极设置在相同方向上的电极。
所述虚设电极可以是浮置电极。
所述虚设电极可以包括浮置电极以及第一虚设图案和第二虚设图案,所述第一虚设图案和所述第二虚设图案形成为在其上形成有所述浮置电极的介电层上彼此分开并且分别连接到所述第一外电极和所述第二外电极。
所述多层电容器还可以包括设置在所述上覆盖区中的多个虚设电极,其中,设置在所述上覆盖区中的所述虚设电极的总厚度比所述上覆盖区的厚度和设置在所述主体的与所述主体的所述安装表面相对的表面上的所述第一外电极和所述第二外电极中的一个的厚度之和的20%小。
所述虚设电极可以是与设置在所述有效区的上部中的内电极设置在相同方向上的电极。
所述虚设电极可以是浮置电极。
所述虚设电极可以包括浮置电极以及第一虚设图案和第二虚设图案,所述第一虚设图案和所述第二虚设图案形成为在其上形成有所述浮置电极的介电层上彼此分开并且分别连接到所述第一外电极和所述第二外电极。
附图说明
通过下面结合附图的详细描述,本公开的以上和其它方面、特征和优点将被更清楚地理解,在附图中:
图1是示出根据本公开的示例性实施例的多层电容器100的示意性结构的透视图;
图2是沿图1的线I-I'截取的图1的实施例的截面图;
图3A至图3C是分别示出图1的第一内电极121和第二内电极122以及虚设电极123的结构的平面图;
图4是示出根据本公开的另一示例性实施例的多层电容器100的截面图;
图5是示出根据本公开的另一示例性实施例的多层电容器100的截面图;
图6是示出图5的浮置电极125的平面图;
图7是示出根据本公开的另一示例性实施例的多层电容器100的截面图;
图8是示出图7的虚设电极125的平面图;
图9是示出根据堆叠的虚设电极的数量的多层电容器的阻抗的比较结果的曲线图;以及
图10是示出根据堆叠的虚设电极的数量的多层电容器的等效串联电感(ESL)的比较结果的曲线图。
具体实施方式
现在将在下文中参照附图详细描述本公开的示例性实施例。
图1是示出根据本公开的示例性实施例的多层电容器100的示意性结构的透视图,图2是沿图1的线I-I'截取的截面图,图3A至图3C是分别示出图1的第一内电极121和第二内电极122以及虚设电极123的结构的平面图。
将定义主体110的方向,以便清楚地描述本公开的示例性实施例。附图中示出的X、Y和Z分别表示主体110的长度方向、宽度方向和厚度方向。这里,厚度方向可与介电层111堆叠所沿的堆叠方向相同。
参照图1至图3C,根据本公开的多层电容器100可包括主体110、第一外电极131和第二外电极132以及多个虚设电极123。
主体110可通过在Z方向上堆叠多个介电层111然后烧结堆叠的介电层111而形成,并且包括有效区115以及分别设置在有效区115的在Z方向上的上部和下部上的覆盖区112和113。
有效区115可包括多个介电层111以及在Z方向上交替地设置的多个第一内电极121和第二内电极122,其中,每个介电层111介于第一内电极121和第二内电极122之间。
在这种情况下,主体110的各个相邻介电层111可彼此成为一体,使得它们之间的边界不容易明显。
如上所述的主体110通常可具有六面体形状。然而,主体110的形状不限于此。
在本示例性实施例中,为了便于解释,主体110的在Z方向上彼此相对的两个表面将分别被定义为第一表面1和第二表面2或者底表面和顶表面,主体110的连接到第一表面1和第二表面2并在X方向上彼此相对的两个表面将被定义为主体110的第三表面3和第四表面4或者端表面,主体110的连接到第一表面1和第二表面2以及第三表面3和第四表面4并在Y方向上彼此相对的两个表面将被定义为主体110的第五表面5和第六表面6或者侧表面。
在本示例性实施例中,与主体110的下表面或底表面对应的第一表面1可以是面对印刷电路板的用于安装多层电容器100的表面的安装表面。
此外,覆盖区112和113可分别通过在有效区115的在Z方向上的上部和下部上堆叠一个或更多个介电层111而形成。
另外,介电层111可包含诸如BaTiO3基陶瓷粉末等的具有高介电常数的陶瓷材料。然而,介电层111的材料不限于此。
BaTiO3基陶瓷粉末可以是例如,Ca、Zr等部分固溶于BaTiO3等中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3或Ba(Ti1-yZry)O3,但BaTiO3基陶瓷粉末的示例不限于此。
此外,还可将陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等与陶瓷粉末一起添加到介电层111。
可使用例如过渡金属氧化物或碳化物、稀土元素、镁(Mg)、铝(Al)等作为陶瓷添加剂。
作为具有彼此不同极性的电极的第一内电极121和第二内电极122可暴露于主体110的第三表面3和第四表面4。
在这种情况下,第一内电极121和第二内电极122可通过介于其间的介电层111彼此电绝缘。
此外,交替地暴露于主体110的第三表面3和第四表面4的第一内电极121和第二内电极122的端部可分别电连接到第一外电极131和第二外电极132。
在这种情况下,第一内电极121和第二内电极122可使用导电金属(例如,镍(Ni)、镍(Ni)合金等)形成。然而,第一内电极121和第二内电极122的材料不限于此。
通过上述构造,当预定电压被施加到第一外电极131和第二外电极132时,电荷可在彼此面对的第一内电极121和第二内电极122之间累积。
在这种情况下,多层电容器100的电容可与在Z方向上彼此叠置的第一内电极121和第二内电极122之间的叠置面积成比例。
第一外电极131可设置在主体110的第三表面3上,第二外电极132可设置在主体110的第四表面4上。
可向第一外电极131和第二外电极132提供具有不同极性的电压,并且第一外电极131和第二外电极132可分别电连接到第一内电极121和第二内电极122的暴露部分。
如上所述的第一外电极131可包括设置在主体110的第三表面3上的第一连接部分131a;如上所述的第二外电极132可包括设置在主体110的第四表面4上的第二连接部分132a,从而第一外电极131和第二外电极132分别连接到第一内电极121和第二内电极122。此外,第一外电极131的第一带部131b从第一连接部分131a延伸到主体110的第一表面1的一部分和第二表面2的一部分;第二外电极132的第二带部132b从第二连接部分132a延伸到主体110的第一表面1的一部分和第二表面2的一部分。
这里,第一带部131b和第二带部132b可分别延伸到主体110的第五表面5的一部分和第六表面6的一部分。
另外,如果需要,可在第一外电极131和第二外电极132的表面上形成镀层(未示出)。
例如,第一外电极131可包括第一导电层(未示出)、形成在第一导电层上的第一镍(Ni)镀层以及形成在第一镍(Ni)镀层上的第一锡(Sn)镀层;第二外电极132可包括第二导电层(未示出)、形成在第二导电层上的第二镍(Ni)镀层以及形成在第二镍(Ni)镀层上的第二锡(Sn)镀层。
在本示例性实施例中,多个虚设电极123可设置在下覆盖区113中。
虚设电极123可使用包含导电金属的导电膏形成。
这里,导电金属可以是Ni、Cu、Pd或其合金,但不限于此。
在本示例性实施例中,虚设电极123可以是与第一内电极121或第二内电极122设置在相同方向上并设置在有效区115的下部中的电极,也就是说,基于附图,虚设电极123可以是第二内电极122。
因此,虚设电极123可暴露于主体110的第四表面4(与设置在有效区115的下部中的第二内电极122所暴露到的表面为相同表面),使得虚设电极123可连接到第二外电极132的第二连接部分132a。
当虚设电极123是与如上所述的设置在有效区115的下部中的内电极设置在相同方向上的电极时,可使多层电容器100的刚性增加,并且可防止第一内电极121或第二内电极122的氧化。
此外,当虚设电极123是与设置在有效区115的下部中的第一内电极121或第二内电极122设置在相同方向上的电极时,堆叠层的数量小的产品的接触故障可减少,并且用于实现目标电容的精细控制可容易地执行。
当虚设电极123插入主体110中时,主体110中的金属比率可增加,使得机械强度可改善并且裂纹发生频率可降低。
然而,当插入虚设电极123时,形成电感的电流回路中的磁性材料的部分可能增加,使得等效串联电感(ESL)可能在谐振点之后立即增加,并且次级峰值可能产生,使得总ESL可能增加。
因此,为了同时确保多层电容器的机械刚性和电气性能,需要插入虚设电极123,以使ESL的增加程度最小,同时通过增加一部分金属来抑制裂纹的产生。
根据频率的增加,电连接到第一内电极121或第二内电极122的电流回路倾向于形成最短路径。因此,最后,通过与下覆盖区113相邻的第一内电极121或第二内电极122、第一外电极131或第二外电极132和板形成的电流回路可成为形成ESL的主要组件。
在本示例性实施例中,设置在下覆盖区113中的虚设电极123的总厚度可被控制为比下覆盖区113的厚度B和设置在主体110的与主体110的安装表面对应的第一表面1或底表面上的第一外电极131或第二外电极132的厚度E之和的20%小。
因此,ESL的增加程度可小于10%,并且多层电容器的诸如翘曲裂纹的机械缺陷可减少。
可应用本数值极限的堆叠的虚设电极123的总数可由下面的式1来限制。
[式1]
Figure GDA0002721656510000071
这里,N是虚设电极123的总数,B是下覆盖区113的厚度,C是介电层111的厚度,D是第一内电极121或第二内电极122或者虚设电极123的厚度,E是第一外电极131或第二外电极132的厚度。
下面的表1示出了基于具有0603尺寸的多层电容器100,根据图2中示出的参数,通过应用式1而获得的结果。
这里,在样本1、样本6和样本11中,不存在虚设电极123,在样本2、样本7和样本12中,虚设电极123的数量为1,在样本3、样本8和样本13中,虚设电极123的数量为2,在样本4、样本9和样本14中,虚设电极123的数量为3,在样本5、样本10和样本15中,虚设电极123的数量为4。
[表1]
Figure GDA0002721656510000072
参照表1,作为对具有不同厚度的下覆盖区113中的每个使用式1计算的虚设电极123的优选数量与堆叠的虚设电极123的实际数量比较的结果,可确认的是,虚设电极123的数量不满足式1中规定的N的条件的样本是样本4、样本5、样本9、样本10以及样本13至样本15,其它样本(样本1至样本3、样本6至样本8、样本11以及样本12)满足的是设置在下覆盖区113中的虚设电极123的总厚度与下覆盖区113的厚度B和设置在主体110的与主体110的安装表面对应的第一表面1或底表面上的第一外电极131的第一带部131b或第二外电极132的第二带部132b的厚度之和的比值小于20%。
下面的表2示出了通过对表1中的样本执行电磁(EM)仿真而获得的结果。
[表2]
Figure GDA0002721656510000081
参考表2,可确认的是,随着虚设电极123的数量增加,ESL倾向于增加。
也就是说,可领会的是,由上述式1表示的用于确定虚设电极123的数量的标准与ESL的增加程度和减少机械结合的作用有关。
参照表2,可确认的是,表1中的设置在下覆盖区113中的虚设电极123的总厚度与下覆盖区113的厚度和设置在主体110的安装表面上的第一外电极131或第二外电极132的厚度之和的比值小于20%的样本2、样本3、样本7、样本8和样本12中,ESL的增加率小于10%。
图9是示出根据堆叠的虚设电极123的数量的多层电容器100的阻抗的比较结果的曲线图,图10是示出根据堆叠的虚设电极123的数量的多层电容器100的等效串联电感(ESL)的比较结果的曲线图,其中,发明示例1中的电容器没有虚设电极123,在发明示例2-5中的电容器所包括的虚设电极123的数量分别为1、2、3和4。
参照图9和图10,在预定频率范围内,不管堆叠的虚设电极123的数量如何,观察到电容是相似的,但随着虚设电极123的数量增加,ESL倾向于增加。
参照图4,还可在上覆盖区112中设置多个虚设电极124。
这里,设置在上覆盖区112中的虚设电极124的总厚度可比上覆盖区112的厚度和设置在主体110的第二表面2或顶表面(主体110的与主体110的安装表面相对的表面)上的第一外电极131的第一带部131b或第二外电极132的第二带部132b的厚度之和的20%小。
在本示例性实施例中,虚设电极124可以是与设置在有效区115的上部中的第一内电极121或第二内电极122设置在相同方向上的电极,即,基于附图的第一内电极121。
当如上所述还在上覆盖区112中设置虚设电极124时,多层电容器100可在厚度方向或Z方向上具有对称结构,使得与仅在下覆盖区113中存在虚设电极123的情况相比,可进一步改善多层电容器100在厚度方向或Z方向上的方向性并提高主体110的机械强度。
参照图5和图6,根据本公开的另一示例性实施例,虚设电极125和126可以是不与第一外电极131和第二外电极132连接的浮置电极。
参照图7和图8,根据本公开的另一示例性实施例,虚设电极可包括浮置电极125和126以及第一虚设图案127a和128a以及第二虚设图案127b和128b。
第一虚设图案127a和128a以及第二虚设图案127b和128b可形成为基于浮置电极125和126在X方向上彼此对称并且在其上形成有浮置电极125和126的介电层111上彼此分开,并且分别连接到第一外电极131和第二外电极132。
在这种情况下,可进一步提高主体110的可靠性弱的边缘部分的机械刚性。
如上所述,根据本公开的示例性实施例,可通过使多层电容器在下覆盖区中包括虚设电极,并将设置在下覆盖区中的虚设电极的总厚度控制为比下覆盖区的厚度和设置在主体的安装表面上的外电极的厚度之和的20%小,来提供能够显著降低ESL的增加程度,同时确保预定水平或更高的机械刚性的多层电容器。
尽管上面已经示出并描述了示例性实施例,但是对于本领域技术人员将明显的是,可在不脱离由所附权利要求限定的本发明的范围的情况下进行修改和改变。

Claims (8)

1.一种多层电容器,所述多层电容器包括:
主体,包括:有效区,所述有效区包括多个介电层以及交替地设置的多个第一内电极和多个第二内电极,其中,各个介电层介于所述第一内电极和所述第二内电极之间;以及上覆盖区和下覆盖区,分别设置在所述有效区的上部和下部上,其中,所述主体包括彼此相对的第一表面和第二表面以及连接到所述第一表面和所述第二表面并且彼此相对的第三表面和第四表面,并且所述第一内电极和所述第二内电极分别暴露于所述主体的所述第三表面和所述第四表面;
第一外电极和第二外电极,分别设置在所述主体的所述第三表面和所述第四表面上,并分别连接到所述第一内电极和所述第二内电极;以及
至少一个虚设电极,设置在所述下覆盖区中,并且在与所述下覆盖区的在连接所述第三表面和所述第四表面的方向上的中央部对应的区域中,所述虚设电极连续地延伸,所述虚设电极具有与设置在所述有效区中的最下内电极连接到的外电极电连接的第一端和与所述第三表面或所述第四表面相邻并分开的第二端,
其中,设置在所述下覆盖区中的所述虚设电极的总厚度比所述下覆盖区的厚度和设置在所述主体的安装表面上的所述第一外电极和所述第二外电极中的一个的厚度之和的20%小。
2.根据权利要求1所述的多层电容器,其中,所述虚设电极包括按照与设置在所述有效区的下部中的最下内电极的方向相同的方向设置的电极。
3.根据权利要求1所述的多层电容器,其中,所述虚设电极包括浮置电极。
4.根据权利要求1所述的多层电容器,所述多层电容器还包括设置在所述上覆盖区中的至少一个虚设电极,
其中,设置在所述上覆盖区中的所述虚设电极的总厚度比所述上覆盖区的厚度和设置在所述主体的与所述主体的所述安装表面相对的表面上的所述第一外电极和所述第二外电极中的一个的厚度之和的20%小。
5.根据权利要求4所述的多层电容器,其中,设置在所述上覆盖区中的所述虚设电极包括按照与设置在所述有效区的上部中的最上内电极的方向相同的方向设置的电极。
6.根据权利要求4所述的多层电容器,其中,设置在所述上覆盖区中的所述虚设电极包括浮置电极。
7.根据权利要求4所述的多层电容器,其中,设置在所述上覆盖区中的所述虚设电极包括浮置电极以及第一虚设图案和第二虚设图案,所述第一虚设图案和所述第二虚设图案形成为在其上形成有所述浮置电极的介电层上彼此分开并且分别连接到所述第一外电极和所述第二外电极。
8.根据权利要求4所述的多层电容器,其中,设置在所述上覆盖区中的所述虚设电极与设置在所述有效区中的最上内电极连接到同一外电极。
CN201811093697.6A 2017-12-06 2018-09-19 多层电容器 Active CN109887744B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0166501 2017-12-06
KR1020170166501A KR102499465B1 (ko) 2017-12-06 2017-12-06 적층형 커패시터

Publications (2)

Publication Number Publication Date
CN109887744A CN109887744A (zh) 2019-06-14
CN109887744B true CN109887744B (zh) 2021-09-17

Family

ID=66658493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811093697.6A Active CN109887744B (zh) 2017-12-06 2018-09-19 多层电容器

Country Status (3)

Country Link
US (1) US10622153B2 (zh)
KR (1) KR102499465B1 (zh)
CN (1) CN109887744B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7437871B2 (ja) * 2018-08-23 2024-02-26 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102653215B1 (ko) 2018-10-10 2024-04-01 삼성전기주식회사 적층 세라믹 전자부품
KR102333093B1 (ko) 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR20210102084A (ko) * 2020-02-11 2021-08-19 주식회사 아모텍 광대역 커패시터
KR102470407B1 (ko) * 2020-05-27 2022-11-24 주식회사 아모텍 광대역 커패시터
WO2023243504A1 (ja) * 2022-06-16 2023-12-21 京セラ株式会社 積層セラミック電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456496A (zh) * 2012-05-30 2013-12-18 三星电机株式会社 片式层压电子元件、用于安装该元件的板及其封装单元
CN104282432A (zh) * 2013-07-09 2015-01-14 三星电机株式会社 多层陶瓷电容器及用于多层陶瓷电容器的安装电路板
US9418789B2 (en) * 2014-04-30 2016-08-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180956A (ja) * 1995-10-03 1997-07-11 Tdk Corp 積層型セラミックコンデンサ
KR20050071733A (ko) 2004-01-02 2005-07-08 삼성전기주식회사 개선된 구조의 적층 세라믹 커패시터
KR101452049B1 (ko) * 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
CA2902187C (en) * 2013-03-15 2021-05-18 Arkema France Thermoplastic composite
KR102076147B1 (ko) * 2013-12-16 2020-02-11 삼성전기주식회사 적층 세라믹 커패시터
KR101598297B1 (ko) * 2014-10-06 2016-02-26 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102149790B1 (ko) * 2015-02-13 2020-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101740825B1 (ko) * 2015-12-04 2017-05-26 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456496A (zh) * 2012-05-30 2013-12-18 三星电机株式会社 片式层压电子元件、用于安装该元件的板及其封装单元
CN104282432A (zh) * 2013-07-09 2015-01-14 三星电机株式会社 多层陶瓷电容器及用于多层陶瓷电容器的安装电路板
US9418789B2 (en) * 2014-04-30 2016-08-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Also Published As

Publication number Publication date
US20190172646A1 (en) 2019-06-06
CN109887744A (zh) 2019-06-14
KR102499465B1 (ko) 2023-02-14
KR20190066769A (ko) 2019-06-14
US10622153B2 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
CN109887744B (zh) 多层电容器
CN110164689B (zh) 多层陶瓷电子组件
US9439301B2 (en) Multilayered chip electronic component and board for mounting the same
US10076036B2 (en) Multilayer capacitor with via electrodes interconnecting internal electrodes and board having the same
CN110993337B (zh) 多层陶瓷电子组件
US9646768B2 (en) Chip component
US20130229748A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN110391084B (zh) 多层陶瓷电子组件
US9208947B2 (en) Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein
US20150380151A1 (en) Chip coil component and method of manufacturing the same
US9024199B2 (en) Multilayer ceramic electronic component and board for mounting the same
US8912874B2 (en) Monolithic ceramic electronic component and producing method therefor
TWI479521B (zh) 多層陶瓷電子組件
US20150187486A1 (en) Multilayer electronic component and manufacturing method thereof
US20170162322A1 (en) Multilayer ceramic capacitor and board having the same
US20140153154A1 (en) Multi-layered ceramic electronic component
US20140318843A1 (en) Multilayer ceramic electronic component and mounting board therefor
US9049798B2 (en) Multilayered ceramic electronic component and board for mounting the same
JP2022091960A (ja) 積層型キャパシタ及びその実装基板
JP6091838B2 (ja) 積層チップ電子部品
US11657968B2 (en) Multilayer capacitor and board having the same
KR20170065444A (ko) 적층 세라믹 전자부품
US10297391B2 (en) Composite electronic component
US11640875B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
US11515094B2 (en) Multilayer capacitor and board having the same mounted thereon

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant