CN109874315A - 串联供电电路、系统和方法 - Google Patents
串联供电电路、系统和方法 Download PDFInfo
- Publication number
- CN109874315A CN109874315A CN201880002414.4A CN201880002414A CN109874315A CN 109874315 A CN109874315 A CN 109874315A CN 201880002414 A CN201880002414 A CN 201880002414A CN 109874315 A CN109874315 A CN 109874315A
- Authority
- CN
- China
- Prior art keywords
- unit
- power supply
- powered
- series
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 43
- 238000006243 chemical reaction Methods 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims description 19
- 230000005611 electricity Effects 0.000 abstract description 17
- 239000000463 material Substances 0.000 abstract description 6
- 238000010276 construction Methods 0.000 abstract description 3
- 238000003860 storage Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 4
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
本发明实施例提供了一种串联供电电路,其特征在于,包括:第一供电单元,所述第一供电单元并联连接,用于提供第一供电电压;第二供电单元,所述第二供电单元串联连接,用于提供第二供电电压;电源单元,为所述第一供电单元和所述第二供电单元提供供电电压;待供电单元,所述待供电单元具有第一供电单元接入端接受所述第一供电单元提供的供电电压。达到了在电源转换效率上明显优于目前业界传统的并联和串联供电架构的目的,同时降低了电路整体供电电流,进一步简化了供电电路,节省了器件的物料成本。
Description
技术领域
本发明涉及集成电路芯片的电源供电技术,特别是涉及一种串联供电电路、系统和方法。
背景技术
随着云计算和服务器级别的大规模计算持续快速发展,以及全球对环境保护和节能意识的提升,能源使用效率变成了在硬件计算体系里一个非常重要的指标。
目前基于大规模集成电路的计算设备采用传统并联电源架构存在电流过大、能源使用效率低等显著缺点,并且增加了芯片电路设计的要求和生产设计的成本。随着半导体工艺的发展,芯片的工作电源电压越来越低,工作电流越来越大,为了最大化电源的转换效率,现有技术在印刷电路板(PCB)上开始采取芯片串联的供电方式,即多组芯片采用相互串联的方式,在电源输入端和接地端之间形成多级串联的电压域。这种串联供电架构可以有效地减小电路整体供电电流,提高电源转换效率,并且可以降低电源转换部分电路器件的成本。
但是,在计算机、服务器、显卡或其他集成计算阵列中,在基于CPU/GPU的计算架构下使用这种串联供电架构还存在一些难点。现有的计算架构下,有两个不同电压的主电压源都存在较大的电流,例如VDD和VDDQ,现有的串联供电架构无论是以VDD还是VDDQ作为电源主路径,都无法同时对两个电源路径进行串联供电。这是因为VDD和VDDQ存在固定的电压差,如果两个电压在某一级上电压可以协同,那就意味着在这一级的上一级或下一级两者的电压肯定无法正好配合给芯片供电。
因此,有必要设计一种新的优化的串联供电方案,来进一步减少集成电路整体的供电电流,提升电源转换效率,降低电路器件成本。
发明内容
发明要解决的课题
因为VDD和VDDQ存在固定的电压差,因此现有的串联供电架构无法同时对两个电源路径进行串联供电。同时,现有技术的串联供电架构还存在电源转换效率低、电路整体供电电流高、供电电路复杂等问题。
本发明是鉴于现有技术存在的上述问题而做出的,其目的在于提供一种充分利用CPU/GPU计算架构下两个大电流电源的电压特点,通过将两个大电流的主电源中电压较高者作为待供电单元的串联供电主路径,在每一级通过对主路径上的输入电压进行直流电压转换来生成另一供电电压,从而达到在电源转换效率上明显优于目前业界传统的并联和串联供电架构,并且同时降低电路整体供电电流,简化了供电电路,节省了器件的物料成本。
用于解决课题的手段
为了解决上述问题,本发明的一方面提供一种串联供电电路,其特征在于,包括:第一供电单元,所述第一供电单元并联连接,用于提供第一供电电压;第二供电单元,所述第二供电单元串联连接,用于提供第二供电电压;电源单元,为所述第一供电单元和所述第二供电单元提供供电电压;待供电单元,所述待供电单元具有第一供电单元接入端接受所述第一供电单元提供的供电电压。
优选地,根据前述的串联供电电路,其特征在于,所述第一供电单元的电压大于所述第二供电单元。
优选地,根据前述的串联供电电路,其特征在于,所述电源单元包括第一电源单元和第二电源单元,所述第一电源单元和第二电源单元分别包括电源输入端和电源输出端,所述电源输入端连接到外部电源;所述第一电源单元并联连接,分别连接至第一供电单元,所述第二电源单元与所述第二供电单元串联连接。
优选地,根据前述的串联供电电路,其特征在于,所述待供电单元为包括一个以上串联连接的待供电对象的待供电对象组。
优选地,根据前述的串联供电电路,其特征在于,所述待供电单元包括一组以上所述待供电对象组,所述一组以上待供电对象组并联连接为一级以上待供电单元。
优选地,根据前述的串联供电电路,其特征在于,所述待供电单元还包括第二供电单元接入端和接地端,所述多级待供电单元的最下级接地端连接地,其他每一级所述待供电单元的接地端与其下一级待供电单元的第二供电单元接入端相连,从而经由第二供电单元接入端为每个待供电单元分别提供第二供电电压。
优选地,根据前述的串联供电电路,其特征在于,还包括:电平转换单元,所述电平转换单元在一组以上待供电对象组之间,与所述每级待供电单元的待供电对象串联,用于进行信号电平转换。
优选地,根据前述的串联供电电路,其特征在于,所述电源单元为DC-DC模块。
本发明的另一方面提供了一种串联供电系统,其特征在于,所述串联供电系统包括如前任一所述的串联供电电路。
本发明的另一方面提供了一种串联供电方法,所述串联供电方法使用如前任一所述的串联供电电路,其特征在于,包括:第一电压转换步骤,所述第一电源单元连接至外部电源,通过所述电源输入端连接至同级的待供电单元的第一供电单元接入端,将外部电源转换后对所述第一供电单元提供第一供电电压,所述第一供电单元利用所述第一供电电压为所述待供电单元供电;第二电压转换步骤,所述第二电源单元连接至外部电源,通过所述电源输入端连接至待供电单元的第二供电单元接入端,将外部电源转换后对所述第二供电单元提供第二供电电压,所述第二供电单元利用所述第二供电电压为所述待供电单元供电;
优选地,根据前述的串联供电方法,其特征在于,所述第一电压转换步骤还包括:第一分压步骤,在所述第一电压转换步骤中,所述第一供电单元的电压经由每一级所述第一电源单元对所述各级待供电单元进行分压供电,使所述每级待供电单元形成均衡第一供电电压。
优选地,根据前述的串联供电方法,其特征在于,所述第二电压转换步骤还包括:第二分压步骤,在所述第二电压转换步骤中,所述待供电单元的接地端分别与下一级待供电单元的所述第二供电单元接入端连接,对所述各级待供电单元进行分压供电,使所述每级待供电单元形成均衡第二供电电压。
优选地,根据前述的串联供电方法,其特征在于,所述第一电压转换步骤中,所述第二供电电压仅对所述电平转换单元串联的所述待供电对象组供电。
优选地,根据前述任一所述的串联供电方法,其特征在于,还包括:接地步骤,所述最下级待供电单元的接地端连接地。
本发明提供了一种充分利用CPU/GPU计算架构下两个大电流电源的电压特点,通过将两个大电流的主电源中电压较高者作为待供电单元的串联供电主路径,在每一级通过对主路径上的输入电压进行直流电压转换来生成另一供电电压,从而达到了在电源转换效率上明显优于目前业界传统的并联和串联供电架构的目的,同时降低了电路整体供电电流,进一步简化了供电电路,节省了器件的物料成本。
附图说明
图1是本发明串联供电电路的第一实施例的结构示意图;
图2是本发明串联供电电路的第二实施例的结构示意图;
图3是本发明串联供电电路的第三实施例的结构示意图;
图4是本发明串联供电电路的第四实施例的结构示例图;
图5是本发明串联供电电路的第五实施例的结构示例图;
图6是本发明串联供电电路的方法步骤流程图。
具体实施方式
下面将结合附图具体说明本发明的示例性实施方式,应当理解,给出这些实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本发明,而并非以任何方式限制本发明的范围。
[概述]
首先说明本发明的概述,在本发明中,提供第一供电单元、第二供电单元、电源单元、待供电单元和电平转换单元,其中各个单元模块的个数可以是一个也可以是多个,在以下描述中涉及多个单元模块的,以第一、第二等进行区别。各个单元模块可以具有输入端、输出端等连接端与其他单元模块进行连接导通。
在本发明中,电源单元可以进行电平转换,从而替代电平转换单元,当然也可以单独设置电平转换单元。
在本发明中,电源单元可以是DC-DC模块,也可以是其他在直流电路中将一个电压值的电能变为另一个电压值的电能的装置。
在本发明中,电源单元包括多个第一电源单元和第二电源单元,第一电源单元和第二电源单元的输入端连接到外部电源(VCC),多个第一电源单元分别对应每一级第一电源电压供电端。
在本发明中,待供电单元可以包括CPU芯片、GPU芯片、专用集成电路ASIC芯片等,也可以是其他储存器、处理器等具有集成电路模块的部件。
本发明中,待供电单元可以是一个类型的部件,也可以是多个相同或不同类型的部件的组合,当为多个部件时,形成为一组串联的待供电对象组。
本发明中,待供电单元可以是一个或多个待供电对象组,当为多个待供电对象组时,各个待供电对象组之间并联连接,并且形成一级以上的待供电单元。
在本发明中,第一供电单元、第二供电单元将主要以CPU/GPU计算架构中两个大电流的主电源第一电源电压VDDQ供电端和第二电源电压VDD供电端为例进行描述,当然本发明的第一供电单元、第二供电单元不限于VDDQ、VDD,凡是能够对集成电路芯片进行供电的电压提供模块或电源均在本发明保护范围内。
在本发明中,第一电源电压VDDQ供电端为并联连接或相当于并联连接的方式连接,第二电源电压VDD供电端为串联连接或相当于串联连接的方式连接。
下面将结合附图和具体实施例对本发明进行说明。
[串联供电电路]
图1为本发明串联供电电路的第一实施例的结构示意图。如图1所示,本发明实施例的串联供电电路包括N个串联连接的待供电单元,每个待供电单元分别具有第一电源电压(VDDQ)输入端、第二电源电压(VDD)输入端和接地端,第N级待供电单元的第二电源电压输入端连接第二电源供电端(VDDn),第1级待供电单元的接地端连接地(VSS),每一级待供电单元的接地端与下一级待供电单元的第二电源电压输入端相连,从而经由第二电源电压输入端为每个待供电单元分别提供第二电源电压(VDD1,VDD2,…,VDDn);
还包括与所述N个待供电单元对应的N个第一电源单元,所述N个第一电源单元的输入端连接到外部电源(VCC),输出端分别连接到对应的一个待供电单元的第一电源电压输入端,从而经由第一电源电压输入端为所连接的待供电单元提供第一电源电压(VDDQ1,VDDQ2,…,VDDQn),其中N为大于1的整数。另外,还包括与第二待供电对象组串联连接的第二电源单元,第二电源单元的输入端同样连接到外部电源(VCC)。
在一些实施方式中,第一电源电压VDDQ和第二电源电压VDD为CPU/GPU计算架构中两个大电流的主电源,VDDQ的电流可以达到12A,VDD的电流可以达到20A。所述第一电源电压VDDQ大于第二电源电压VDD,例如,第一电源电压VDDQ可以为1.5V,第二电源电压VDD可以为0.8V。
在一些实施方式中,电源单元通常可以用DC-DC模块实现。第一和第二待供电对象组可以包括CPU芯片、GPU芯片、专用集成电路ASIC芯片等。
本发明实施例通过将两个大电流的主电源中电流最大者VDD作为待供电单元的串联供电主路径,在每一级通过外部电源进行直流电压转换来生成同级待供电单元的VDDQ供电电压,与传统的串联供电电路相比,本发明实施例在电源转换效率上提升了5-10%左右,并且减少了电路整体供电电流,节省了更多的物料成本。
图2为本发明串联供电电路的第二实施例的结构示意图。如图2所示,本发明实施例的串联供电电路包括N个串联连接的第一待供电对象组和N个串联连接的第二待供电对象组,每个第一待供电对象组和第二待供电对象组分别具有第一电源电压(VDDQ)输入端、第二电源电压(VDD)输入端和接地端,同一级的第一待供电对象组和第二待供电对象组的第二电源电压(VDD)输入端并联连接,接地端并联连接,第N级的第一待供电对象组和第二待供电对象组的第二电源电压输入端连接第二电源供电端(VDDn),第1级的第一待供电对象组和第二待供电对象组的接地端连接地(VSS),每一级的第一待供电对象组和第二待供电对象组的接地端分别与下一级的第一待供电对象组和第二待供电对象组的第二电源电压输入端相连,从而经由第二电源电压输入端为每个第一待供电对象组和第二待供电对象组分别提供第二电源电压(VDD1,VDD2,…,VDDn);
还包括与所述N个第一待供电对象组和第二待供电对象组对应的N个电源单元,所述N个电源单元的输入端连接到外部电源(VCC),输出端分别连接到对应的一个第一待供电对象组和第二待供电对象组的第一电源电压输入端,从而经由第一电源电压输入端为所连接的第一待供电对象组和第二待供电对象组分别提供第一电源电压(VDDQ1,VDDQ2,…,VDDQn),其中N为大于1的整数。
在一些实施方式中,第一电源电压VDDQ和第二电源电压VDD为CPU/GPU计算架构中两个大电流的主电源,VDDQ的电流可以达到12A,VDD的电流可以达到20A。所述第一电源电压VDDQ大于第二电源电压VDD,例如,第一电源电压VDDQ可以为1.5V,第二电源电压VDD可以为0.8V。
在一些实施方式中,电源单元通常可以用DC-DC模块实现。第一和第二待供电对象组可以包括CPU芯片、GPU芯片、专用集成电路ASIC芯片等。在一些实施方式中,每一级第一和第二待供电对象组的数量可以扩展至并联的多个。
本发明实施例通过将两个大电流的主电源中电流最大者VDD作为待供电单元的串联供电主路径,在每一级通过外部电源进行直流电压转换来生成同级待供电单元的VDDQ供电电压,与传统的串联供电电路相比,本发明实施例在电源转换效率上提升了5-10%左右,并且减少了电路整体供电电流,节省了更多的物料成本。
图3为本发明串联供电电路的第三实施例的结构示意图。如图3所示,本发明实施例的串联供电电路包括N个串联连接的第一待供电对象组和N个第二待供电对象组,每个第一待供电对象组具有第一电源电压(VDDQ)输入端、第二电源电压(VDD)输入端和接地端,每个第二待供电对象组具有第一电源电压(VDDQ)输入端和接地端,同一级的第一待供电对象组和第二待供电对象组的接地端相连接,第N级第一待供电对象组的第二电源电压输入端连接第二电源供电端(VDDn),第1级第一待供电对象组的接地端连接地(VSS),每一级的第一待供电对象组的接地端分别与下一级的第一待供电对象组的第二电源电压输入端相连,从而经由第二电源电压输入端为每个第一待供电对象组分别提供第二电源电压(VDD1,VDD2,…,VDDn);
还包括与所述N个第一待供电对象组和第二待供电对象组对应的N个电源单元,所述N个电源单元的输入端连接到外部电源(VCC),输出端分别连接到对应的一个第一待供电对象组和第二待供电对象组的第一电源电压输入端,从而经由第一电源电压输入端为所连接的第一待供电对象组和第二待供电对象组分别提供第一电源电压(VDDQ1,VDDQ2,…,VDDQn),其中N为大于1的整数。
在一些实施方式中,第一电源电压VDDQ和第二电源电压VDD为CPU/GPU计算架构中两个大电流的主电源,VDDQ的电流可以达到12A,VDD的电流可以达到20A。所述第一电源电压VDDQ大于第二电源电压VDD,例如,第一电源电压VDDQ可以为1.5V,第二电源电压VDD可以为0.8V。
在一些实施方式中,电源单元通常可以用DC-DC模块实现。第一待供电对象组可以包括CPU芯片、GPU芯片、专用集成电路ASIC芯片等,第二待供电对象组可以包括DDR存储单元等。在一些实施方式中,每一级第一和第二待供电对象组的数量可以扩展至并联的多个。
本发明实施例通过将两个大电流的主电源中电流最大者VDD作为待供电单元的串联供电主路径,在每一级通过外部电源进行直流电压转换来生成同级待供电单元的VDDQ供电电压,与传统的串联供电电路相比,本发明实施例在电源转换效率上提升了5-10%左右,并且减少了电路整体供电电流,节省了更多的物料成本。
图4为本发明串联供电电路的第四实施例应用示例图。图4展现了本发明实施例同时对6个串联的第一待供电对象组和6个第二待供电对象组进行供电的应用示例,其中,第一待供电对象组以专用集成电路ASIC芯片作为示例,第二待供电对象组以DDR存储单元为示例。如图所示,本示例的串联供电电路包括6个串联的芯片和6个分别与同级芯片共地连接的DDR存储单元,每一级的芯片和DDR存储单元的接地端与下一级的芯片的VDD输入端相连接,第1级芯片和DDR存储单元的接地端连接到地(VSS);还包括6个与每一级芯片和DDR存储单元对应设置的DC-DC模块,每一级DC-DC模块的输入端连接到外部12V直流电源电压,输出端连接到每一级的芯片和DDR存储单元的VDDQ输入端,为每个芯片和DDR存储单元提供VDDQ电源电压。
本示例的串联供电电路首先通过DC-DC模块将外部直流电压12V转换为4.8V,作为第6级的芯片的VDD6输入端的供电电压,由于每一级供电对象相同,因此在串联的6个芯片上依次提供了4.8V(VDD6)、4.0V(VDD5)、3.2V(VDD4)、2.4V(VDD3)、1.6V(VDD2)、0.8V(VDD1)的输入电压,使得每级芯片两端形成了0.8V的均衡VDD电压分布。其次,通过每一级设置的DC-DC模块将外部12V的电源电压转换为VDDQ6-VDDQ1,为每一级芯片和DDR存储单元依次提供5.5V(VDDQ6)、4.7V(VDDQ5)、3.9V(VDDQ4)、3.1V(VDDQ3)、2.3V(VDDQ2)、1.5V(VDDQ1)的输入电压,使得每级芯片和DDR存储单元两端形成了1.5V的均衡VDDQ电压分布,从而保证了串联的6个芯片和DDR存储单元都能获得稳定的工作电压。
本示例中,单个芯片的VDD电流大约为20A,VDDQ电流大约为12A,每一级芯片单元功耗大约为0.8*20+1.5*12=34W左右,相比现有的串并联供电方案具有更高的电源转换效率。
图5是本发明串联供电电路的第五实施例的结构示意图。如图5所示,本发明实施例的串联供电电路在前述任一实施例的基础上,在相邻的两个待供电单元之间分别串联连接一个电平转换单元,所述电平转换单元用于在相连接的两个待供电单元之间进行信号电平转换。图5仅示意性地展现了在图1所述实施例基础上的改进,对于其他的任一实施例,改进方式相同。
具体而言,电平转换单元例如可以采用电容耦合法、差分信号传输法和\或二极管压降法实现。每个待供电单元分别通过电平转换单元中的低到高信号电平转换模块与上一级电压域中的待供电单元连接,通过信号电平转换单元中的高到低信号电平转换模块与下一级电压域中的待供电单元连接。本发明实施例中,由于串联的不同待供电单元上形成的电压域大小不同,上一级电压域要高于本级电压域,本级电压域又高于下一级电压域,每级电压域的待供电单元通过低到高信号电平转换模块与上一级电压域中的待供电单元连接,低到高信号电平转换模块可以将本级电压域的待供电单元发送的信号转换为上一级电压域的信号后发送给上一级电压域中的待供电单元;每级电压域的待供电单元通过高到低信号电平转换模块与下一级电压域中的待供电单元连接,高到低信号电平转换模块可以将本级电压域待供电单元发送的信号转换为下一级电压域的信号后发送给下一级电压域中的待供电单元,从而在串联的待供电单元之间实现不同电压域之间的信号通信。
[串联供电系统]
本发明的串联供电系统涉及一种计算机服务器,具体包括主板、存储器、电源以及包含串联供电电路集成电路。其中,串联供电电路为上述各实施例中介绍的串联供电电路。
本发明的串联供电系统还提供了一种控制串联供电电路上电的设备,包括存储器和处理器,存储器包括计算机程序,处理器执行计算机程序以实现下述串联供电电路的供电方法。
本发明串联供电系统可以应用于计算机系统/服务器,其可与众多其它通用或专用计算系统环境或配置一起操作。适于与计算机系统/服务器一起使用的众所周知的计算系统、环境和/或配置的例子包括但不限于:个人计算机系统、服务器计算机系统、瘦客户机、厚客户机、手持或膝上设备、基于微处理器的系统、机顶盒、可编程消费电子产品、网络个人电脑、小型计算机系统、大型计算机系统和包括上述任何系统的分布式云计算技术环境,等等。
计算机系统/服务器可以在由计算机系统执行的计算机系统可执行指令(诸如程序模块)的一般语境下描述。通常,程序模块可以包括例程、程序、目标程序、组件、逻辑、数据结构等等,它们执行特定的任务或者实现特定的抽象数据类型。计算机系统/服务器可以在分布式云计算环境中实施,分布式云计算环境中,任务是由通过通信网络链接的远程处理设备执行的。在分布式云计算环境中,程序模块可以位于包括存储设备的本地或远程计算系统存储介质上。
[串联供电方法]
图5是本发明串联供电电路的方法步骤流程图。如图5所示,本发明串联供电电路的方法步骤包括:
第一电压转换步骤S1,第一电源单元连接至外部电源,通过电源输入端连接至同级的待供电单元的第一供电单元接入端,将外部电源转换后对第一供电单元提供第一供电电压,第一供电单元利用第一供电电压为待供电单元供电;
在第一电压转换步骤中,第二供电电压仅对所述电平转换单元串联的待供电对象组供电;
第一分压步骤S11,在第一电压转换步骤S1中,第一供电单元的电压经由每一级第一电源单元对各级待供电单元进行分压供电,使每级待供电单元形成均衡第一供电电压;
第二电压转换步骤S2,第二电源单元连接至外部电源,通过电源输入端连接至待供电单元的第二供电单元接入端,将外部电源转换后对第二供电单元提供第二供电电压,第二供电单元利用第二供电电压为待供电单元供电。
第二分压步骤S21,在第二电压转换步骤S2中,待供电单元的接地端分别与下一级待供电单元的第二供电单元接入端连接,对各级待供电单元进行分压供电,使每级待供电单元形成均衡第二供电电压。
接地步骤S3,最下级待供电单元的接地端连接地。
以上参考附图,基于实施方式的实施例和变形例说明了本发明,但本发明并非限定于上述的实施方式,根据实际需要等将各实施方式的部分构成适当组合或置换后的方案,也包含在本发明的范围内。另外,还可以基于本领域技术人员的知识适当重组各实施方式的组合和处理顺序,或者对各实施方式施加各种设计变更等变形,被施加了这样的变形的实施方式也可能包含在本发明的范围内。
Claims (14)
1.一种串联供电电路,其特征在于,包括:
第一供电单元,所述第一供电单元并联连接,用于提供第一供电电压;
第二供电单元,所述第二供电单元串联连接,用于提供第二供电电压;
电源单元,为所述第一供电单元和所述第二供电单元提供供电电压;
待供电单元,所述待供电单元具有第一供电单元接入端接受所述第一供电单元提供的供电电压。
2.根据权利要求1所述的串联供电电路,其特征在于,
所述第一供电单元的电压大于所述第二供电单元。
3.根据权利要求2所述的串联供电电路,其特征在于,
所述电源单元包括第一电源单元和第二电源单元,所述第一电源单元和第二电源单元分别包括电源输入端和电源输出端,所述电源输入端连接到外部电源;
所述第一电源单元并联连接,分别连接至第一供电单元,所述第二电源单元与所述第二供电单元串联连接。
4.根据权利要求3所述的串联供电电路,其特征在于,
所述待供电单元为包括一个以上串联连接的待供电对象的待供电对象组。
5.根据权利要求4所述的串联供电电路,其特征在于,
所述待供电单元包括一组以上所述待供电对象组,所述一组以上待供电对象组并联连接为一级以上待供电单元。
6.根据权利要求5所述的串联供电电路,其特征在于,
所述待供电单元还包括第二供电单元接入端和接地端,所述多级待供电单元的最下级接地端连接地,其他每一级所述待供电单元的接地端与其下一级待供电单元的第二供电单元接入端相连,从而经由第二供电单元接入端为每个待供电单元分别提供第二供电电压。
7.根据权利要求6所述的串联供电电路,其特征在于,还包括:
电平转换单元,所述电平转换单元在一组以上待供电对象组之间,与所述每级待供电单元的待供电对象串联,用于进行信号电平转换。
8.根据权利要求7所述的串联供电电路,其特征在于,
所述电源单元为DC-DC模块。
9.一种串联供电系统,其特征在于,所述串联供电系统包括如权利要求1~8任一所述的串联供电电路。
10.一种串联供电方法,所述串联供电方法使用如权利要求1~8任一所述的串联供电电路,其特征在于,包括:
第一电压转换步骤,所述第一电源单元连接至外部电源,通过所述电源输入端连接至同级的待供电单元的第一供电单元接入端,将外部电源转换后对所述第一供电单元提供第一供电电压,所述第一供电单元利用所述第一供电电压为所述待供电单元供电;
第二电压转换步骤,所述第二电源单元连接至外部电源,通过所述电源输入端连接至待供电单元的第二供电单元接入端,将外部电源转换后对所述第二供电单元提供第二供电电压,所述第二供电单元利用所述第二供电电压为所述待供电单元供电。
11.根据权利要求10所述的串联供电方法,其特征在于,所述第一电压转换步骤还包括:
第一分压步骤,在所述第一电压转换步骤中,所述第一供电单元的电压经由每一级所述第一电源单元对所述各级待供电单元进行分压供电,使所述每级待供电单元形成均衡第一供电电压。
12.根据权利要求11所述的串联供电方法,其特征在于,所述第二电压转换步骤还包括:
第二分压步骤,在所述第二电压转换步骤中,所述待供电单元的接地端分别与下一级待供电单元的所述第二供电单元接入端连接,对所述各级待供电单元进行分压供电,使所述每级待供电单元形成均衡第二供电电压。
13.根据权利要求12所述的串联供电方法,其特征在于,所述第一电压转换步骤中,所述第二供电电压仅对所述电平转换单元串联的所述待供电对象组供电。
14.根据权利要求10~13任一所述的串联供电方法,其特征在于,还包括:
接地步骤,所述最下级待供电单元的接地端连接地。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2017114024382 | 2017-12-21 | ||
CN201711402438.2A CN109951068B (zh) | 2017-12-21 | 2017-12-21 | 串联供电电路、方法及计算设备 |
PCT/CN2018/112013 WO2019119963A1 (zh) | 2017-12-21 | 2018-10-26 | 串联供电电路、系统和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109874315A true CN109874315A (zh) | 2019-06-11 |
Family
ID=66918486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880002414.4A Pending CN109874315A (zh) | 2017-12-21 | 2018-10-26 | 串联供电电路、系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109874315A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130286699A1 (en) * | 2012-04-27 | 2013-10-31 | Tae Won Lee | Power supplying apparatus, method of operating the same, and solar power generation system including the same |
CN105045364A (zh) * | 2015-07-21 | 2015-11-11 | 北京比特大陆科技有限公司 | 串联供电电路、虚拟数字币挖矿机和计算机服务器 |
CN106774767A (zh) * | 2016-12-16 | 2017-05-31 | 算丰科技(北京)有限公司 | 串联供电芯片和系统、虚拟数字币挖矿机、及服务器 |
CN206523836U (zh) * | 2016-12-16 | 2017-09-26 | 算丰科技(北京)有限公司 | 串联供电芯片和系统 |
-
2018
- 2018-10-26 CN CN201880002414.4A patent/CN109874315A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130286699A1 (en) * | 2012-04-27 | 2013-10-31 | Tae Won Lee | Power supplying apparatus, method of operating the same, and solar power generation system including the same |
CN105045364A (zh) * | 2015-07-21 | 2015-11-11 | 北京比特大陆科技有限公司 | 串联供电电路、虚拟数字币挖矿机和计算机服务器 |
CN106774767A (zh) * | 2016-12-16 | 2017-05-31 | 算丰科技(北京)有限公司 | 串联供电芯片和系统、虚拟数字币挖矿机、及服务器 |
CN206523836U (zh) * | 2016-12-16 | 2017-09-26 | 算丰科技(北京)有限公司 | 串联供电芯片和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101825916B (zh) | 电脑系统 | |
CN103412637A (zh) | 一种可变相数的cpu vr的节能方法 | |
CN108446004A (zh) | 电路装置、电子设备挖矿机和服务器 | |
CN109565242A (zh) | 串联电路、电路板及计算设备 | |
CN102880269A (zh) | 内存供电系统 | |
CN109874314A (zh) | 串联供电电路、系统和方法 | |
CN109874315A (zh) | 串联供电电路、系统和方法 | |
CN109951068A (zh) | 串联供电电路、方法及计算设备 | |
CN109951067A (zh) | 串联供电电路、方法及计算设备 | |
CN201611914U (zh) | Vga信号分配电路以及电视机测试系统 | |
CN208569545U (zh) | 一种串联供电电路及虚拟数字币挖矿机 | |
CN106134084B (zh) | 电流模式时钟分配 | |
CN110502092A (zh) | 供电电路及电子设备 | |
CN109951066A (zh) | 串联供电电路、方法及计算设备 | |
CN109327149A (zh) | 电源模块 | |
CN108549344A (zh) | 一种自适应多个操作面板的电控系统 | |
CN108111016A (zh) | 功率模块 | |
CN208477471U (zh) | 电路装置、电子设备挖矿机和服务器 | |
CN206515778U (zh) | 供电电路 | |
CN101349937A (zh) | 数字信号处理器(dsp)供电电路 | |
CN201797494U (zh) | 输出信号调节电路 | |
CN200993765Y (zh) | 一种刀片服务器的电压调节电路 | |
CN103105916A (zh) | 电源转接板及具有该电源转接板的内存供电系统 | |
US20120324247A1 (en) | Power supply circuit for cpu | |
CN102221866A (zh) | 均流模块电路设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190611 |