CN109872674B - 一种显示系统及驱动配置方法 - Google Patents

Abstract

本申请实施例提供一种显示系统及驱动配置方法，显示系统包括：具有SDIO引脚的驱动芯片，以及与驱动芯片电连接的显示屏；驱动芯片用于通过SDIO引脚输出图像数据和时钟信号；显示屏用于分别通过预设的图像数据接口和时钟信号接口接收图像数据和时钟信号，并依据时钟信号对图像数据进行显示。这样利用SDIO引脚来传输图像数据和时钟信号，输出信号的速度得以提高，能够达到50MHz的速度，可以做到数百上千级的灰度，可以保证显示屏具有理想的整体显示效果。此外许多低成本的单片机芯片都具有SDIO引脚，其可以用作本申请的驱动芯片，从而有效降低了显示系统的成本，具有很好的普适性、实用性和商业价值。

Description

一种显示系统及驱动配置方法

技术领域

本申请涉及显示控制领域，具体而言，涉及一种显示系统及驱动配置方法。

背景技术

随着显示屏技术的快速发展，市场对于显示屏的需求也越来越多，成本要求也越来越低，现在已由最开始的单双色显示屏，向全彩显示屏发展。

单双色显示屏的控制相对较为简单，只需要采用低速单片机芯片作为驱动即可实现对单双色显示屏的控制，但如果仍采用低速单片机芯片来驱动全彩显示屏，则存在输出信号的速度低，最多只能做到32级灰度，整体显示效果不理想的问题。而目前全彩显示屏采用高端核心图像处理芯片和专门的FPGA(Field-Programmable Gate Array，现场可编程门阵列)芯片来作为驱动实现对全彩显示屏的控制，驱动部分较为复杂，且实现成本也较高。

发明内容

本申请实施例的目的在于提供一种显示系统及驱动配置方法，用以提供一种成本低且显示效果较为理想的显示系统及驱动配置方法。

本申请实施例提供了一种显示系统，包括：具有SDIO(Secure Digital Input andOutput，安全数字输入输出)引脚的驱动芯片，以及与所述驱动芯片电连接的显示屏；所述驱动芯片用于通过所述SDIO引脚输出图像数据和时钟信号；所述显示屏用于分别通过预设的图像数据接口和时钟信号接口接收所述图像数据和时钟信号，并依据所述时钟信号对所述图像数据进行显示。

在上述实现结构中，利用SDIO引脚来传输图像数据和时钟信号，因为SDIO引脚的传输速度较通用输入输出引脚要高，所以利用SDIO引脚来传输图像数据和时钟信号时，输出速度得以提高，能够达到50MHz的速度，可以做到数百上千级的灰度，可以保证显示屏具有理想的整体显示效果。此外许多低成本的单片机芯片都具有SDIO引脚，其可以用作本申请的驱动芯片，从而可以有效降低显示系统的成本，具有很好的普适性、实用性和商业价值。

进一步地，所述驱动芯片还具有通用输入输出引脚；所述驱动芯片还用于通过所述通用输入输出引脚输出控制信号；所述显示屏用于通过预设的控制信号接口接收所述控制信号，并依据所述控制信号进行显示控制。

在上述实现结构中，驱动芯片还可以通过通用输入输出引脚(General PurposeInput Output，GPIO)来实现对控制信号的输出，从而将有限的SDIO引脚资源更多地分配给图像数据和时钟信号，保证显示屏具有理想的整体显示效果。

进一步地，所述SDIO引脚中的SDIO_CMD引脚闲置，或所述SDIO引脚中的SDIO_CMD引脚实现通用输入输出引脚功能。

应当了解的是，SDIO_CMD引脚是SDIO协议中用于输出命令和接收响应的功能引脚，而在本申请实施例中，涉及SDIO协议的数据是无用的，对其进行输出反而可能会对显示屏的显示造成干扰。因此在上述实现结构中，直接闲置SDIO_CMD引脚或将SDIO_CMD引脚配置成实现GPIO引脚功能而非SDIO引脚功能时，可以有效避免涉及SDIO协议的数据的输出，进一步保障显示屏的显示效果。

进一步地，所述显示系统还包括：信号过滤电路；所述SDIO引脚包括第一SDIO数据引脚、第二SDIO数据引脚和SDIO_CLK引脚；所述信号过滤电路的输入端同时与所述第二SDIO数据引脚以及SDIO_CLK引脚连接；所述信号过滤电路的输出端与所述显示屏的时钟信号接口连接；所述第一SDIO数据引脚用于输出所述图像数据；所述第二SDIO数据引脚用于输出时钟选通信号和SD(Secure Digital，安全数字)卡通信数据；所述SDIO_CLK引脚用于输出所述时钟信号；所述信号过滤电路用于在所述第二SDIO数据引脚输出所述时钟选通信号时，输出所述时钟信号；在所述第二SDIO数据引脚输出所述SD卡通信数据时，输出低电平信号。

应当了解的是，在使用SDIO引脚时，SDIO协议会生成专门用于SD卡通信的数据(即SD卡通信数据)，而这一部分SD卡通信数据是无用的，将其输出到显示屏上可能会对显示屏的显示造成干扰。因此为了避免将SD卡通信数据输出到显示屏，控制将SD卡通信数据配置到第二SDIO数据引脚上输出，并通过信号过滤电路实现仅在第二SDIO数据引脚输出的不为SD卡通信数据时输出时钟信号给显示屏，从而实现对SD卡通信数据的过滤，从而保障显示屏的显示效果。

进一步地，所述驱动芯片还包括使能信号引脚；所述使能信号引脚用于输出使能信号；所述信号过滤电路包括或非门处理模块；所述或非门处理模块包括第一或非门电路和第二或非门电路；所述第一或非门电路的输入端同时与所述第二SDIO数据引脚以及SDIO_CLK引脚连接；所述第一或非门电路的输出端与所述第二或非门电路的输入端连接，且所述第二或非门电路的输入端还与所述使能信号引脚连接；所述第二或非门电路的输出端与所述显示屏的时钟信号接口连接；其中，所述第二SDIO数据引脚输出的时钟选通信号为低电平信号；所述第二SDIO数据引脚输出的SD卡通信数据为高电平信号。

在上述实现结构中，SD卡通信数据为高电平信号，而时钟选通信号为低电平信号，而由于具有两个或非门的或非门处理模块为低电平有效，这就使得在第二SDIO数据引脚只有在输出时钟选通信号时，才会输出时钟信号，有效实现了对SD卡通信数据的过滤，保障了显示屏的显示效果。

进一步地，所述信号过滤电路中的所述或非门处理模块有两个，且两个所述或非门处理模块并联；两个所述或非门处理模块共用所述第二SDIO数据引脚以及SDIO_CLK引脚，并分别与不同的使能信号引脚连接。

在上述实现结构中，通过两个并联的或非门处理模块实现对SD卡通信数据的过滤和时钟信号的输出，通过使能信号来确定具体由哪一个或非门处理模块输出时钟信号，可以保证时钟信号的有效输出，并扩展可接入显示屏的接口，增加驱动芯片的驱动能力。

进一步地，所述信号过滤电路包括第三或非门电路和非门电路；所述第三或非门电路的输入端同时与所述第二SDIO数据引脚以及SDIO_CLK引脚连接；所述第三或非门电路的输出端与所述非门电路的输入端连接，且所述非门电路的输出端与所述显示屏的时钟信号接口连接；其中，所述第二SDIO数据引脚输出的时钟选通信号为低电平信号；所述第二SDIO数据引脚输出的SD卡通信数据为高电平信号。

在上述实现结构中，SD卡通信数据为高电平信号，而时钟选通信号为低电平信号，而由于或非门电路为低电平有效，这就使得在第二SDIO数据引脚只有在输出时钟选通信号时，才会输出时钟信号，有效实现了对SD卡通信数据的过滤，保障了显示屏的显示效果。

进一步地，所述驱动芯片还包括使能信号引脚；所述使能信号引脚用于输出使能信号；所述信号过滤电路包括与门处理模块；所述与门处理模块包括第一与门电路和第二与门电路；所述第一与门电路的输入端同时与所述第二SDIO数据引脚以及SDIO_CLK引脚连接；所述第一与门电路的输出端与所述第二与门电路的输入端连接，且所述第二与门电路的输入端还与所述使能信号引脚连接；所述第二与门电路的输出端与所述显示屏的时钟信号接口连接；其中，所述第二SDIO数据引脚输出的时钟选通信号为高电平信号；所述第二SDIO数据引脚输出的SD卡通信数据为低电平信号。

在上述实现结构中，SD卡通信数据为低电平信号，而时钟选通信号为高电平信号，而由于与门电路为高电平有效，这就使得在第二SDIO数据引脚只有在输出时钟选通信号时，才会输出时钟信号，有效实现了对SD卡通信数据的过滤，保障了显示屏的显示效果。

本申请实施例还提供了一种驱动配置方法，应用于上述任一种显示系统中的驱动芯片上，所述驱动配置方法包括：配置所述驱动芯片的SDIO引脚用于进行图像数据和时钟信号的输出。

在上述实现过程中，配置后的驱动芯片可以通过SDIO引脚输出图像数据和时钟信号，输出信号的速度能够达到50MHz，使得显示屏可以做到数百上千级的灰度，可以保证显示屏具有理想的整体显示效果。此外许多低成本的单片机芯片都具有SDIO引脚，其可以用作本申请的驱动芯片，从而有效降低了显示系统中所需驱动芯片的成本，具有很好的普适性、实用性和商业价值。

进一步地，在驱动芯片为上述低电平有效(时钟选通信号为低电平信号)的显示系统中的驱动芯片时，所述配置所述驱动芯片的SDIO引脚用于进行图像数据和时钟信号的输出包括：配置所述第一SDIO数据引脚进行图像数据的输出；配置所述SDIO_CLK引脚进行时钟信号的输出；所述驱动配置方法还包括：配置所述第二SDIO数据引脚进行时钟选通信号和SD卡通信数据的输出；并将所述时钟选通信号配置为低电平信号，将所述SD卡通信数据配置为高电平信号。

上述实现过程应用于前述低电平有效的显示系统中，在上述实现过程中，配置SD卡通信数据为高电平信号，而时钟选通信号为低电平信号，而由于或非门电路为低电平有效(前述低电平有效的显示系统中信号过滤电路均包括或非门电路)，这就使得在第二SDIO数据引脚只有在输出时钟选通信号时，才会输出时钟信号，有效实现了对SD卡通信数据的过滤，保障了显示屏的显示效果。

本申请实施例中还提供了一种计算机存储介质，所述计算机存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现上述任意一种驱动配置方法的步骤。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种显示系统的基本结构示意图；

图2为本申请实施例提供的一种较具体的显示系统的结构示意图；

图3为本申请实施例提供的一种结构一的显示系统的结构示意图；

图4为本申请实施例提供的一种基于结构一的可选的显示系统驱动部分结构示意图；

图5为本申请实施例提供的一种结构二的显示系统的结构示意图；

图6为本申请实施例提供的一种结构三的显示系统的结构示意图；

图7为本申请实施例提供的一种基于结构三的可选的显示系统驱动部分结构示意图；

图8为本申请实施例提供的一种驱动芯片较具体的结构示意图；

图9为本申请实施例提供的一种用通用输入输出引脚输出控制信号的显示系统结构示意图；

图10为本申请实施例提供的一种具有缓冲器的显示系统结构示意图；

图11为本申请实施例提供的一种较具体的驱动部分结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

实施例一

请参看图1，图1为本申请实施例提供的一种显示系统的结构示意图，包括：驱动芯片1和显示屏2。其中，驱动芯片1具有SDIO引脚11，且驱动芯片1通过SDIO引脚11输出图像数据和时钟信号；而显示屏2具有图像数据接口21和时钟信号接口22，显示屏2通过图像数据接口21接收驱动芯片1输出的图像数据，通过时钟信号接口22接收驱动芯片1输出的时钟信号，进而依据时钟信号对图像数据进行显示。这样，通过采用SDIO引脚11来输出图像数据和时钟信号，可以使得驱动芯片具体较高的数据输出速度，可以做到数百上千级的灰度，进而可以保障显示屏具有理想的整体显示效果。

需要说明的是，在本申请实施例中驱动芯片1和显示屏2之间电连接。在本申请实施例中，驱动芯片1和显示屏2之间可以直接通过触电、插头、连接线电连接，但是也可以经由其他器件间接实现电连接。例如参见图2所示，SDIO引脚11可以包括第一SDIO数据引脚111、第二SDIO数据引脚112和SDIO_CLK引脚113，而显示系统还包括信号过滤电路3，信号过滤电路3的输入端同时与第二SDIO数据引脚112以及SDIO_CLK引脚113连接，信号过滤电路3的输出端与显示屏2的时钟信号接口22连接。这样驱动芯片1的第二SDIO数据引脚112和SDIO_CLK引脚113即是通过信号过滤电路3实现的与显示屏2之间的间接电连接。此外，需要注意的是，在本申请实施例中，第一SDIO数据引脚111用于输出图像数据，第二SDIO数据引脚112用于输出时钟选通信号和安全数字SD卡通信数据，而SDIO_CLK引脚113用于输出时钟信号。而信号过滤电路3用于在第二SDIO数据引脚112输出时钟选通信号时，输出时钟信号；在第二SDIO数据引脚112输出SD卡通信数据时，输出低电平信号。

需要说明的是，在使用SDIO引脚时，SDIO协议会生成专门用于SD卡通信的数据(即SD卡通信数据)。对于显示屏2而言，其并不需要这一部分SD卡通信数据，相反若驱动芯片1将SD卡通信数据发送给显示屏2后，显示屏2反而可能会出现显示错误等问题，影响显示效果。因此在本申请实施例中，可以将SD卡通信数据配置到专门的第二SDIO数据引脚112上来进行输出，并配置在第一SDIO数据引脚111输出图像数据时，同步生成一个时钟选通信号在第二SDIO数据引脚112上输出。这样通过信号过滤电路3的处理，即可以实现对SD卡通信数据的过滤，使得显示屏2可以准确接收到图像数据和时钟信号，进而准确根据时钟信号对图像数据进行显示。

在本申请实施例中，信号过滤电路3可以但不限于通过以下三种结构来实现：

结构一：参见图3所示：信号过滤电路3可以包括或非门处理模块31。或非门处理模块31包括第一或非门电路311和第二或非门电路312。其中，第一或非门电路311的输入端同时与第二SDIO数据引脚112以及SDIO_CLK引脚113连接。第一或非门电路311的输出端与第二或非门电路312的输入端连接，且第二或非门电路312的输入端还与使能信号引脚12(参见图3所示，驱动芯片还可以包括使能信号引脚12，用于输出使能信号，控制第二或非门电路312的输出)连接；第二或非门电路312的输出端与显示屏2的时钟信号接口22连接。

需要注意的是，在本结构中，第二SDIO数据引脚112输出的时钟选通信号应当为低电平信号，第二SDIO数据引脚112输出的SD卡通信数据应当为高电平信号。这样在通过第一或非门电路311时，若第二SDIO数据引脚112输出的是时钟选通信号，由于或非门电路为低电平有效，则第一或非门电路311会输出反向的时钟信号，此后在使能信号引脚12输出的使能信号也为低电平信号时，通过第二或非门电路312再一次对时钟信号进行反向即可输出实际需要的时钟信号了。相应的，在第二SDIO数据引脚112输出的是SD卡通信数据时，由于SD卡通信数据是高电平信号，则第一或非门电路311不会输出时钟信号。同理，在使能信号引脚12输出的使能信号为高电平信号时，第二或非门电路312也不会输出时钟信号，因此可以通过使能信号引脚12实现对时钟信号的输出进行控制。

在基于结构一的一种可行实施方式中，参见图4所示，信号过滤电路3中可以具有两个并联的或非门处理模块31，两个或非门处理模块31共用第二SDIO数据引脚112以及SDIO_CLK引脚113，并分别与不同的使能信号引脚12连接。在这种结构下，信号过滤电路3即具有两路时钟信号的输出，通过对使能信号引脚12所输出的使能信号的控制即可有效控制输出时钟信号的电路，同时还可以实现对显示屏2的接口的扩展，从而使得驱动芯片1可以实现对两个显示屏的驱动，或对一个显示屏两行显示模组的驱动，可以提高驱动芯片1的使用价值。需要理解的是，本申请实施例中信号过滤电路3也可以仅具有一个或非门处理模块31。

应当注意的是，在上述图4所示的可行实施方式中，可以采用74HC02D等芯片来作为信号过滤电路3，从而达到信号过滤的目的，便于实现，成本低。

结构二：参见图5所示，信号过滤电路3可以包括第三或非门电路313和非门电路314；第三或非门电路313的输入端同时与第二SDIO数据引脚112以及SDIO_CLK引脚113连接；第三或非门电路313的输出端与非门电路314的输入端连接，且非门电路314的输出端与显示屏2的时钟信号接口22连接。

需要注意的是，在结构二中，第二SDIO数据引脚112输出的时钟选通信号为低电平信号；第二SDIO数据引脚112输出的SD卡通信数据为高电平信号。这样在通过第三或非门电路313时，若第二SDIO数据引脚112输出的是时钟选通信号，由于或非门电路为低电平有效，则第三或非门电路313会输出反向的时钟信号，此后再通过非门电路314再一次对时钟信号进行反向即可输出实际需要的时钟信号。相应的，在第二SDIO数据引脚112输出的是SD卡通信数据时，由于SD卡通信数据是高电平信号，则第三或非门电路313不会输出时钟信号，实现了对SD卡通信数据的过滤。

应当理解的是，类似于上述图4的结构，在本申请实施例的一种可行实施方式中，可以将第三或非门电路313和非门电路314看做一个处理模块，信号过滤电路3可以具有两个或两个以上的这种并联的处理模块，且各处理模块连接不同的使能信号引脚12，通过对使能信号引脚12所输出的使能信号的控制即可有效控制输出时钟信号的电路，同时实现对显示屏2的接口的扩展。需要理解的是，本申请实施例中信号过滤电路3也可以仅具有一个这样的处理模块。

结构三：参见图6所示：信号过滤电路3可以包括与门处理模块32。与门处理模块32包括第一与门电路321和第二与门电路322。其中，第一与门电路321的输入端同时与第二SDIO数据引脚112以及SDIO_CLK引脚113连接。第一与门电路321的输出端与第二与门电路322的输入端连接，且第二与门电路322的输入端还与使能信号引脚12连接；第二与门电路322的输出端与显示屏2的时钟信号接口22连接。

需要注意的，在结构三中，第二SDIO数据引脚112输出的时钟选通信号应当为高电平信号，第二SDIO数据引脚112输出的SD卡通信数据应当为低电平信号。这样在通过第一与门电路321时，若第二SDIO数据引脚112输出的是时钟选通信号，由于与门电路为高电平有效，则第一与门电路321会输出时钟信号，此后在使能信号引脚12输出的使能信号也为高电平信号时，通过第二与门电路322即可输出实际需要的时钟信号。相应的，在第二SDIO数据引脚112输出的是SD卡通信数据时，由于SD卡通信数据是低电平信号，则第一与门电路321不会输出时钟信号。同理，在使能信号引脚12输出的使能信号为低电平信号时，第二与门电路322也不会输出时钟信号，因此可以通过使能信号引脚12实现对时钟信号的输出进行控制。

在本申请实施例的一种可行实施方式中，与门处理模块32也可以仅包含一个与门电路，通过这一个与门电路的输入端同时与第二SDIO数据引脚112以及SDIO_CLK引脚113连接，输出端与时钟信号接口22连接，此时也可实现对SD卡通信数据的过滤。

在本申请实施例的又一种可行实施方式中，参见图7所示，信号过滤电路3中可以具有两个并联的与门处理模块32，两个与门处理模块32共用第二SDIO数据引脚112以及SDIO_CLK引脚113，并分别与不同的使能信号引脚12连接。在这种结构下，信号过滤电路3即具有两路时钟信号的输出，通过对使能信号引脚12所输出的使能信号的控制即可有效控制输出时钟信号的电路，同时还可以实现对显示屏2的接口的扩展。需要理解的是，本申请实施例中信号过滤电路3也可以仅具有一个与门处理模块32。

应当了解的是，参见图8所示，在SDIO引脚中，存在有SDIO_CMD引脚114。而SDIO_CMD引脚114是SDIO协议中用于输出命令和接收响应的功能引脚，在本申请实施例中，涉及SDIO协议的数据是无用的，对其进行输出反而可能会对显示屏的显示造成干扰。因此在本申请实施例中，可以将SDIO_CMD引脚114闲置以避免涉及SDIO协议的数据的输出，从而保障显示屏2的显示效果。此外，在本申请中也可以直接将SDIO_CMD引脚的功能配置为实现通用输入输出引脚功能，而不实现SDIO的相关功能，从而避免涉及SDIO协议的数据的输出，保障显示屏2的显示效果。

在本申请实施例中，参见图9所示，驱动芯片1还可以具有通用输入输出引脚13；进而由通用输入输出引脚13来输出控制信号。而显示屏2则通过预设的控制信号接口23接收控制信号，并依据控制信号进行显示控制。应当理解的是，在本申请实施例中，驱动芯片1也可以通过其他的引脚(如SDIO引脚等)来实现对控制信号的输出。在本申请实施例的一种可行实施方式中，使能信号引脚12也可以采用通用输入输出引脚来实现。

需要说明的是，在本申请实施例中，图像数据是指驱动芯片1输出给显示器用于显示的数据。在本申请实施例中，每一个图像数据可以对应于一个像素点，其携带有该图像数据在显示屏2中的坐标以及所需显示的颜色等信息。在本申请实施例中，各图像数据的颜色可以通过RGB值来传输，在本申请实施例中可以通过三的整数倍个SDIO引脚来对一个图像数据进行输出。以三个SDIO引脚来对一个图像数据进行输出为例，此时三个SDIO引脚可以分别用于输出R(red，红色)值、G(green，绿色)值和B(blue，蓝色)值。

还需要说明的是，在本申请实施例中，控制信号可以包括显示屏行扫描信号，如ABCD信号。控制信号还可以包括显示屏锁存信号(STB信号)、输出使能信号(OE信号)等。

应当理解的是，在实际应用过程中，驱动芯片1通常是比较脆弱的，因此可以在驱动芯片1与显示屏2之间添加缓冲器来保障驱动芯片1的安全。例如参见图10所示，可以在第一SDIO数据引脚111与显示屏2之间设置第一缓冲器41，在通用输入输出引脚13与显示屏2之间设置第二缓冲器41来实现对驱动芯片1的电平转换、负载隔离和缓冲，从而保障驱动芯片1的安全。但需要理解的是，在某些情况下，不设置缓冲器或仅针对部分引脚连接缓冲器也是可行的。在本申请实施例中，缓冲器可以采用74HC245或移位寄存器芯片来实现。

在本申请实施例中，还提供了一种应用于上述显示系统的驱动芯片1上的驱动配置方法，包括：配置驱动芯片1的SDIO引脚11用于进行图像数据和时钟信号的输出。

需要说明的是，配置时，工程师可以通过专门的编辑软件(如KeiluVision4等)进行配置的编辑，并采用烧写软件将编辑好的配置写入驱动芯片1。驱动芯片1在烧写入编辑好的配置后，执行它即可实现将SDIO引脚11用于进行图像数据和时钟信号的输出。

应当理解的是，在本申请实施例中，涉及SDIO协议的数据是无用的，对其进行输出反而可能会对显示屏的显示造成干扰。因此在本申请实施例中，可以设置在驱动芯片1中不配置CMD数据，从而一定程度上避免涉及SDIO协议的数据的输出，保障显示屏2的显示效果。

在本申请实施例中，随着信号过滤电路3的具体结构不同，需要对SDIO引脚11进行的配置也不同。例如在信号过滤电路3为结构一和结构二时，配置驱动芯片1的SDIO引脚11用于进行图像数据和时钟信号的输出包括：配置第一SDIO数据引脚111进行图像数据的输出；配置SDIO_CLK引脚113进行时钟信号的输出。此外还包括：配置第二SDIO数据引脚112进行时钟选通信号和SD卡通信数据的输出，并将时钟选通信号配置为低电平信号，将SD卡通信数据配置为高电平信号。而在信号过滤电路3为结构三时，配置驱动芯片1的SDIO引脚11用于进行图像数据和时钟信号的输出包括：配置第一SDIO数据引脚111进行图像数据的输出；配置SDIO_CLK引脚113进行时钟信号的输出。此外还包括：配置第二SDIO数据引脚112进行时钟选通信号和SD卡通信数据的输出，并将时钟选通信号配置为高电平信号，将SD卡通信数据配置为低电平信号。

在本申请实施例中，还可以配置图像数据获取方式。图像数据获取方式可以包括：驱动芯片1获取当前像素点在显示屏中的像素点坐标位置；从待显示图像中提取当前像素点的颜色值；将当前像素点的坐标位置和颜色值转换为显示屏能识别的数据格式，得到当前像素点的图像数据。在本申请实施例中，驱动芯片1可以从显示屏2处获取当前像素点在显示屏2中的像素点坐标位置，并依据当前像素点坐标，在待显示图像中提取当前像素点的颜色值。在本实施例中，驱动芯片1可以将待显示图像和显示屏2的尺寸进行适配，从而确定显示屏2中的像素点坐标对应的待显示图像中的具体位置，进而在待显示图像中提取当前像素点的颜色值。

在本申请实施例中，还可以配置SDIO引脚11通过DMA(Direct Memory Access，直接内存存取)方式实现图像数据的输出。应当理解的是本申请实施例也可以通过其他方式实现数据输出，如串口发送等。但是采用DMA方式实现图像数据的输出时，不需要依赖于驱动芯片1的大量中断负载，可以有效节约芯片的资源。

需要说明的是，在本申请实施例中，显示屏2可以为全彩显示屏，例如可以为小尺寸的LED(Light Emitting Diode，发光二极管)全彩显示屏(如出租车车顶的全彩LED显示屏等)。此外，在本申请实施例中，驱动芯片1可以采用所有具有SDIO引脚的芯片或单片机来实现，例如可以采用MCIMX287CVM4B芯片来实现。在显示屏2为全彩显示屏时，通过本申请实施例所提供的方案，可以采用低成本的具体SDIO引脚的驱动芯片来实现对显示屏2的显示控制，能在保证全彩显示屏的显示效果的同时，降低整个显示系统的成本，具有极高的实用性和商业价值。

综上所述，本申请实施例提供的显示系统和驱动配置方法，显示屏通过与其电连接的驱动芯片来实现显示控制，而驱动芯片则通过SDIO引脚输出图像数据和时钟信号给显示屏，而显示屏则接收驱动芯片传来的图像数据和时钟信号，依据时钟信号对图像数据进行显示。这样，利用SDIO引脚来传输图像数据和时钟信号，输出信号的速度得以提高，能够达到50MHz的速度，可以做到数百上千级的灰度，可以保证显示屏具有理想的整体显示效果。此外许多低成本的单片机芯片都具有SDIO引脚，其可以用作本申请的驱动芯片，从而有效降低了显示系统的成本，具有很好的普适性、实用性和商业价值。

实施例二：

本实施例在实施例一的基础上，以一种显示屏为LED全彩显示屏的显示系统为例，对本申请做进一步示例说明。

参见图11所示，图11为显示系统中除显示屏2外的部分的结构示意图。其中：SDIO_D0～D6引脚为第一SDIO数据引脚111，用于输出图像信号；SDIO_D7引脚为第二SDIO数据引脚112，用于输出时钟选通信号和安全数字SD卡通信数据；SDIO_CLK引脚113用于输出的时钟信号；IO1-6引脚和IO_EN引脚都是驱动芯片1的通用输入输出引脚，IO1-6引脚用于输出显示屏控制信号，IO_EN引脚(即能信号引脚12)用于输出使能信号。在本申请实施例中，采用两个74HC245芯片来作为缓冲器，分别连接SDIO_D0～D7引脚和IO1-6引脚，而SDIO_CLK引脚113、SDIO_D7引脚和IO_EN引脚连接信号过滤电路3；SDIO_CMD引脚不使用。

在本申请实施例中，信号过滤电路3采用74HC02D芯片实现，工程师配置驱动芯片1中SD卡通信数据为高电平信号，时钟选通信号为输出图像数据时同步产生的低电平信号。74HC02D芯片内部结构参见图4所示，由于或非门电路为低电平有效，在SDIO_D7引脚输出时钟选通信号时，74HC02D芯片可以输出时钟信号，而在SDIO_D7引脚输出SD卡通信数据时，74HC02D芯片不输出时钟信号。74HC02D芯片可以输出两组时钟信号，正好可以通过IO_EN引脚输出的使能信号来控制哪一组时钟信号有效，可以用于扩展LED接口。

在本申请实施例中，还可以直接不配置CMD数据，此外还可以通过DMA方式，将数据由SDIO引脚发到LED显示屏上。

在本申请实施例中，通过SDIO引脚输出的数据，时钟信号速率可以在50MHz以内调整，而LED显示屏所能承受的最大时钟速率是20～30MHz，采用SDIO引脚输出数据时，完全可以满足LED显示屏的需求。示例性的，在SDIO引脚输出的时钟信号的速率为17.6MHz时，144x24点数的全彩LED显示屏灰度可以达到256级，刷新率可以达到333.33Hz，可以达到非常好的显示效果。综上，本申请实施例所提供的方案，可以以具有SDIO引脚的芯片来实现对全彩LED显示屏的驱动，可以有效降低全彩LED显示屏的驱动成本，并满足全彩LED显示屏的驱动要求。

实施例三

本实施例提供了一种计算机可读存储介质，如软盘、光盘、硬盘、闪存、U盘、CF卡、SD卡、MMC卡等，在该计算机可读存储介质中存储有实现上述各个步骤的一个或者多个程序，这一个或者多个程序可被一个或者多个处理器执行，以实现上述第一实施例中驱动配置方法的各步骤。在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (9)

1.一种显示系统，其特征在于，包括：具有安全数字输入输出SDIO引脚的驱动芯片，以及与所述驱动芯片电连接的显示屏；

所述驱动芯片用于通过所述SDIO引脚输出图像数据和时钟信号；

所述显示屏用于分别通过预设的图像数据接口和时钟信号接口接收所述图像数据和时钟信号，并依据所述时钟信号对所述图像数据进行显示；

所述显示系统还包括：信号过滤电路；所述SDIO引脚包括第一SDIO数据引脚、第二SDIO数据引脚和SDIO_CLK引脚；

所述信号过滤电路的输入端与所述第二SDIO数据引脚以及SDIO_CLK引脚均连接；所述信号过滤电路的输出端与所述显示屏的时钟信号接口连接；

所述第一SDIO数据引脚用于输出所述图像数据；所述第二SDIO数据引脚用于输出时钟选通信号和安全数字SD卡通信数据；所述SDIO_CLK引脚用于输出所述时钟信号；

所述信号过滤电路用于在所述第二SDIO数据引脚输出所述时钟选通信号时，输出所述时钟信号；在所述第二SDIO数据引脚输出所述SD卡通信数据时，输出低电平信号。

2.如权利要求1所述的显示系统，其特征在于，所述驱动芯片还具有通用输入输出引脚；

所述驱动芯片还用于通过所述通用输入输出引脚输出控制信号；

所述显示屏用于通过预设的控制信号接口接收所述控制信号，并依据所述控制信号进行显示控制。

3.如权利要求1所述的显示系统，其特征在于，所述SDIO引脚中的SDIO_CMD引脚闲置；或，所述SDIO引脚中的SDIO_CMD引脚实现通用输入输出引脚功能。

4.如权利要求1所述的显示系统，其特征在于，所述驱动芯片还包括使能信号引脚；所述使能信号引脚用于输出使能信号；

所述信号过滤电路包括或非门处理模块；所述或非门处理模块包括第一或非门电路和第二或非门电路；

所述第一或非门电路的输入端与所述第二SDIO数据引脚以及SDIO_CLK引脚均连接；所述第一或非门电路的输出端与所述第二或非门电路的输入端连接，且所述第二或非门电路的输入端还与所述使能信号引脚连接；所述第二或非门电路的输出端与所述显示屏的时钟信号接口连接；其中，所述第二SDIO数据引脚输出的时钟选通信号为低电平信号；所述第二SDIO数据引脚输出的SD卡通信数据为高电平信号。

5.如权利要求4所述的显示系统，其特征在于，所述信号过滤电路中的所述或非门处理模块的数量为两个，且两个所述或非门处理模块并联；

两个所述或非门处理模块共用所述第二SDIO数据引脚以及SDIO_CLK引脚，并分别与不同的所述使能信号引脚连接。

6.如权利要求1所述的显示系统，其特征在于，所述信号过滤电路还包括第三或非门电路和非门电路；

所述第三或非门电路的输入端与所述第二SDIO数据引脚以及SDIO_CLK引脚均连接；所述第三或非门电路的输出端与所述非门电路的输入端连接，且所述非门电路的输出端与所述显示屏的时钟信号接口连接；其中，所述第二SDIO数据引脚输出的时钟选通信号为低电平信号；所述第二SDIO数据引脚输出的SD卡通信数据为高电平信号。

7.如权利要求1所述的显示系统，其特征在于，所述驱动芯片还包括使能信号引脚；所述使能信号引脚用于输出使能信号；

所述信号过滤电路包括与门处理模块；所述与门处理模块包括第一与门电路和第二与门电路；

所述第一与门电路的输入端与所述第二SDIO数据引脚以及SDIO_CLK引脚均连接；所述第一与门电路的输出端与所述第二与门电路的输入端连接，且所述第二与门电路的输入端还与所述使能信号引脚连接；所述第二与门电路的输出端与所述显示屏的时钟信号接口连接；其中，所述第二SDIO数据引脚输出的时钟选通信号为高电平信号；所述第二SDIO数据引脚输出的SD卡通信数据为低电平信号。

8.一种驱动配置方法，其特征在于，应用于如权利要求1-7任一项所述显示系统中的驱动芯片上，所述驱动配置方法包括：

配置所述驱动芯片的SDIO引脚用于进行图像数据和时钟信号的输出。

9.如权利要求8所述的驱动配置方法，其特征在于，在所述驱动芯片为如权利要求4-6任一项所述显示系统中的驱动芯片时，所述配置所述驱动芯片的SDIO引脚用于进行图像数据和时钟信号的输出包括：

配置所述第一SDIO数据引脚进行图像数据的输出；

配置所述SDIO_CLK引脚进行时钟信号的输出；

所述驱动配置方法还包括：

配置所述第二SDIO数据引脚进行时钟选通信号和SD卡通信数据的输出；并将所述时钟选通信号配置为低电平信号，将所述SD卡通信数据配置为高电平信号。

Images