CN109841690A - 低电容二端闸流体构造及其制造方法 - Google Patents

低电容二端闸流体构造及其制造方法 Download PDF

Info

Publication number
CN109841690A
CN109841690A CN201711201469.1A CN201711201469A CN109841690A CN 109841690 A CN109841690 A CN 109841690A CN 201711201469 A CN201711201469 A CN 201711201469A CN 109841690 A CN109841690 A CN 109841690A
Authority
CN
China
Prior art keywords
type
low
junction
thyristor
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711201469.1A
Other languages
English (en)
Inventor
宋孟龙
黄俊翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lucky Forests Corp ltd
Original Assignee
Lucky Forests Corp ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucky Forests Corp ltd filed Critical Lucky Forests Corp ltd
Priority to CN201711201469.1A priority Critical patent/CN109841690A/zh
Publication of CN109841690A publication Critical patent/CN109841690A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

本发明提供一种闸流体构造及其制造方法。仅用三层光罩制造。采用低掺杂浓度第1型(如N－型)基板，双面同时以扩散法掺杂一层浓度高于基板浓度的第2型(如P型)杂质，在闸流体四周进行沟槽蚀刻，蚀穿第2型层，露出第1型沟槽底，并形成独立的第2型层区域，再同时在沟槽内及第2型层上以扩散法掺杂第3型(如N+型)，分别形成第3型区域层及点区域(点区域不扩散))，并利用光罩设计，在第3型掺杂时使第3型与第2型相连形成NP接面，以降低主接面(main junction)的崩溃电压进而达到低接面电容及低崩溃电压的双信道闸流体。本发明利用光罩设计，两面的第2型或第3型掺杂可同时作业，以降低生产成本。

Description

低电容二端闸流体构造及其制造方法
技术领域
本发明是有关一种电子二端闸流体构造及其制造方法。特别是以低掺杂浓度的基板，以扩散法掺杂低浓度P+层及N+区域层，具有低接面电容并低崩溃电压的双信道闸流体。
背景技术
晶体闸流管(英语：Thyristor)，简称闸流体，指的是具有四层交错P、N层的半导体装置。最早出现与主要的一种是硅控整流器(Silicon Controlled Rectifier，SCR)，中国大陆通常简称可控硅，又称半导体控制整流器，是一种具有三个pn接面的功率型半导体组件。如图1所示，为一npnp或pnpn结构，通常在一n型基体106上，在两面以离子植入中度掺杂的层p1层104及p2层108，再于阳极以以离子植入或扩散法形成n1层102，再于阳极及阴极(kathode)形成接触。参考图2，图2为现有技术构造的闸流体在加上顺向偏压时的电压降及空乏区的示意图。在加上顺向偏压时，第一np接面202J1为顺向偏压，但第二pn接面204J2则为逆向偏压，而p1的掺杂浓度大于n2的掺杂浓度，因而大部分的空乏区在n2的一侧，又第三np接面206J3为顺向偏压。n2的掺杂浓度决定J2的崩溃电压或切入电压VB，特点是具有可控的单向导电，即与一般的二极管相比，可以对导通电流进行控制。具有以小电流(电压)控制大电流(电压)作用，并体积小、轻、功耗低、效率高、开关迅速等优点，广泛用于无触点开关、可控整流、逆变、调光、调压、调速等方面。其缺点为接面电容大、切入电压亦大。
授予力特康可电子股份有限公司的中国台湾发明专利第I285952号教导一种闸流体构造及其制造方法。降低基板的掺杂浓度以减少接面电容，另在阳极增加一层中度掺杂的杂质扩散层，其掺杂浓度较基板的掺杂浓度高，以降低切入电压。而得低接面电容及所望的切入电压的闸流体。但其缺点为采用离子布植工艺，每一面须布植一次，N+掺杂亦不能同时作业，制造成本太高。
故有一种需求，希望有一种闸流体，掺杂能两面能同时作业，以降低制造成本；降低主接面的崩溃电压进而达到低接面电容并低崩溃电压的制造方法。
本发明即针对此一需求，提出一种能解决以上缺点的二端闸流体构造及其制造方法。
发明内容
本发明提供一种二端闸流体构造及其制造方法，使掺杂能两面能同时作业，以降低制造成本。
本发明的次一目的在提供一种二端闸流体构造及其制造方法，使接面电容及崩溃电压可以降低。
本发明的再一目的在提供一种二端闸流体构造及其制造方法，使N+与P+相连形成NP接面，以降低崩溃电压
为达成上述目的及其它目的，本发明的第一观点教导一种闸流体的构造，可得低接面电容并低崩溃电压的双信道闸流体，包含：一片第1型(例如N－型)低浓度高阻值硅基板；第1型硅基板两面有低浓度第2型(例如P型)掺杂层；第1型硅基板四周形成绝缘凹槽；第2型掺杂层上有第3型区域层及点区域，在凹槽及第2型区域有第3型与第2型相连形成NP接面的区域；绝缘、金属化区域。
本发明的第二观点教导一种闸流体的制造方法，达到低接面电容并低崩溃电压的双信道闸流体，包含下列步骤：在第1型低浓度高阻值硅基板双面同时以扩散法掺杂低浓度第2型杂质，以降低崩溃电压及接面电容；以第一光罩在闸流体四周进行蚀刻，以形成绝缘凹槽；以第二光罩在高浓度第2型上以扩散法掺杂第3型区域层及不扩散第3型的点区域，并利用光罩设计，在第3型掺杂时使第3型与第2型相连形成NP接面，以降低主接面(mainjunction)的崩溃电压；完成绝缘、金属化后续工艺。
有关本发明的其它功效及实施例的详细内容，配合附图说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是现有技术具有三个pn接面的功率型半导体组件；
图2是现有技术的闸流体在加上顺向偏压时的电压降及空乏区的示意图；
图3是依据本发明实施例的光罩图设计图，(a)正面(b)背面；
图4是依据本发明实施例的实施方法第1步后(a)正面A，(b)背面B线所经过的示意剖面图；
图5是依据本发明实施例的实施方法第3步后(a)正面A，(b)背面B线所经过的示意剖面图；
图6是依据本发明实施例的电压降及空乏区的示意图。
符号说明
102：n1层 104：中度掺杂层p1
106：n型基体 108：中度掺杂层p2
202：第一np接面 204：第二pn接面
206：第三np接面 302：基板
303、304：掺杂的P区域 305：正面n+
306：背面n+ 307、308：n+掺杂层
309、310：p层上的n+掺杂层 311：点区域
401：基板 402：沟槽
403、404：p型掺杂层 503、504：p型掺杂层
505、506：掺杂n+ 507、508：沟槽掺杂n+
509、510：接面np 511、512：点区域
602：第1接面J1 604：第2接面J2
606：第3接面J3 607：np接面
具体实施方式
有关本发明的前述及其它技术内容、特点与功效，在以下配合参考附图的一优选实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明。
本发明的内容可经由下述实施例配合其相关图式的阐述而予公开。参考图3，图3是依据本发明之一实施例的闸流体构造的平面图。为简化描述，仅示其晶圆的内部构造，其它例如金属接触，封装等皆未图示。在基板302上有第1区域，掺杂的P区域p303、p304(请参考图4p403、p404)，在第2区域p层上的掺杂层n+309、n+310(请参考图5n+509、n+510)，并有基板上的掺杂层n+307、n+308(请参考图5n+507、n+508)，在第3区域p层的掺杂层n+305、n+306(请参考图5n+505、n+506)，第3区域有点区域dot311，其中不掺杂层n+。此正反面的闸流体为对称。正面的闸流体负责正半波，反面的闸流体负责负半波的控制及整流。
参考图4，图4是依据本发明的实施例的闸流体缘图3的A-A线的制造流程的剖面图。如图4所示，以现有技术方法在芯片401两面皆扩散p(本例为p型)掺杂p403、p404，此层的杂质宜选择扩散浓度较淡，一般p型掺杂为硼(boron)，其掺杂浓度约大于7×1013atom/cm3，经高温扩散后，其接面深度一般约为30μm至35μm，此时进行沟槽处理形成沟槽402。
参考图5，图5是依据本发明实施例的实施方法第3步后(a)正面A，(b)背面B线所经过的示意剖面图。沟槽处理形成沟槽402及p掺杂层p503、p504后，再以两面在沟槽上进行掺杂n+(本例为n型)正面n+507(背面n+508)区域，并同时掺杂n+(本例为n型)正面n+505(背面n+506)形成点区域(点dot511、dot512利用光罩设计无扩散n+)，此层的杂质宜选择扩散浓度较高，一般n型掺杂为磷(phos.)，其掺杂浓度约6.8×1016atom/cm3至1.2×1019atom/cm3，经高温扩散后，其接面深度一般约为10μm至15μm，此时利用沟槽掺杂n+507、n+508，形成NP接面np509、np510(参考图3np309、np310)，即为本发明结构的溃崩电压。
参考图6，图6是依据本发明实施例的电压降及空乏区的示意图。第1接面J1 602为n1、p1的接面，为顺向偏压，其压降为V1；第2接面J2 604为p1、n2的接面，为反向偏压，其空乏区因n2的掺杂降低而加宽，其压降为V2，但在np607(参考图5的np510)，因np607与n2相接，固其崩溃电压降低；第3接面J3 606为为n2、p2的接面，为顺向偏压，其压降为V3。
以上所述的实施例及/或实施方式，仅是用以说明实现本发明技术的较佳实施例及/或实施方式，并非对本发明技术的实施方式作任何形式上的限制，任何本领域技术人员，在不脱离本发明内容所公开的技术手段的范围，当可作些许的更动或修改为其它等效的实施例，但仍应视为与本发明实质相同的技术或实施例。

Claims (4)

1.一种闸流体构造，可得低接面电容并低崩溃电压的双信道闸流体，其特征在于，至少包含：
一片第1型(例如N－型)低浓度高阻值硅基板；
第1型硅基板两面有低浓度第2型(例如P型)掺杂层；
第1型硅基板四周形成绝缘凹槽；
第2型掺杂层上有第3型区域层及点区域，在凹槽及第2型区域有第3型与第2型相连形成NP接面的区域；
绝缘、金属化区域。
2.一种闸流体的制造方法，达到低接面电容并低崩溃电压的双信道闸流体，其特征在于，至少包含下列步骤：
在第1型低浓度高阻值硅基板双面同时以扩散法掺杂低浓度第2型杂质，以降低崩溃电压及接面电容；
以第一光罩在闸流体四周进行蚀刻，以形成绝缘凹槽；
以第二光罩在高浓度第2型上以扩散法掺杂第3型区域层及不扩散第3型的点区域，并利用光罩设计，在第3型掺杂时使第3型与第2型相连形成NP接面，以降低主接面的崩溃电压；
完成绝缘、金属化后续工艺。
3.如权利要求1或2的硅基板，其特征在于，该第1型低浓度高阻值硅基板的掺杂浓度低于6.8×1016atom/cm。
4.如权利要求1或2的硅基板，其特征在于，该高浓度第2型层的掺杂浓度低于7.7×1013atom/cm。
CN201711201469.1A 2017-11-27 2017-11-27 低电容二端闸流体构造及其制造方法 Pending CN109841690A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711201469.1A CN109841690A (zh) 2017-11-27 2017-11-27 低电容二端闸流体构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711201469.1A CN109841690A (zh) 2017-11-27 2017-11-27 低电容二端闸流体构造及其制造方法

Publications (1)

Publication Number Publication Date
CN109841690A true CN109841690A (zh) 2019-06-04

Family

ID=66879720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711201469.1A Pending CN109841690A (zh) 2017-11-27 2017-11-27 低电容二端闸流体构造及其制造方法

Country Status (1)

Country Link
CN (1) CN109841690A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200524154A (en) * 2004-01-06 2005-07-16 Concord Semiconductor Corp Structure and manufacturing method of thyristor
US20120061719A1 (en) * 2010-08-17 2012-03-15 Stmicroelectronics (Tours) Sas Shockley diode having a low turn-on voltage
US20120161200A1 (en) * 2010-12-23 2012-06-28 Stmicroelectronics (Tours) Sas Double-groove bidirectional vertical component
CN104576724A (zh) * 2013-10-17 2015-04-29 意法半导体(图尔)公司 高压垂直功率部件
US20160247904A1 (en) * 2013-02-07 2016-08-25 Stmicroelectronics (Tours) Sas Vertical power component

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200524154A (en) * 2004-01-06 2005-07-16 Concord Semiconductor Corp Structure and manufacturing method of thyristor
US20120061719A1 (en) * 2010-08-17 2012-03-15 Stmicroelectronics (Tours) Sas Shockley diode having a low turn-on voltage
US20120161200A1 (en) * 2010-12-23 2012-06-28 Stmicroelectronics (Tours) Sas Double-groove bidirectional vertical component
US20160247904A1 (en) * 2013-02-07 2016-08-25 Stmicroelectronics (Tours) Sas Vertical power component
CN104576724A (zh) * 2013-10-17 2015-04-29 意法半导体(图尔)公司 高压垂直功率部件

Similar Documents

Publication Publication Date Title
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US8242537B2 (en) IGBT with fast reverse recovery time rectifier and manufacturing method thereof
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
US20200212208A1 (en) Insulated gate bipolar transistor device and method for manufacturing the same
US9929285B2 (en) Super-junction schottky diode
CN107534053A (zh) 半导体装置及其制造方法
JP6654189B2 (ja) 薄い半導体ウェハを備える半導体デバイスの製造方法
CN103199018B (zh) 场阻断型半导体器件的制造方法和器件结构
US20180358451A1 (en) Method of manufacturing power semiconductor device
CN105895682A (zh) 逆导绝缘栅双极型晶体管结构及其对应的制造方法
CN104425258A (zh) 反向导通场截止绝缘栅双极型晶体管的制造方法
CN109449153B (zh) 一种功率器件防护芯片及其制造方法
TW201535722A (zh) 半導體裝置
CN104282689A (zh) 嵌入frd的igbt器件及制造方法
US10297662B2 (en) Dielectrically isolated semiconductor device and method for manufacturing the same
CN109841690A (zh) 低电容二端闸流体构造及其制造方法
CN109037205B (zh) 瞬态电压抑制器及其制造方法
US8969184B2 (en) Method for fabricating a porous semiconductor body region
CN116190420B (zh) 一种快恢复二极管结构及其制备方法
CN107346791B (zh) 瞬变电压抑制二极管的制备方法和瞬变电压抑制二极管
US20180090562A1 (en) Schottky barrier diode and method of manufacturing the same
KR101928253B1 (ko) 전력 반도체 소자의 제조 방법
CN104425250A (zh) 一种igbt的制造方法
CN103035748B (zh) 锗硅BiCMOS工艺中的齐纳二极管及制造方法
JPH10335630A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190604