CN109841658A - 导电图案、包括该图案的显示设备和制造导电图案的方法 - Google Patents

导电图案、包括该图案的显示设备和制造导电图案的方法 Download PDF

Info

Publication number
CN109841658A
CN109841658A CN201811433105.0A CN201811433105A CN109841658A CN 109841658 A CN109841658 A CN 109841658A CN 201811433105 A CN201811433105 A CN 201811433105A CN 109841658 A CN109841658 A CN 109841658A
Authority
CN
China
Prior art keywords
layer
closure assemblies
conductive pattern
component
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811433105.0A
Other languages
English (en)
Inventor
李俊杰
高京秀
申相原
李东敏
金湘甲
孙尚佑
申铉亿
崔新逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN109841658A publication Critical patent/CN109841658A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开一种导电图案、包括该图案的显示设备和制造导电图案的方法。显示设备的导电图案包括：布置在基板上的第一层，包括铝或铝合金并且与基板形成第一锥角；以及布置在第一层上并且与第一层形成第二锥角的第二层，其中第二锥角小于第一锥角。

Description

导电图案、包括该图案的显示设备和制造导电图案的方法
相关申请的交叉引用
本申请要求2017年11月28日提交的韩国专利申请第10-2017-0160172号的优先权及其权益，在此为了所有目的通过引用将该韩国专利申请并入本文，如同在本文中充分地阐述一样。
技术领域
本发明的示例性实施方式总体涉及导电图案、包括导电图案的显示设备以及制造导电图案的方法。
背景技术
电子设备通常采用诸如布线或电极的导电图案来传输信号。例如，诸如有机发光显示设备或液晶显示设备的显示设备可以包括用于驱动薄膜晶体管(TFT)的多个导电图案。然而，当信号布线的长度增加时，由于信号布线的内部电阻，可能发生信号延迟。由于难以确保足够的栅极导通时间，高分辨率显示设备中的扫描信号的延迟可能使显示质量劣化。
因此，已经致力于使用低电阻材料形成导电图案。然而，在制造期间，信号布线可暴露于各种环境。例如，退火工艺、刻蚀工艺等可对信号布线的材料造成损坏。这样，即使在信号布线包括本领域公知的低电阻材料时，当该低电阻材料被直接用作导电图案时，通常也难以确保工艺可靠性。
在该背景技术部分中公开的上述信息仅用于理解本发明构思的背景，并且因此，它可能包含不构成现有技术的信息。
发明内容
根据本发明的示例性实施方式构造的显示设备包括具有优异可靠性的低电阻导电图案。另外，根据本发明的示例性实施方式的方法能够提供具有优异可靠性的低电阻导电图案。
根据一些示例性实施例，封盖层可以由多个组件层形成，并且布置在主导电层上的第一封盖组件层由氮化钛制成，从而与第一封盖组件层由钛制成时相比，防止或减轻了金属成分在与主导电层的界面处的扩散。此外，由于氮化钛与钛相比不容易与氢氟酸等反应，因此在清洁工艺期间可以保护主导电层的表面，以减少或防止表面损坏。
根据一些示例性实施例，在使用诸如铝或铝合金的低电阻材料形成主导电层的同时，封盖层可以有效地防止主导电层被清洁工艺或刻蚀工艺损坏。由于封盖层的锥角相对小，因此能够防止绝缘材料在导电图案的侧表面附近未被填充(或填满)，或者防止布置在导电图案上的膜不均匀。
根据一些示例性实施例，当多个封盖组件层的锥角从下层朝向上层逐渐减小并且绝缘膜等形成在导电图案上时，绝缘材料甚至可以更多地被填充在导电图案的侧表面中，这可以改善绝缘膜的膜质量。
当在诸如高分辨率的有机发光显示设备的显示设备中实施时，本发明的原理和示例性实施例是特别有利的。当显示设备包括根据示例性实施例的导电图案时，信号延迟可由于图案的低电阻而显著降低，从而改善显示质量。
根据示例性实施例，显示设备的导电图案包括：布置在基板上的第一层，包括铝或铝合金并且与基板形成第一锥角；以及布置在第一层上并且与第一层形成第二锥角的第二层，其中第二锥角小于第一锥角。
第二层可以包括：布置在第一层上并且包括氮化钛的第一组件层；以及布置在第一组件层上并且包括钛的第二组件层。
第二层可以进一步包括：布置在第二组件层上并且包括氮化钛的第三组件层；以及布置在第三组件层上并且包括钛的第四组件层。
第一组件层可以具有大约至大约范围的厚度，并且第二组件层、第三组件层和第四组件层中的每一个可以具有大约至大约范围的厚度。
第二层可以具有至少大约的厚度。
第二层可以进一步包括：布置在第四组件层上并且包括氮化钛的第五组件层。
第五组件层的厚度可以小于第一组件层至第四组件层中的每一个的厚度。
第一组件层的氮与钛的原子比可以在大约0.9至大约1.2的范围内。
第二层可以包括多个顺序层压的组件层，并且组件层中的每一个的锥角可以基本相同，或者在远离第一层的方向上逐渐减小。
第一层的锥角可以小于大约60°。
第二层的锥角可以小于大约50°。
第二层可以包括彼此交替层压的钽层和钛层，并且第一层的上表面可以接触钽层。
第一层可以包括导电层，并且第二层可以包括封盖层。
第一组件层和第二组件层中的至少一个可以包括在其侧部处的尖端或底切部分。
根据示例性实施例，显示设备包括基板、布置在基板上的薄膜晶体管以及连接到薄膜晶体管的导电图案。导电图案包括：包括铝或铝合金并且与基板形成第一锥角的第一层；以及布置在第一层上并且形成小于第一锥角的第二锥角的第二层。
第二层可以包括：布置在第一层上并且包括氮化钛的第一组件层；布置在第一组件层上并且包括钛的第二组件层；布置在第二组件层上并且包括氮化钛的第三组件层；以及布置在第三组件层上并且包括钛的第四组件层。
第二层可以具有至少大约的厚度，第一组件层可以具有大约至大约范围的厚度，并且第二组件层、第三组件层和第四组件层中的每一个可以具有大约至大约范围的厚度。
第一锥角可以小于大约60°，并且第二锥角可以小于大约50°。
导电图案可以包括扫描信号线和数据信号线中的至少一种，扫描信号线用于将扫描信号传输到薄膜晶体管，数据信号线用于将数据信号传输到薄膜晶体管。
根据示例性实施例，制造显示设备的导电图案的方法包括以下步骤：形成包括铝或铝合金的导电层；在导电层上形成封盖层；在封盖层上形成光刻胶图案；在第一条件下刻蚀封盖层和导电层；以及在第二条件下刻蚀封盖层和导电层，其中第一条件具有比第二条件高的、针对封盖层和导电层的刻蚀率，并且具有比第二条件低的、针对光刻胶图案的消耗率。
第一刻蚀剂可以用于第一条件下的刻蚀，第二刻蚀剂可以用于第二条件下的刻蚀，并且第一刻蚀剂和第二刻蚀剂中的每一个可以包括氯和氯化硼。
第一刻蚀剂中的氯的量可以大于第二刻蚀剂中的氯的量，并且第一刻蚀剂中的氯化硼的量可以小于第二刻蚀剂中的氯化硼的量。
第一刻蚀剂和第二刻蚀剂中的每一个可以进一步包括氮，并且第一刻蚀剂中的氮的量可以小于第二刻蚀剂中的氮的量。
形成封盖层的步骤可以进一步包括以下步骤：在导电层上形成包括氮化钛的第一层；以及在第一层上形成包括钛的第二层。
形成第一层的步骤和形成第二层的步骤可以在同一溅射装置中被连续执行。
应当理解，前述概括描述和下面的具体描述两者均是示例性和说明性的，并且旨在提供所要求保护的发明的进一步说明。
附图说明
附图图示了本发明构思的示例性实施例并且与说明书一起用来解释本发明构思的原理，包含附图是为了提供本发明构思的进一步理解并且附图被并入说明书中且构成本说明书的一部分。
图1是根据本发明原理构造的导电图案的示例性实施例的截面图。
图2是图1的区域A的放大图。
图3、图4、图5、图6、图7、图8和图9是根据本发明的示例性实施例构造的导电图案的局部截面图。
图10是根据本发明的示例性实施例的导电图案的截面图。
图11、图12、图13、图14和图15是图示根据本发明的示例性实施例的制造导电图案的步骤的截面图。
图16是根据本发明的示例性实施例的有机发光显示设备的一个像素的等效电路图。
图17是根据本发明的示例性实施例的有机发光显示设备的一个像素的截面图。
具体实施方式
在下面的描述中，为了说明的目的，阐述许多具体细节，以提供本发明的各个示例性实施例或实施方式的全面理解。如本文中使用的，“实施例”和“实施方式”是作为本文中公开的采用本发明构思中的一个或多个的设备或方法的非限制性示例的可互换词语。然而，应明白，各个示例性实施例可以在没有这些具体细节的情况下或在一个或多个等价布置的条件下实践。在其他情况中，以框图的形式示出众所周知的结构和设备，以便避免不必要地模糊各个示例性实施例。此外，各个示例性实施例可以是不同的，但不一定是排斥的。例如，示例性实施例的特定形状、配置和特性可以在另一示例性实施例中被使用或被实现而不脱离本发明构思。
除非另外指出，否则图示的示例性实施例应当被理解为提供本发明构思可以在实践中被实现的一些方式的不同细节的示例性特征。因此，除非另外指出，否则各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(下文分别或统称为“元件”)可以被另行组合、分离、互换和/或重新排列，而不脱离本发明构思。
附图中交叉影线和/或阴影的使用通常被提供用于使相邻元件之间的边界变得清楚。因此，除非指定，否则交叉影线和阴影的存在或不存在均不表达或指示对特定材料、材料性质、尺寸、比例、示出元件之间的共性和/或元件的任何其他特征、属性、性质等的任何偏好或需求。此外，在附图中，为了清楚和/或描述性目的，元件的尺寸和相对尺寸可能被夸大。当可以不同地实现示例性实施例时，可以不同于所描述的顺序来执行特定的处理顺序。例如，两个连续描述的处理可以被大致上同时地执行或者以与所描述的顺序相反的顺序来执行。此外，相同的附图标记指代相同的元件。
当诸如层的元件被称为“位于另一元件或层上”、“连接到”或“耦接到”另一元件或层时，该元件可以直接位于另一元件或层上、直接连接到或耦接到另一元件或层，或者可以存在中间元件或层。然而，当一元件或层被称为“直接位于另一元件或层上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指具有或不具有中间元件的物理连接、电气连接和/或流体连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的三个轴(诸如，x轴、y轴和z轴)，而是可以以更广泛的意义解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择出的至少一个”可以被解释为仅X、仅Y、仅Z、或X、Y、和Z中的两个或更多个的任意组合，诸如，例如，XYZ、XYY、YZ和ZZ。如本文所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有的组合。
尽管在本文中可以使用术语“第一”、“第二”等来描述各个元件，但是这些元件不应受这些术语的限制。这些术语被用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，以下所讨论的第一元件可以被称为第二元件。
为了描述性目的，在本文中可以使用诸如“之下”、“下面”、“下方”、“下”、“上方”，“上面”、“之上”、“高于”、“侧”(例如，如在“侧壁”中)等空间相对术语，并且由此来描述如图中所示的一个元件与另一元件(多个)的关系。除了图中所描绘的方位之外，空间相对术语旨在涵盖装置在使用、操作和/或制造中的不同方位。例如，如果图中的装置被翻转，则被描述为在其他元件或特征“下面”或“之下”的元件随后将会被定向为在其他元件或特征“上面”。因此，示例性术语“下面”可以涵盖上面和下面两种方位。此外，装置可以被另外定向(例如，旋转90度或在其他方向上)，并且因此，本文所使用的空间相对描述符会被相应地解释。
本文所使用的术语仅是用于描述特定实施例的目的，而并不旨在进行限制。除非上下文另有明确指示，否则如本文所使用的单数形式的“一”、“该(所述)”也旨在包括复数形式。此外，当在此说明书中使用时，术语“包括”和/或“包含”表明存在所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组，但并不排除存在或添加一个或多个其他的特征、整体、步骤、操作、元件、部件和/或它们的组。还应注意的是，如本文所使用的，术语“大致上”、“约”和其他类似的术语被用作近似的术语而不作为程度的术语，并且因此被用于包含本领域的普通技术人员公认的在测量的、计算的和/或提供的值中的固有偏差。
本文参考作为理想化的示例性实施例和/或中间结构的示意图的截面图和/或分解图来描述各种示例性实施例。因此，可以预期到来自例如由于制造技术和/或公差而导致的图示形状的变化。因此，本文所公开的示例性实施例不应被解释为限于具体示出的区域的形状，而包括例如由于制造而导致的形状上的偏差。以这种方式，图中所示出的区域实质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且因此不必旨在进行限制。
除非另有定义，否则本文所使用的所有术语(包括技术和科学术语)具有与本公开作为其一部分的本领域的普通技术人员通常所理解的含义相同的含义。诸如那些在常用词典中所定义的术语应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不应以理想化或过度正式的意义来解释，除非本文中明确地如此定义。
图1是根据本发明原理构造的导电图案的示例性实施例的截面图。
参考图1，导电图案100可以被布置在基底构件200上。基底构件200提供导电图案100被布置在其上的空间，并且可以包括各种材料。例如，基底构件200可以是由诸如玻璃或石英的无机材料制成的绝缘基板，或者由诸如聚酰亚胺的有机材料制成的绝缘基板。作为另一示例，基底构件200可以是无机绝缘膜(诸如氧化硅膜、氮化硅膜或氧氮化硅膜)，或者可以是有机绝缘膜。作为另一示例，基底构件200可以是由诸如多晶硅或氧化物半导体的半导体材料或诸如金属的导电材料制成的层(或膜)。
导电图案100作为一个整体可以具有导电性，并且可以具有特定的平面形状。导电图案100可以用在各种电子设备中。例如，导电图案100可以用作电极、浮置电极等以及用于传输电信号的布线。导电图案100可以用作栅布线、数据布线或薄膜晶体管的信号连接布线，并且也可以用作栅电极、源电极和漏电极。此外，导电图案100可以应用于有机发光显示设备的电源电压线、阳极电极、阴极电极、辅助电极或保持电容器电极，并且也可以应用于液晶显示设备的像素电极、公共电极、保持电容器布线或保持电容器电极。此外，导电图案100可以用作遮光图案或反射图案。
导电图案100包括主导电层110和布置在主导电层110上的封盖层120。
主导电层110可以是为导电图案100提供导电性的层。主导电层110可以包括低电阻材料。例如，主导电层110可以包括铝(Al)或包括铝和添加材料的铝合金。添加材料可以包括镍(Ni)、镧(La)、钕(Nd)和锗(Ge)中的至少一种。添加材料可以是铝合金总量的大约2at％或更少、或1at％或更少，但是本发明构思并不限于此。
由于铝为具有大约0.15Ω/□(基于的厚度)的表面电阻的相对低电阻材料，该表面电阻低于钼(Mo)的表面电阻(因为钼(Mo)具有大约0.55Ω/□(基于的厚度)的表面电阻)，因此包括铝或铝合金的导电层可以具有足够水平的导电性，即使当该导电层被薄薄地形成具有小的厚度时。
主导电层110的厚度t1可以是例如在大约至大约或者大约至大约的范围内。然而，本发明构思并不限于此。
主导电层110可以是单层膜或多层膜。当主导电层110为多层膜时，多层膜的层中至少一个可以包括铝或铝合金。
封盖层120被布置在主导电层110的上表面上。封盖层120覆盖主导电层110的上表面，以保护主导电层110。如上所述，主导电层110可以包括易于形成小丘等的铝。更具体地，当布线通过在铝单层上布置层来形成时，在高温(例如，400℃至580℃)退火工艺期间，一个或多个小丘可产生在铝布线的表面上。此外，当绝缘膜形成在铝布线上，并且用于暴露铝布线的接触孔形成在绝缘膜中时，铝布线的表面可暴露于用于形成接触孔的刻蚀材料或等离子体。在此情形下，铝布线的表面可能被损坏或者其电阻可能增加。正因如此，根据本发明原理构造的封盖层120可以防止或减轻主导电层110的表面上的缺陷，和/或防止主导电层110的电阻增加，从而增加导电图案100的可靠性。
封盖层120可以具有多层结构，其中不同材料的层被层压。具体地，封盖层120可以包括多个层压的层。如本文使用的，形成封盖层120的层将被称为封盖组件层，以便将其与封盖层120区分开。相邻的封盖组件层可以包括彼此不同的材料。封盖层120包括两个或更多个封盖组件层。图1图示了封盖层120具有四个封盖组件层121至124，然而，本发明构思并不限于此，并且封盖层120可以包括更多个封盖组件层。
形成封盖层120的多层结构的封盖组件层121至124中的每个可以包括导电材料。封盖组件层121至124中的每个可以包括例如钛(Ti)、氮化钛(TiN)、钽(Ta)等。例如，封盖层120可以具有其中氮化钛层和钛层交替层压的结构。尽管氮化钛层和钛层是具有不同物理性质的异种材料层，但是由于这两层都包括钛，因此可以通过连续工艺形成膜，这将在后面更具体地描述。
作为另一示例，封盖层120可以具有其中钽层和钛层交替堆叠的结构。封盖层120的整体电导率可以小于主导电层110的电导率。
封盖层120可以具有足够的厚度以有效地保护主导电层110。更具体地，整个封盖层120的厚度t2可以为至少大约以保护主导电层110。当在布置于导电图案100上的层中形成接触孔以用于电连接时，用于刻蚀绝缘层的刻蚀材料也可移除封盖层120，这可以使主导电层110的表面暴露于刻蚀材料或等离子体。此外，层通常可被过度刻蚀而通过接触孔完全暴露导电图案100。正因如此，整个封盖层120的厚度t2可以为至少大约以防止封盖层120从过度刻蚀中被完全移除并稳定地保护主导电层110的表面。
封盖层120的厚度t2可以小于主导电层110的厚度t1。根据示例性实施例，封盖层120的厚度t2可以小于或等于主导电层110的厚度t1的大约一半。
主导电层110的锥角θ1(其为主导电层110的侧表面(侧壁)相对于基底构件200的上表面的倾斜角)可以为大约70°或更小，并且优选地为大约60°或更小。随着主导电层110的锥角θ1减小，能够防止绝缘材料在导电图案100的侧表面附近未被填充(或填满)，并且防止布置在导电图案100上的膜的质量不均匀。为了在导电图案100上形成更加均匀的膜，封盖层120相对于它被布置在其上的主导电层110的上表面的锥角θ2可以小于主导电层110的锥角θ1。封盖层120的锥角θ2可以为大约50°或更小，或者大约45°或更小。例如，主导电层110的锥角θ1可以为大约57.3°，而封盖层120的锥角θ2可以为大约21.4°。由于导电图案100的侧表面具有锥角θ1和θ2，因此布置在主导电层110上的封盖层120的平均线宽可以小于主导电层110的平均线宽。
图2是图1中的区域A的放大图。根据示例性实施例，图2所示的主导电层110包括铝合金，并且封盖层120具有其中氮化钛层和钛层被交替层压的四层结构。
参考图2，封盖层120可以包括顺序层压的第一封盖组件层121、第二封盖组件层122、第三封盖组件层123和第四封盖组件层124。第一封盖组件层121可以被直接布置在主导电层110上。第一封盖组件层121的底部表面与主导电层110的上表面接触。第一封盖组件层121的底部表面与主导电层110的上表面可以对齐而没有彼此凸出。例如，第一封盖组件层121的侧表面可以基本上沿虚线形成。
当封盖组件层121至124中的每个包括氮化钛和钛中的一种时，与主导电层110直接接触的第一封盖组件层121可以包括氮化钛层。
更具体地，当第一封盖组件层121由钛制成时，主导电层110的铝成分可直接接触第一封盖组件层121的钛成分，这可引起金属成分在随后的退火工艺期间在主导电层110与第一封盖组件层121之间的界面处的扩散。以这种方式，铝-钛合金可形成在界面处，这可能不利地增加导电图案100的电阻。
另外，在诸如缓冲氧化物刻蚀(BOE)的清洁工艺中，钛可以容易地被用作清洁液的0.9wt％的氢氟酸(HF)等腐蚀，从而在主导电层110上引起底切并且使膜的质量劣化。此外，当主导电层110的表面通过钛的腐蚀暴露于氢氟酸(HF)时，主导电层110的铝成分可与氢氟酸反应并导致表面损坏。
因此，与第一封盖组件层121由钛制成时相比，根据示例性实施例的第一封盖组件层121由氮化钛制成，从而防止或减轻在与主导电层110的界面处金属成分的扩散。此外，由于与钛相比，氮化钛不容易与氢氟酸等反应，因此在使用BOE作为清洁液的清洁工艺期间可以保护主导电层110的表面。
第一封盖组件层121的厚度t21可以为至少大约当第一封盖组件层121的厚度t21为至少大约时，主导电层110中的铝成分的扩散可以被有效地抑制。
同时，当第一封盖组件层121的厚度t21太大时，工艺效率可被劣化。例如，由氮化钛制成的第一封盖组件层121可以通过使用钛作为靶并且使用氮作为溅射气体的反应溅射来形成。然而，如果氮化钛层形成得过厚，则反应溅射将持续很长时间，这可在钛靶或溅射室的内壁上形成再沉积颗粒。此外，当多个导电图案100通过溅射装置形成时，再沉积颗粒可以被累积，这可用作污染源。尽管来自再沉积颗粒的污染源的一部分可以通过虚设导电图案形成工艺被移除，但是这种工艺将是降低工艺效率的附加工艺。因此，形成厚的单一氮化钛层是不可取的。正因如此，第一封盖组件层121的厚度t21可以为大约或更小。因此，第一封盖组件层121的厚度t21可以在大约至大约的范围内。
第一封盖组件层121中的氮(N)和钛(Ti)的原子比(氮原子的数量/钛原子的数量)可以为大约0.9至大约1.2。当氮(N)与钛(Ti)的原子比大于大约0.9时，可以有效地防止铝-钛合金的形成。在示例性实施例中，第一封盖组件层121可以由氮原子的数量大于钛原子的数量(例如，氮与钛的原子比为大于1)的氮化钛(富N的TiNx)制成。如上所述，当氮(N)与钛(Ti)的原子比为大约1.2或更小时，可以防止电阻的过度增加，并且可以抑制再沉积颗粒的形成。
第一封盖组件层121中的氮原子的比例可以是基本均匀的，而与其在第一封盖组件层121中的位置无关，但本发明构思并不限于此。氮原子的分布程度可以根据在第一封盖组件层121的厚度方向上的位置而改变。
第二封盖组件层122被直接布置在第一封盖组件层121上。第二封盖组件层122的底部表面与第一封盖组件层121的上表面接触以形成界面。第二封盖组件层122的底部表面与第一封盖组件层121的上表面可以对齐而没有彼此凸出。如上所述，当第一封盖组件层121为氮化钛层时，第二封盖组件层122可以是钛层(其为异种材料层)。如本文使用的，钛层可以指包括钛作为主要组分的层，其可以包括微量的氮。当极小量的氮包含在钛层中，或者氮作为杂质被部分地添加，使得氮(N)与钛(Ti)的原子比为大约0.02或更小，或者大约0.01或更小时，氮对对应层的物理性质的影响可能不大。
第二封盖组件层122可以通过使用钛作为靶进行溅射而形成。用于形成第二封盖组件层122的溅射气体可以是惰性气体，诸如氩气或氦气。
第二封盖组件层122可以通过继形成第一封盖组件层121之后的连续溅射工艺形成。例如，在包括钛靶的一个溅射装置中，可以首先在供给氮作为溅射气体的同时执行溅射以形成由氮化钛制成的第一封盖组件层121，并且然后，在同一溅射装置中，溅射气体可以改变为惰性气体并且溅射可以继续以形成由钛制成的第二封盖组件层122。如上所述，由于在形成第一封盖组件层121时部分地形成的再沉积颗粒可以通过形成第二封盖组件层122的后续工艺至少部分地被移除，因此，可以防止溅射装置中再沉积颗粒的累积。
第二封盖组件层122的厚度t22可以在大约至大约的范围内。当第二封盖组件层122的厚度t22小于大约时，可能难以控制膜的均匀性，并且移除再沉积颗粒的效果可能不显著。正因如此，第二封盖组件层122的厚度t22可以为至少大约以改善膜的均匀性和工艺效率。
如上所述，第二封盖组件层122的钛层易受氢氟酸的影响。因此，当第二封盖组件层122的厚度t22太大时，可能引起底切，这可使形成的膜的质量劣化。另外，在制造工艺中，钛可比氮化钛更容易被氧化成氧化钛。因此，随着钛层的厚度增加，钛的氧化程度和氧化钛的含量可增加，这可增加第二封盖组件层122的电阻。正因如此，第二封盖组件层122的厚度t22可以在大约或更小的范围内调整。
第三封盖组件层123被直接布置在第二封盖组件层122上。第三封盖组件层123的底部表面与第二封盖组件层122的上表面接触。第三封盖组件层123的底部表面与第二封盖组件层122的上表面可以对齐而没有彼此凸出。与第一封盖组件层121类似，第三封盖组件层123包括氮化钛。第三封盖组件层123覆盖第二封盖组件层122，以防止第二封盖组件层122被氢氟酸等过度刻蚀。
第三封盖组件层123可以通过连续溅射工艺形成。也就是说，在溅射装置中形成第二封盖组件层122之后，溅射气体可以从惰性气体改变为氮气，并且反应溅射可以被执行以形成第三封盖组件层123。
与第一封盖组件层121不同，由于第三封盖组件层123与主导电层110不直接接触，因此第三封盖组件层123可以具有小于或等于第一封盖组件层121的厚度的厚度。与第二封盖组件层122的厚度类似，第三封盖组件层123的厚度t23可以被调整到大约至大约或者大约至大约的范围内。当第三封盖组件层123的厚度t23为至少大约或大约时，可以改善膜的均匀性。当第三封盖组件层123的厚度t23被设置成大约或更小时，可以有效地防止溅射装置中再沉积颗粒的累积。
第三封盖组件层123中的氮与钛的原子比可以与第一封盖组件层121中的氮与钛的原子比基本相同。然而，与第一封盖组件层121不同，第三封盖组件层123中的氮的含量可以低于第一封盖组件层121中的氮的含量，这是因为铝成分的扩散不太可能发生在第三封盖组件层123中。
第四封盖组件层124被直接布置在第三封盖组件层123上。第四封盖组件层124的底部表面与第三封盖组件层123的上表面接触。第四封盖组件层124的底部表面与第三封盖组件层123的上表面可以对齐而没有彼此凸出。与第二封盖组件层122类似，第四封盖组件层124包括钛，并且它的厚度可以在大约至大约或者大约至大约的范围内。
第四封盖组件层124可以通过连续溅射工艺形成。也就是说，在溅射装置中形成第三封盖组件层123之后，溅射气体可以从氮气改变为惰性气体，并且溅射可以被执行以形成第四封盖组件层124。
在一些示例性实施例中，封盖组件层121至124中的全部封盖组件层的厚度t21至t24可以基本相同。例如，封盖层120的总厚度t2可以是大约并且第一封盖组件层121、第二封盖组件层122、第三封盖组件层123和第四封盖组件层124全部可以具有基本相同的大约的厚度。在另一示例性实施例中，第一封盖组件层121的厚度t21可以大于其他封盖组件层122至124的厚度t22至t24中的每个。除了第一封盖组件层121之外剩余的封盖组件层122至124的厚度t22至t24可以基本相同，但是本发明构思并不限于此。
封盖组件层121至124中的全部封盖组件层的锥角θ2可以基本相同。在封盖组件层中，第一封盖组件层121可以具有最宽的平均线宽，并且第二封盖组件层122、第三封盖组件层123和第四封盖组件层124可以具有相继减小的平均线宽。根据示例性实施例，封盖组件层121至124的侧表面可以基本全部位于同一平面上。
根据本发明的原理构造的导电图案100在使用诸如铝或铝合金的低电阻材料形成主导电层110的同时，可以有效地防止主导电层110被清洁工艺或刻蚀工艺损坏。由于封盖层120的锥角θ2相对小，因此能够防止绝缘材料在导电图案100的侧表面附近未被填充(或填满)，或者防止布置在导电图案100上的膜不均匀。
根据示例性实施例，代替于氮化钛，钽可以与钛交替层压。在此情形下，与氮化钛类似，与铝到钛中的扩散相比，铝到钽中的扩散可以被抑制，并且与钛相比，钽不容易与氢氟酸反应。因此，参考图2，钽可以被布置在用氮化钛(TiN)指示的层中。也就是说，在图2中，第一封盖组件层121和第三封盖组件层123可以由钽制成，并且第二封盖组件层122和第四封盖组件层124可以由钛制成。
下文将描述根据另一示例性实施例的导电图案。
图3是根据另一示例性实施例的导电图案的截面图。
参考图3，导电图案100_1的封盖层120_1包括八个封盖组件层。更具体地，封盖层120_1包括顺序层压的第一封盖组件层121、第二封盖组件层122、第三封盖组件层123、第四封盖组件层124、第五封盖组件层125、第六封盖组件层126、第七封盖组件层127和第八封盖组件层128。第一封盖组件层121、第三封盖组件层123、第五封盖组件层125和第七封盖组件层127可以由氮化钛制成，并且第二封盖组件层122、第四封盖组件层124、第六封盖组件层126和第八封盖组件层128可以由钛制成。第一封盖组件层121至第八封盖组件层128可以通过连续溅射工艺顺序形成。
在示例性实施例中，整个封盖层120_1的厚度t2可以为大约并且第一封盖组件层121至第八封盖组件层128的厚度t21至t28可以具有基本相同的大约的厚度。当第一封盖组件层121具有大约的厚度时，来自主导电层110的铝成分中的一些可扩散到第一封盖组件层121中。然而，由于第三封盖组件层123也是由氮化钛制成，因此可以抑制铝的进一步扩散。当封盖组件层121至128的厚度t21至t28中的每个为大约时，可以获得均匀的膜质量，可以防止底切和钛层的氧化，并且可以减少来自再沉积颗粒的污染。
根据示例性实施例，为了充分防止铝成分的扩散，第一封盖组件层121的厚度t21可以在大约至大约的范围内，并且剩余的第二封盖组件层122至第八封盖组件层128的厚度t22至t28中的每个可以为大约
图4是根据又一示例性实施例的导电图案的截面图。
参考图4，导电图案100_2与图2的导电图案100的不同之处在于，第五封盖组件层125被进一步布置在第四封盖组件层124上。
第五封盖组件层125被直接布置在第四封盖组件层124上。第五封盖组件层125的底部表面与第四封盖组件层124的上表面接触。第五封盖组件层125的底部表面与第四封盖组件层124的上表面可以对齐而没有彼此凸出。
与第三封盖组件层123类似，第五封盖组件层125包括氮化钛。用于形成封盖层120_2的最上层的第五封盖组件层125可以由氮化钛制成，使得可以防止封盖层120_2的表面的氧化。由于由钛制成的第四封盖组件层124被第五封盖组件层125覆盖和保护，因此也可以防止第四封盖组件层124中的钛的氧化。另外，由于由氮化钛制成的第五封盖组件层125与第四封盖组件层124相比，对氢氟酸或绝缘膜刻蚀材料更耐受，因此第五封盖组件层125可以防止对其下的层的损坏。
在此情形下，由于第五封盖组件层125的主要作用是防止表面氧化，因此第五封盖组件层125可以具有与其他封盖组件层121至124的厚度不同的厚度。具体地，第五封盖组件层125可以具有足以涂覆第四封盖组件层124的厚度。这样，第五封盖组件层125可以具有小于第一封盖组件层121至第四封盖组件层124中的每个封盖组件层的厚度的厚度t25，但并不限于此。例如，第一封盖组件层121至第四封盖组件层124中的每个可以具有大约的厚度，而第五封盖组件层125可以形成为具有大约的厚度。
图5是根据又一示例性实施例的导电图案的截面图。
参考图5，导电图案100_4与图2的导电图案100的不同之处在于，封盖层120_4包括具有彼此不同的锥角的封盖组件层。
具体地，封盖层120_4的锥角θ21至θ24可以被形成为朝向上层相继变小。也就是说，第一封盖组件层121_4的锥角θ21可以小于主导电层110的锥角θ1，第二封盖组件层122_4的锥角θ22可以小于第一封盖组件层121_4的锥角θ21，第三封盖组件层123_4的锥角θ23可以小于第二封盖组件层122_4的锥角θ22，并且第四封盖组件层124_4的锥角θ24可以小于第三封盖组件层123_4的锥角θ23。以这种方式，当封盖组件层121_4、122_4、123_4和124_4的锥角θ21至θ24朝向上层逐渐减小时，可以在导电图案100_4上形成绝缘膜等时使绝缘材料更多地填充在导电图案100_4的侧表面中，这可以改善绝缘膜等的膜质量。
图6是根据又一示例性实施例的导电图案的截面图。
参考图6，导电图案100_5与图5的导电图案100_4的不同之处在于，封盖层120_5的封盖组件层121_5、122_5、123_5和124_5的侧表面是弯曲的，而封盖层120_4的封盖组件层121_4、122_4、123_4和124_4的侧表面是平坦的。
具有弯曲侧表面的封盖组件层的锥角可以由侧表面处的切面(例如，截面图上的切线)的倾斜角表示。当侧表面的底部点处的切面的倾斜角被定义为封盖组件层的锥角时，第一封盖组件层121_5的锥角θ21可以小于主导电层110的锥角θ1，第二封盖组件层122_5的锥角θ22可以小于第一封盖组件层121_5的锥角θ21，第三封盖组件层123_5的锥角θ23可以小于第二封盖组件层122_5的锥角θ22，并且第四封盖组件层124_5的锥角θ24可以小于第三封盖组件层123_5的锥角θ23。以这种方式，当封盖组件层121_5、122_5、123_5和124_5的锥角θ21至θ24朝向上层逐渐减小时，可以在导电图案100_5上形成绝缘膜等时使绝缘材料更多地填充在导电图案100_5的侧表面中，这可以改善绝缘膜等的膜质量。
图7至图9是根据其他示例性实施例的导电图案的截面图。图7至图9图示了导电图案在层之间的界面处没有完全对齐(基本上不平齐)，并且可以根据制造工艺条件至少部分地凸出。
具体地，参考图7，形成导电图案100_6的封盖层120_6的第一至第四封盖组件层121_6、122_6、123_6和124_6的侧表面全部形成在同一平面上，并且在每个界面处对齐而没有彼此凸出。然而，第一封盖组件层121_6包括从主导电层110的上表面向外凸出的尖端。
参考图8，除了导电图案100_7的封盖层120_7的第一封盖组件层121_7之外，第二封盖组件层122_7、第三封盖组件层123_7和第四封盖组件层124_7中的每个也包括从其下方层的上表面向外凸出的尖端。
参考图9，导电图案100_8的封盖层120_8的第二封盖组件层122_8的侧表面包括底切，使得第二封盖组件层122_8的侧表面相对于布置在其上的第三封盖组件层123_8的侧表面向内布置。第二封盖组件层122_8的侧表面也相对于布置在第二封盖组件层122_8下面的第一封盖组件层121_8的侧表面向内布置。此外，第四封盖组件层124_8的侧表面相对于布置在第四封盖组件层124_8下面的第三封盖组件层123_8的侧表面向内布置。
在形成导电图案的刻蚀工艺或后续工艺期间，当包括不同材料的层被刻蚀材料或清洁溶液刻蚀，或者以不同的速率被腐蚀时，图7至图9所示的形状可以发生。尽管这些尖端和底切可能不利地影响形成在其上的膜的质量，但是尖端和底切可以起到保持整个锥角小的作用，并且使封盖层的锥角形成为小于主导电层的锥角，从而在膜形成期间最小化缺陷。
图10是根据又一示例性实施例的导电图案的截面图。
参考图10，导电图案100_9与图2的导电图案100的不同之处在于，除了主导电层110和封盖层120之外，导电图案100_9进一步包括阻挡层130。
阻挡层130被布置在主导电层110的底部表面上。这样，导电图案100_9包括彼此层压的阻挡层130、主导电层110和封盖层120。阻挡层130可以防止主导电层110的成分扩散到基底构件200中，或者防止有机材料、无机材料、湿气、氧等通过基底构件200渗透到主导电层110中。
阻挡层130可以包括钛、氮化钛、钽等。阻挡层130可以具有其中异种材料交替层压的结构。例如，阻挡层130可以具有包括氮化钛的第一阻挡组件层和包括钛的第二阻挡组件层，第一阻挡组件层接触主导电层110的底部表面，第二阻挡组件层被布置在第一阻挡组件层下面。
阻挡层130的锥角可以小于主导电层110的锥角，并且基本上等于封盖层120的锥角。然而，本发明构思并不限于此。
下文将描述根据本发明原理制造导电图案的方法。
图11至图15是图示根据示例性实施例的制造导电图案的步骤的截面图。
参考图11，包括铝或铝合金的主导电材料层110a形成在基底构件200上。主导电材料层110a可以通过在包括铝靶的第一溅射装置中执行溅射工艺形成。
参考图12，包括第一封盖组件材料层121a至第四封盖组件材料层124a的封盖材料层形成在主导电材料层110a上。第一封盖组件材料层121a至第四封盖组件材料层124a可以通过连续溅射工艺形成。
更具体地，提供有主导电材料层110a的基底构件200被放置在包括钛靶的第二溅射装置中。然后，使用氮气作为溅射气体执行反应溅射，以形成包括氮化钛的第一封盖组件材料层121a。
随后，在第二溅射装置中，溅射气体从氮气被氩气代替，并且溅射连续进行以形成包括钛的第二封盖组件材料层122a。
随后，在第二溅射装置中，再次以氮气代替氩气作为溅射气体，并且反应溅射连续进行以形成包括氮化钛的第三封盖组件材料层123a。
随后，在第二溅射装置中，再次以氩气代替氮气作为溅射气体，并且溅射连续进行以形成包括钛的第四封盖组件材料层124a。
参考图13，光刻胶图案250形成在第四封盖组件材料层124a上。随后，使用光刻胶图案250作为刻蚀掩模执行刻蚀封盖组件材料层121a至124a以及主导电材料层110a的刻蚀工艺。可以通过干刻执行刻蚀工艺。刻蚀工艺可以被划分成具有不同刻蚀条件的初次刻蚀工艺和二次刻蚀工艺。
图14示出了初次刻蚀工艺，并且图15示出了根据示例性实施例的二次刻蚀工艺。
参考图13和图14，在第一刻蚀条件下执行初次刻蚀工艺。第一刻蚀条件可以具有比在二次刻蚀工艺中所使用的刻蚀率高的、针对封盖组件材料层121a至124a以及主导电材料层110a的刻蚀率，并且可以具有比在二次刻蚀工艺中所使用的消耗率低的、针对光刻胶图案250的消耗率。在初次刻蚀工艺期间，光刻胶图案250基本上保持初始形状，而第四封盖组件材料层124a、第三封盖组件材料层123a、第二封盖组件材料层122a、第一封盖组件材料层121a和主导电材料层110a通过使用光刻胶图案250作为刻蚀掩模来刻蚀。刻蚀后的封盖组件材料层121b至124b以及主导电材料层110b的锥角α可以相对大。例如，锥角α可以大于大约70°，但本发明构思并不限于此。当初次刻蚀完成时，封盖组件材料层121b至124b以及主导电材料层110b的锥角α可以基本相同。
参考图14和图15，在初次刻蚀工艺之后执行二次刻蚀工艺。在第二刻蚀条件下执行二次刻蚀工艺，在二次刻蚀工艺中，封盖组件材料层121b至124b以及主导电材料层110b的刻蚀率相对低于初次刻蚀工艺中的刻蚀率，并且光刻胶图案250的消耗率高于初次刻蚀工艺中的消耗率。在二次刻蚀工艺期间，光刻胶图案251的尺寸根据第二刻蚀条件减小。这样，由光刻胶图案251的边缘覆盖的封盖组件材料层121b至124b被顺序地暴露。暴露的封盖组件材料层121b至124b以及主导电材料层110b可被刻蚀材料进一步刻蚀，以减小锥角。通过该步骤形成的主导电层110的锥角θ1和封盖层120的锥角θ2可以为大约70°或更小，并且进一步为大约60°或更小。
同时，随着封盖组件材料层121b至124b的表面由于光刻胶图案251变小而暴露于刻蚀材料，封盖组件材料层121b至124b被积极地刻蚀，而因为封盖组件材料层121b至124b可以用作硬掩模，所以布置在封盖组件材料层121b至124b之下的主导电材料层110b相对缓慢地被刻蚀。因此，封盖组件材料层121b至124b的锥角可以变得小于布置在其下的主导电材料层110b的锥角。以这种方式，封盖组件层121至124的锥角θ2可以变得小于主导电层110的锥角θ1。随后，剩余的光刻胶图案251可以通过灰化工艺或剥离工艺被移除，从而形成图2所示的导电图案100。
尽管图15图示了第一封盖组件层121至第四封盖组件层124的锥角θ2与图2所示的锥角基本彼此相同，但是第一封盖组件层121至第四封盖组件层124可以根据不同的刻蚀条件形成为具有减小的锥角θ2，如图5或图6所示。
可以使用包括相同材料但具有不同材料含量的刻蚀组合物来执行上述初次刻蚀工艺和二次刻蚀工艺。
例如，刻蚀组合物可以包括氯(Cl2)、氯化硼(BCl3)和氮(N2)。为了满足如上所述的第一刻蚀条件和第二刻蚀条件，可以在初次刻蚀工艺中使用具有比氯化硼含量高的氯含量的刻蚀组合物(或刻蚀剂)。在二次刻蚀工艺中，刻蚀组合物(或刻蚀剂)可以具有比初次刻蚀工艺的氯含量低的氯含量以及比初次刻蚀工艺的氯化硼含量高的氯化硼含量。此外，在二次刻蚀工艺中，氯化硼的含量可以高于氯的含量。相比于初次刻蚀工艺中氮的含量，在二次刻蚀工艺中氮的含量增加。
下文，将描述有机发光显示设备，作为包括根据示例性实施例的导电图案的示例性应用。
图16是根据示例性实施例的有机发光显示设备中的一个像素的等效电路图。参考图16，根据示例性实施例的有机发光显示设备中的一个像素的电路可以包括有机发光二极管OLED、多个晶体管T1至T7以及存储电容器Cst。在一个像素的电路中，数据信号DATA、第一扫描信号SL1j、第二扫描信号SL2j、第三扫描信号SL3j、发光控制信号EM、第一电源电压ELVDD、第二电源电压ELVSS和初始化电压VINT被施加。
有机发光二极管OLED包括阳极电极和阴极电极。存储电容器Cst包括第一电极和第二电极。
多个晶体管可以包括第一晶体管T1至第七晶体管T7。晶体管T1至T7中的每个包括栅电极、源电极和漏电极。
晶体管T1至T7中的每个可以是薄膜晶体管。晶体管T1至T7中的每个可以是PMOS晶体管和NMOS晶体管中的任一种。尽管图16将像素的晶体管T1至T7中的全部示出为PMOS晶体管，但是它们可以是NMOS晶体管，或者PMOS晶体管和NMOS晶体管的组合。例如，作为驱动晶体管的第一晶体管T1、作为数据传输晶体管的第二晶体管T2、作为第一发光控制晶体管的第五晶体管T5以及作为第二发光控制晶体管的第六晶体管T6可以是PMOS晶体管。另一方面，作为补偿晶体管的第三晶体管T3、作为第一初始化晶体管的第四晶体管T4和作为第二初始化晶体管的第七晶体管T7可以是NMOS晶体管。
尽管图16将7个晶体管和1个电容器(7T1C)的结构图示为有机发光显示设备的像素电路，但是可以应用诸如2T1C、5T1C和6T1C的其他各种结构。
在图16的电路结构中，晶体管T1至T7中的每一个的栅电极、扫描信号线中的至少一些以及存储电容器Cst的第一电极可以形成为布置在同一层上的第一栅导电层。此外，存储电容器Cst的第二电极可以形成为布置在与第一栅导电层不同的层上的第二栅导电层。第一栅导电层和第二栅导电层中的至少一个可以形成为根据示例性实施例的导电图案。
此外，晶体管T1至T7中的每一个的源电极和漏电极和/或第一电源电压电极可以形成为第一源/漏导电层和第二源/漏导电层中的至少一个，其也可以形成为根据示例性实施例的导电图案。
将参考图17描述其细节。
图17是根据示例性实施例的有机发光显示设备中的一个像素的截面图。
参考图17，有机发光显示设备10可以包括基板20、缓冲层21、半导体层PS、第一绝缘层22、第一栅导电层、第二绝缘层23、第二栅导电层、第三绝缘层24、第一源/漏导电层、第四绝缘层25、第二源/漏导电层、第五绝缘层26、阳极电极ANO、像素限定层27、布置在像素限定层27的开口中的有机层EL以及布置在有机层EL和像素限定层27上的阴极电极CAT。上述层中的每个可以形成为单膜，但是也可以形成为包括多个膜的层压膜。其他层可以被进一步布置在相应层之间。
基板20支撑布置在其上的相应层。基板20可以由绝缘材料制成。基板20可以由诸如玻璃或石英的无机材料制成，或者可以由诸如聚酰亚胺的有机材料制成。基板20可以是刚性基板或柔性基板。
缓冲层21被布置在基板20上。缓冲层21可以防止杂质离子的扩散以及湿气或外部空气的渗透，并且平坦化其上表面。缓冲层21可以包括氮化硅、氧化硅、氮氧化硅等。当有机发光显示设备10包括弯曲部分时，缓冲层21的与弯曲部分对应的部分(例如，弯曲开口(BOP))可以通过使用氢氟酸的清洁工艺被移除。在使用氢氟酸的清洁工艺期间，导电层可被损坏。正因如此，当导电层形成为根据示例性实施例的导电图案时，封盖层可以保护主导电层免受氢氟酸影响，从而防止电特性的劣化。根据基板20的类型、工艺条件等，缓冲层21可被省略。
半导体层PS被布置在缓冲层21上。半导体层PS形成薄膜晶体管的沟道。半导体层PS可以包括多晶硅。半导体层PS中的连接到薄膜晶体管的源/漏电极的区域(源区/漏区)可以掺杂有杂质离子(在PMOS晶体管的情形下为p型杂质离子)。在另一示例性实施例中，半导体层PS可以包括单晶硅、低温多晶硅、非晶硅或诸如氧化铟锡锌(ITZO)或氧化铟镓锌(IGZO)的氧化物半导体。
第一绝缘层22可以是具有栅绝缘功能的栅绝缘膜。
第一栅导电层被布置在第一绝缘层22上。第一栅导电层包括薄膜晶体管的栅电极GE。另外，第一栅导电层可以包括存储电容器Cst的第一电极和用于将扫描信号传输到栅电极GE的扫描信号线。
第一栅导电层可以具有根据示例性实施例的导电图案的结构。具体地，第一栅导电层可以包括：包括铝或铝合金的主导电层，以及用于保护主导电层的封盖层。
有机发光显示设备10可以具有500ppi或更高的高分辨率。随着分辨率增加，薄膜晶体管的栅极导通时间通常可减小。当扫描信号线的电阻高时，扫描信号可被延迟。在此情形下，不能确保足够的栅极导通时间，并且因此，可能产生水平条纹或显示不均匀。由于与具有相对高表面电阻的材料(例如钼)被使用时相比，根据示例性实施例的包括铝或铝合金的导电图案具有大约0.15ΩΩ/□(基于的厚度)的低表面电阻，因此可以减轻扫描信号的延迟，以减少这种缺陷。
第二绝缘层23被布置在第一栅导电层上。当第一栅导电层由根据示例性实施例的导电图案形成时，第二绝缘层23可以具有优异的膜均匀性，这是因为导电图案具有平缓的锥角。
第二绝缘层23可以包括接触孔以将信号传输到第一栅导电层。当形成接触孔时，可在一定程度上过度刻蚀层。如果第一栅导电层具有根据示例性实施例的导电图案的结构，则主导电层的表面由于封盖层而可以被保护，并且因此，可以防止第一栅导电层的电特性的劣化。
第二栅导电层被布置在第二绝缘层23上。第二栅导电层可以包括存储电容器Cst的第二电极CSE。第二栅导电层可以具有根据示例性实施例的导电图案的结构。也就是说，第二栅导电层可以包括主导电层和封盖层。
第三绝缘层24被布置在第二栅导电层上。当第二栅导电层形成为根据示例性实施例的导电图案时，第三绝缘层24可以具有优异的膜均匀性，这是因为导电图案具有平缓的锥角。
第一源/漏导电层被布置在第三绝缘层24上。第一源/漏导电层可以包括薄膜晶体管的源电极SE、漏电极DE和第一电源电压电极ELVDDE。薄膜晶体管的源电极SE和漏电极DE可以通过贯穿第三绝缘层24、第二绝缘层23和第一绝缘层22的接触孔而电连接到半导体层PS的源区和漏区。第一源/漏导电层也可以具有根据示例性实施例的导电图案的结构。
第四绝缘层25被布置在第一源/漏导电层上。
第二源/漏导电层被布置在第四绝缘层25上。第二源/漏导电层可以包括数据信号线DL、连接电极CE和第一电源电压线ELVDDL。
数据信号线DL可以通过贯穿第四绝缘层25的接触孔而电连接到薄膜晶体管的源电极SE。连接电极CE可以通过贯穿第四绝缘层25的接触孔而电连接到薄膜晶体管的漏电极DE。第一电源电压线ELVDDL可以通过贯穿第四绝缘层25的接触孔而电连接到第一电源电压电极ELVDDE。
这样，第四绝缘层25包括用于暴露第一源/漏导电层的多个接触孔。当第一源/漏导电层形成为根据示例性实施例的导电图案时，主导电层的表面由于封盖层而可以被保护，并且因此，可以防止第一源/漏导电层的电特性的劣化。
第五绝缘层26被布置在第二源/漏导电层上。
阳极电极ANO被布置在第五绝缘层26上。阳极电极ANO可以通过贯穿第五绝缘层26的接触孔而电连接到连接电极CE，并且可以连接到薄膜晶体管的漏电极DE。
这样，第五绝缘层26包括用于暴露第二源/漏导电层的接触孔。当第二源/漏导电层形成为根据示例性实施例的导电图案时，主导电层的表面由于封盖层而可以被保护，并且因此，可以防止第二源/漏导电层的电特性的劣化。
像素限定层27可以被布置在阳极电极ANO上。像素限定层27可以包括用于暴露阳极电极ANO的开口。
有机层EL被布置在像素限定层27的开口中。有机层EL可以包括有机发光层EL1、空穴注入/传输层EL2和电子注入/传输层EL3。尽管图17示出了空穴注入/传输层EL2和电子注入/传输层EL3均被形成为单层，然而，本发明构思并不限于此，并且这些层可以分别包括彼此层压的多个注入层和多个传输层。
阴极电极CAT被布置在有机层EL和像素限定层27上。阴极电极CAT可以是布置在多个像素之上的公共电极。
如上所述，当有机发光显示设备10包括根据示例性实施例的导电图案时，信号延迟可由于低电阻而显著降低，同时具有优异的膜质量，从而改善显示质量。
如上所述，根据本发明的原理构造的导电图案能够在使用诸如铝或铝合金的低电阻材料作为主导电层的材料的同时，防止对具有后续工艺的导电图案的损坏并且改善导电图案的可靠性。
此外，布置在根据示例性实施例的导电图案上的膜由于导电图案的平缓的锥角而可以具有改善的均匀性。
尽管本文已经描述了特定示例性实施例和实现方式，但是其它实施例和修改将从该描述中显而易见。因此，本发明构思不局限于这样的实施例，而是受限于随附权利要求的更广范围以及各种明显的修改和等价布置，如对本领域普通技术人员来说将是显而易见的那样。

Claims (14)

1.一种显示设备的导电图案，包括：
包括铝或铝合金的第一层，布置在基板上并且与所述基板形成第一锥角；以及
第二层，布置在所述第一层上并且与所述第一层形成第二锥角，
其中所述第二锥角小于所述第一锥角。
2.根据权利要求1所述的导电图案，其中所述第二层包括：
第一组件层，布置在所述第一层上并且包括氮化钛；以及
第二组件层，布置在所述第一组件层上并且包括钛。
3.根据权利要求2所述的导电图案，其中所述第二层进一步包括：
第三组件层，布置在所述第二组件层上并且包括氮化钛；以及
第四组件层，布置在所述第三组件层上并且包括钛。
4.根据权利要求3所述的导电图案，其中：
所述第一组件层具有至范围的厚度；并且
所述第二组件层、所述第三组件层和所述第四组件层中的每一个具有至 范围的厚度。
5.根据权利要求4所述的导电图案，其中，所述第二层具有至少的厚度。
6.根据权利要求3所述的导电图案，其中，所述第二层进一步包括布置在所述第四组件层上并且包括氮化钛的第五组件层。
7.根据权利要求6所述的导电图案，其中，所述第五组件层的厚度小于所述第一组件层至所述第四组件层中的每一个的厚度。
8.根据权利要求2所述的导电图案，其中，所述第一组件层中的氮与钛的原子比在0.9至1.2的范围内。
9.根据权利要求1所述的导电图案，其中：
所述第二层包括多个顺序层压的组件层；并且
所述组件层中的每一个的锥角相同，或者在远离所述第一层的方向上逐渐减小。
10.根据权利要求1所述的导电图案，其中，所述第一层的所述锥角小于60°。
11.根据权利要求10所述的导电图案，其中，所述第二层的所述锥角小于50°。
12.根据权利要求1所述的导电图案，其中：
所述第二层包括彼此交替层压的钽层和钛层；并且
所述第一层的上表面接触所述钽层。
13.根据权利要求1所述的导电图案，其中：
所述第一层包括导电层；并且
所述第二层包括封盖层。
14.根据权利要求2所述的导电图案，其中，所述第一组件层和所述第二组件层中的至少一个组件层包括在所述至少一个组件层的侧部处的尖端或底切部分。
CN201811433105.0A 2017-11-28 2018-11-28 导电图案、包括该图案的显示设备和制造导电图案的方法 Pending CN109841658A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0160172 2017-11-28
KR1020170160172A KR102637849B1 (ko) 2017-11-28 2017-11-28 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법

Publications (1)

Publication Number Publication Date
CN109841658A true CN109841658A (zh) 2019-06-04

Family

ID=64564557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811433105.0A Pending CN109841658A (zh) 2017-11-28 2018-11-28 导电图案、包括该图案的显示设备和制造导电图案的方法

Country Status (4)

Country Link
US (1) US11063110B2 (zh)
EP (1) EP3489999B1 (zh)
KR (1) KR102637849B1 (zh)
CN (1) CN109841658A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494214B (zh) * 2017-09-11 2021-05-04 联华电子股份有限公司 半导体装置的连接结构以及其制作方法
US11004685B2 (en) * 2018-11-30 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer structures and methods of forming
KR20200100890A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210054113A (ko) 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치
CN117280891A (zh) * 2022-04-19 2023-12-22 京东方科技集团股份有限公司 显示基板及制作方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297161B1 (en) * 1999-07-12 2001-10-02 Chi Mei Optoelectronics Corp. Method for forming TFT array bus
US20050045887A1 (en) * 2003-09-03 2005-03-03 Tae-Wook Kang Thin film transistor and active matrix flat panel display using the same
US20050245087A1 (en) * 2004-04-28 2005-11-03 Semiconductor Energy Laboratory Co., Ltd. Wiring over substrate, semiconductor device, and methods for manufacturing thereof
EP1796171A2 (en) * 2005-12-09 2007-06-13 Samsung SDI Co., Ltd. Flat panel display and method of fabricating the same
US20100163877A1 (en) * 2006-09-15 2010-07-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Display device
CN102280466A (zh) * 2010-06-09 2011-12-14 三星移动显示器株式会社 显示设备及其制造方法
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
US20140175432A1 (en) * 2012-12-25 2014-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103928491A (zh) * 2013-01-15 2014-07-16 三星显示有限公司 显示基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304153A (ja) * 1992-04-28 1993-11-16 Hitachi Ltd 半導体装置
KR19990056337A (ko) 1997-12-29 1999-07-15 윤종용 반도체장치의 tin막 제조방법 및 이를 이용한 반도체 장치의 금속배선 제조방법
US6548906B2 (en) * 2001-08-22 2003-04-15 Agere Systems Inc. Method for reducing a metal seam in an interconnect structure and a device manufactured thereby
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
US7064056B2 (en) * 2003-06-13 2006-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer stack to prevent Ti diffusion
US7829465B2 (en) * 2006-08-09 2010-11-09 Shouliang Lai Method for plasma etching of positively sloped structures
US7635864B2 (en) * 2007-11-27 2009-12-22 Lg Electronics Inc. Organic light emitting device
JP5376976B2 (ja) * 2009-02-06 2013-12-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297161B1 (en) * 1999-07-12 2001-10-02 Chi Mei Optoelectronics Corp. Method for forming TFT array bus
US20050045887A1 (en) * 2003-09-03 2005-03-03 Tae-Wook Kang Thin film transistor and active matrix flat panel display using the same
US20050245087A1 (en) * 2004-04-28 2005-11-03 Semiconductor Energy Laboratory Co., Ltd. Wiring over substrate, semiconductor device, and methods for manufacturing thereof
EP1796171A2 (en) * 2005-12-09 2007-06-13 Samsung SDI Co., Ltd. Flat panel display and method of fabricating the same
US20100163877A1 (en) * 2006-09-15 2010-07-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Display device
CN102280466A (zh) * 2010-06-09 2011-12-14 三星移动显示器株式会社 显示设备及其制造方法
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
US20140175432A1 (en) * 2012-12-25 2014-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103928491A (zh) * 2013-01-15 2014-07-16 三星显示有限公司 显示基板

Also Published As

Publication number Publication date
US20190165083A1 (en) 2019-05-30
US11063110B2 (en) 2021-07-13
KR102637849B1 (ko) 2024-02-19
KR20190062661A (ko) 2019-06-07
EP3489999B1 (en) 2020-12-30
EP3489999A1 (en) 2019-05-29

Similar Documents

Publication Publication Date Title
CN109841658A (zh) 导电图案、包括该图案的显示设备和制造导电图案的方法
US11963435B2 (en) Flexible display panel and fabricating method thereof, flexible display apparatus
US10224508B2 (en) Organic light-emitting display panel, method for manufacturing organic light-emitting display panel and organic light-emitting display device
CN109244269B (zh) 显示面板及其制造方法、显示装置
CN111128010B (zh) 显示面板及其制造方法及显示装置
CN101138082B (zh) 有源矩阵显示器背板的制造方法及有源矩阵显示器
CN104465394B (zh) 半导体装置及半导体装置的制造方法
JP2022167908A (ja) 表示装置
EP3046157A1 (en) Organic light emitting display device and method of manufacturing the same
US20150108484A1 (en) Flexible display device and method of manufacturing the flexible display device
US9997579B2 (en) Thin film transistor substrate for organic light-emitting diode display and manufacturing method thereof
CN103107184A (zh) 有机发光显示面板及其制造方法
CN110021631A (zh) 显示装置及其制造方法
EP4207293A1 (en) Flexible display panel
CN107705704B (zh) 显示设备及其制造方法
CN113629127B (zh) 显示面板和显示装置
CN110444567A (zh) 一种阵列基板及其制作方法
EP1536473B1 (en) Organic electroluminescent display device and method for manufacturing the same
WO2021114474A1 (zh) 一种阵列基板及其制备方法
US20220415992A1 (en) Display device
CN109300967B (zh) 一种显示基板的制作方法及显示基板、显示装置
US20130323470A1 (en) Conductive structure for panel and manufacturing method thereof
US20240049544A1 (en) Display device and manufacturing method thereof
US20240105819A1 (en) Method for manufacturing semiconductor device
US20240021695A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination