CN109841612A - 制作集成电路装置的方法 - Google Patents

制作集成电路装置的方法 Download PDF

Info

Publication number
CN109841612A
CN109841612A CN201810190899.6A CN201810190899A CN109841612A CN 109841612 A CN109841612 A CN 109841612A CN 201810190899 A CN201810190899 A CN 201810190899A CN 109841612 A CN109841612 A CN 109841612A
Authority
CN
China
Prior art keywords
hole
design
junction point
layer
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810190899.6A
Other languages
English (en)
Inventor
比斯瓦思希兰梅
王中兴
林晋申
杨国男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109841612A publication Critical patent/CN109841612A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种制作集成电路装置的方法。设计集成电路装置的方法包括接收集成电路装置的初始设计，所述初始设计包括集成电路组件的功能群组的选择及位置、具有用于向组件供电的多层导电线的电源网格以及对不同层的导电线进行内连的具有一种或多种初始大小的通孔。所述方法还包括基于例如存在功能部件的未被占据的空间等预定准则来确定可进行通孔修改。所述方法还包括使用具有更大横截面积的经修改通孔或总横截面积比初始通孔大的多个通孔替代所述通孔中的一个或多个通孔。所述方法还包括确认经修改的设计符合预定的一组设计规则。

Description

制作集成电路装置的方法
技术领域
本公开大体来说涉及集成电路(IC)设计及制造，且更具体来说，涉及性能及可靠性提高的集成电路产品及方法。
背景技术
集成电路包括多个(有时成百上千个)电子组件，例如晶体管。向这些电子组件供应的电力由一个或小数目个电源(例如，电压源)提供，且通过导电层及层间连接(例如，通孔)被分配到集成电路内部的各个部分。电力分配路径会引起电力损耗或压降(有时被称为“电压降(IR drop)”)，此会使可供用于电性组件的电压(在有些上下文中被称为“轨条电压(rail voltage)”、“VSS”、或“VDD”)降低。这种损耗对集成电路性能及电源效率具有不利影响。
发明内容
本发明实施例的一种制作集成电路装置的方法包括：通过接收第一层导电接点中的第一导电接点部分的位置及第二层导电接点中的第二导电接点部分的位置、对所述第一导电接点部分与所述第二导电接点部分进行电内连的第一通孔的位置及第一大小以及集成电路组件的功能群组的选择及位置来接收集成电路装置的第一设计；基于预定准则来确定能够对所述第一设计进行修改；通过使用具有更大横截面积的经修改通孔或总横截面积比所述第一通孔大的多个通孔替代所述第一通孔来修改所述集成电路装置的所述第一设计；以及确认经修改的所述第一设计符合预定的一组设计规则。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1(a)示出根据一些实施例的集成电路装置的电力分配系统的实例的示意性侧视图。
图1(b)示出根据一些实施例的集成电路装置的电力分配系统的实例的示意性平面图。
图2示意性地示出根据一些实施例的使用一个或多个其他通孔来替代通孔的方式的实例。
图3(a)及图3(b)分别示意性地示出根据一些实施例的在替代之前及之后的通孔。
图4示意性地示出根据一些实施例的在通孔替代之后的通孔分布的图案(pattern)。
图5概述了根据一些实施例的集成电路装置设计的示例性方法。
图6概述了根据一些实施例的集成电路装置设计的另一种示例性方法。
图7概述了根据一些实施例的集成电路装置设计的另一种示例性方法。
图8示意性地示出根据一些实施例的用于施行一些方法步骤的计算机。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、从而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“位于...之下(beneath)”、“位于...下面(below)”、“下部的(lower)”、“位于...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
集成电路包括多个(有时成百上千个)电子组件，例如晶体管。向这些电子组件供应的电力由一个或小数目个电源(例如，电压源)提供，且通过导电层及层间连接(例如，通孔)被分配到集成电路内部的各个部分。电力分配路径会引起电力损耗或压降(有时被称为“电压降(IR drop)”)，此会使可供用于电性组件的电压(在有些上下文中被称为“轨条电压(rail voltage)”、“VSS”、或“VDD”)降低。这种损耗对集成电路性能及电源效率具有不利影响。本文所公开的某些示例性实施例通过增大从电源到功能部件(functional unit)(例如，逻辑门及存储器元件)的导电路径的总体横截面积、从而降低电压降来提高集成电路性能以及效率。
在图1(a)中示意性地示出根据一些实施例的集成电路装置100的一些部分。集成电路装置100包括功能部件，功能部件在本实例中是逻辑功能部件，在集成电路设计的某些方法中有时被称为“标准单元(cell)(例如第一标准单元110、第二标准单元112)”。用于操作这些部件的电力是从例如电压源120等电源供应，电压源120在本实例中旨在向标准单元110、112供应轨条(rail)130处的轨条电压(rail voltage)VDD。来自电压源120的电力通过导电层(例如导电层140、142、144及轨条130)以及例如通孔150、152、154等层间导电路径在整个集成电路装置100中进行分配。各导电层之间的空间使用例如二氧化硅或有机绝缘体材料等绝缘材料146填充。也可使用适合于集成电路的其他绝缘材料。在一些实施例中，导电层及通孔由金属制成，但也可使用其他合适的导电材料，例如多晶硅。
在以上实例中，如更详细地解释，通孔150、152、154中的一些通孔可具有比其他通孔大的大小(即，具有更大的横截面积)。图1(a)中的通孔150、152、154中的每一者可表示单个通孔或者由两个或更多个通孔形成的阵列。更大的通孔或者总通孔大小更大的更多通孔会减小所述一个或多个通孔的电阻，从而降低电压降。
在图1(b)中示意性地示出两个相邻的导电层(例如，图1(a)中的导电层140与导电层142)的平面图。此处，第n个导电层160包括一组平行的导电线162、164；第(n+1)个导电层170包括横向于平行的导电线162、164的一组平行的导电线172、174。平行的导电线162、164在由绝缘材料146形成的绝缘区148中与平行的导电线172、174交叠，且与第n个导电层160对应的通孔180嵌置在绝缘交叠区(例如绝缘区148)中。
在本实例中，第n个导电层160中的交替的导电线162与第(n+1)个导电层170中的交替的导电线172通过通孔180的子群组进行内连。导电线162与导电线172因此形成由一个电压供应源(例如，轨条电压VDD的电压供应源)构成的网格。同样地，第n个导电层160中的交替的导电线164与第(n+1)个导电层170中的交替的导电线174通过通孔180的另一个子群组进行内连。导电线164与导电线174因此形成由一个电压供应源(例如，轨条电压VSS的电压供应源)构成的另一个网格。
根据一些实施例，如图2中示意性地示出，在集成电路装置的初始设计中，规定了用于对导电线162与另一条导电线172进行连接的具有起始几何形状或大小的通孔180。在再一个设计阶段中，通孔180可由一个或多个通孔替代以增大包围在绝缘区148中的通孔的总横截面积，前提是所适用的设计规则允许进行这种替代。举例来说，起始通孔横截面可为20×20(长度以μm计)。通孔可如图2中的实例所示由具有两个20×20的通孔的通孔阵列180a、单个20×34的通孔180b、单个20×50的通孔180c、具有两个20×34的通孔的通孔阵列180d、或者具有两个20×50的通孔的通孔阵列180e取代。也可使用具有其他大小以及大小组合的通孔来进行通孔取代。在一些实施例中，通孔由金属制成，但也可使用其他合适的导电材料，例如多晶硅。如图2中的再一个实例所示，如果使用导电贴片(conductive patch)166、176对至少位于通孔阵列180f的位置附近的导电线162、172中的一者或两者进行加宽来扩大所述区或交叠部分(例如绝缘区148)以容纳通孔阵列180f，则原本将超出由位于导电线162与导电线172之间的绝缘部分(例如绝缘区148)界定的空间的甚至更大的通孔阵列180f可替代初始通孔180。
根据一些实施例，可检验每一网格的一些或所有通孔是否进行可能的替代。因此，图3(a)所示给定导电层的通孔层300可具有初始通孔180。在为进行替代而对一些或所有通孔进行检验之后，可由更大的通孔或更多的通孔、或者更大及更多的通孔两者来替代一些通孔，从而得到图3(b)所示实例中的通孔图案310。举例来说，通孔180中的一些通孔180已由之前在图2中所示的通孔阵列180a、180e及通孔180b取代。
在图3(a)及图3(b)以及图4中还示意性地示出作为功能部件(例如，逻辑门及存储器元件)的标准单元110、112，标准单元110、112在本实例中可在标准单元库中加以规定。导电线162与导电线172在这些实例中被设置有规律地间隔开的阵列。举例来说，在图3(a)及图3(b)以及图4中被绘示为水平线的导电线172被配置成使用电源节距“H'”以交替模式供应轨条电压VSS及VDD，电源节距“H'”是同一电压供应源(例如，轨条电压VSS或VDD的电压供应源)的两条相邻的导电线之间的间距。同样地，在图3(a)及图3(b)以及图4中的实例中被绘示为“短截线(stub)”的垂直线区段的导电线162使用间隔开电源节距“V"”的侧向相邻的短截线来设置成周期模式。
标准单元110、112在一些实例中分别包括电极(有时被称为“引脚”)以连接到一条或多条信号线从而连接到集成电路的其他部分(例如，其他标准单元)，在一些情形中是通过信号路由线连接。在一些情形中，标准单元的位置及/或布局使得一个或多个引脚被定位成与一条或多条电源线(例如，轨条电压VDD及/或VSS的电源线)连接。在图3(a)及图3(b)以及图4所示的实例中，引脚中的至少一者电连接到与轨条电压VSS连接的短截线(例如导电线162)，且引脚中的至少另一者电连接到与轨条电压VDD连接的短截线(例如导电线162)。在一些实施例中，制作切口来截断引脚与电源线之间的连接，以消除信号线与电源线之间的冲突。在一些实例中，例如在图3(a)及图3(b)以及图4所示的实例中，对两条轨条均制作了切口；在其他实例中，仅对提供轨条电压VSS及VDD中的一者的电源线制作切口。利用这种短截线及切口方法(stub-and-cut methodology)，可在网格中自由地放置具有宽广的大小范围的标准单元。
未被替代的通孔180与被替代的通孔(例如，通孔阵列180a、180d、180e、180f及通孔180、180b、180c)可形成可在集成电路电路设计中使用的某些图案。举例来说，在图3(b)中，被替代的通孔(标记为“B”)与沿着导电线172的两个相邻的未被替代的通孔(分别标记为“A”及“C”)形成“夹心”局部图案320；在图4中，一条导电线172中的被替代的通孔(标记为“B”)与沿着相邻的导电线172a的两个未被替代的通孔(分别标记为“A”及“C”)形成“三角形”图案。这些图案或这些图案的分布可为设计规则是否准许提供基础，或者用于分析基础标准单元结构，抑或用于其他目的。
图5至图7概述了用于提供集成电路装置的初始设计以及在设计规则允许的条件下通过用于降低电压降的初始设计的后续修改的示例性方法。这些实例中的方法由例如在图8中所绘示的计算机等专用计算机实行且在以下进行更详细的解释。
一旦经修改设计被认为是可接受的，则施行根据经修改设计来制作集成电路装置的另一些阶段。
参照图5，一种设计集成电路装置的方法包括布局规划(Floor Planning)510，在布局规划510中，集成电路装置的逻辑描述被映射成物理描述，所述物理描述包括：芯片上的电路区块的排列；输入/输出(input/output，I/O)接垫的位置；电源接垫的位置及数目；电力分配的类型；以及时钟分配的位置及类型。具体来说，设计一个或多个电源网格(powergrid，“PG”)，其中各电源网格的通孔均具有初始大小。在这一实例中，布局规划510所示出的是对于顶层通孔(“VIA0”)进行的对具有初始大小的电源网格的设计，但所述步骤也可应用于任意其他层(“VIAm”，其中m表示第m个层)。接下来，在放置阶段(Placement stage)520中，将标准单元110、112的位置界定成一行中的特定位置，在所述位置旁边留有空间以便内连到每一个逻辑/标准单元。接下来，实行时钟树合成(Clock Tree Synthesis)530以确保用于使数据传递同步的时钟信号被均匀地分配到设计中的所有时序元件(sequentialelement)。这一阶段包括根据电路平衡的需要而沿时钟路径插入缓冲器或反相器。接下来，实行路由(Routing)540。在这一阶段中，规定标准单元之间的内连；将设计优化以使总内连线长度最小化且使关键路径延迟最小化。在一些实施例中，实行电压降分析550来预测初始设计的电压降；在一些实施例中，将对这一初始电压降与以下将阐述的一个或多个经改变的设计的电压降进行比较。在一些其他实施例中，不实行电压降分析550。接着施行通孔替代分析(via substitution analysis)560，如以下将更详细地阐述。再次说明，尽管通孔替代分析560的步骤所示出的是对于顶层通孔(“VIA0”)来说的具有初始大小的电源网格，但所述步骤也可应用于任意其他层。可实行另一电压降分析570，且可将电压降分析570的结果与通孔替代分析560之前的电压降分析550的结果进行比较(操作580)以评估通孔替代的有效性，从而判断是否将采用所提出的一组通孔替代。
在图6中描述示例性通孔替代分析560中的各个阶段。对每一个通孔进行分析(操作610)以判断通孔替代是否满足特定准则(多条准则)，且决定是否可对经过分析的通孔进行替代(操作620)。通孔替代的示例性准则是在经过分析的通孔处或所述通孔附近是否存在未被占据的标准单元部位。举例来说，如果在距离通孔的一个标准单元宽度或高度范围内不存在标准单元，或者如果环绕通孔的标准单元的配置的性质使得所述空间被认为可供用于更大的或更多的通孔，则所述通孔可作为使用更大或更多的通孔来替代的候选项。如果通孔无法被替代，则所述过程针对所述层中的下一通孔返回到操作610；如果通孔可被替代，则设计过程继续进行替代(Substitution)操作630以替代成最好的通孔。在一些实施例中，具有最大的总横截面积而不违反所适用设计规则的一个或多个通孔被认为是最好的。也可使用其他准则，例如有效电阻的某一具体范围。在一些实施例中，也可使用离散数目的预定通孔大小及/或每一通孔大小的离散数目的通孔阵列；可供使用的通孔大小及/或组合提供一系列总横截面积。在操作630中，举例来说，可提出下一可供使用的较大的通孔配置(更大的通孔或更多的通孔，或者更大及更多的通孔两者)，且实行设计规则检查(DesignRule Check，DRC)来评定这种替代是否违反任何设计规则。在一些实施例中，提出由逐渐增大的通孔或通孔阵列替代初始通孔(操作640)直到出现设计规则的违例。可接着采用不会使设计规则检查失败的最大的通孔配置作为替代通孔。接着对下一通孔进行分析以进行可能的替代。重复所述过程，直到已尽可能地替代所述层中的所有通孔(操作650)。在替代实施例中，并非为进行替代而对所有的通孔进行检查。在再一替代实施例中，可如上所述检查电源网格中的一个或多个额外的层中的通孔或通孔的子集。
除对简单通孔替代的可能性的检验外，图7中概述的过程与图6中的过程几乎相同，图7所概述的过程评定(操作720)是否可通过添加导电贴片166及/或176(参见图2)来容纳更大/更多的通孔阵列180f作出更好的替代。举例来说，可提出具有一种或多种预定大小的导电贴片166、176的组合，且可通过设计规则检查来对具有变化的总横截面积的一个或多个通孔或通孔阵列进行检验。如果所提出的具有对应的导电贴片的最大横截面积通孔或通孔阵列(例如，图2中的通孔阵列180f)通过设计规则检查，则采用通孔或通孔阵列与导电贴片的组合(操作730)。针对这种可能性对每一个通孔进行检验且重复所述过程直到完成在进行或不进行额外补缀(patching)的条件下的所有替代。
如以上所简要提及，上述过程是通过一个或多个专用计算机来施行的，所述专用计算机可为经过特别编程以实行所述方法的通用计算机。举例来说，可使用在图8中示意性地示出的计算机800。计算机800包括处理器810，处理器810通过总线820连接到计算机的其他组件。所述组件包括系统存储器830，系统存储器830加载有使处理器810实行上述方法的指令。还包括例如磁盘、光盘及固态盘等大容量存储装置，在所述大容量存储装置中常驻有操作系统842、通孔替代程序844及数据846。数据846可包含例如可供使用的通孔大小/配置、设计规则、集成电路电路设计的状态(包含当前通孔图案)。计算机800还包括用于控制用户接口852的输入/输出控制器850，用户接口852可包括键盘、鼠标、显示器及任何其他适合的用户接口装置。所述计算机还可包括网络接口860以使计算机能够从远程网络862接收数据或者向远程网络862传送数据。
因此，本文中所公开的实施例通过在设计规则允许的条件下增大在集成电路装置中的电源网格中使用的通孔的横截面积来提供电压降得到改善的集成电路装置以实现提高的性能及效率。增大的横截面积可通过使用总横截面积更大的一个或多个通孔替代初始设计中任意层中的给定的通孔来实现。增大的通孔横截面积还可通过利用额外的导电材料对导电线进行补缀来实现。在特定实施例中公开的技术以及作为特定实施例的基础的原理也用于改善集成电路设计的其他方面。举例来说，通孔替代可用于根据具体性能要求来优化多个通孔中的一个通孔的电阻。
根据一些实施例，一种制作集成电路装置的方法包括：通过提供一个导电层中的导电接点的位置以及第二层导电接点的位置、这两个层中的通孔内连接点的位置及初始大小以及标准单元及标准单元的位置来提供集成电路装置的初始设计。所述方法还包括决定通孔中的任意通孔是否可由更大的通孔(或更多通孔)替代，且如果是，则通过进行适当的通孔替代来修改集成电路的初始设计。所述方法还确保任意通孔替代符合适当的设计规则。最终，所述方法还可包括根据经修改的设计来制作集成电路装置。
根据一些实施例，一种制作集成电路装置的方法包括：通过接收第一层导电接点中的第一导电接点部分的位置及第二层导电接点中的第二导电接点部分的位置、对所述第一导电接点部分与所述第二导电接点部分进行电内连的第一通孔(a first via)的位置及第一大小以及集成电路组件的功能群组的选择及位置来接收集成电路装置的第一设计；基于预定准则来确定能够对所述第一设计进行修改；通过使用具有更大横截面积的经修改通孔或总横截面积比所述第一通孔大的多个通孔(a plurality of vias)替代所述第一通孔来修改所述集成电路装置的所述第一设计；以及确认经修改的所述第一设计符合预定的一组设计规则。
根据一些实施例，接收所述第一导电接点部分的所述位置及所述第二导电接点部分的所述位置包括：接收多条第一导电线的位置以及多条第二导电线的位置，所述多条第一导电线适合连接到共用电压源，且其中接收所述第一通孔的所述位置包括：接收所述多条第一导电线与所述多条第二导电线交叠的位置。
根据一些实施例，接收所述第一通孔的所述第一大小包括：从多个预定通孔几何形状接收第一预定通孔几何形状，且使用第二通孔替代所述第一通孔包括：从多个预定通孔几何形状选择第二预定通孔几何形状。
根据一些实施例，修改所述第一设计还包括：增大所述多条第一导电线及所述多条第二导电线中的至少一者的宽度以适合由所述经修改通孔或所述多个通孔替代所述第一通孔。
根据一些实施例，接收集成电路组件的功能群组的所述选择及所述位置包括：接收多个标准单元相对于所述第一通孔的所述位置的排列，且确定能够对所述第一设计进行修改包括：确定在所述多个标准单元相对于所述第一通孔的所述位置的所述排列中存在预定条件。
根据一些实施例，确定在所述多个标准单元相对于所述第一通孔的所述位置的所述排列中存在预定条件包括：确定所述第一通孔附近的可供用于放置标准单元的部位未被任何标准单元占据。
根据一些实施例，还包括：确定经修改的所述第一设计中电压源处的电压与可供用于所述功能群组中的至少一者的电压之间的差。
根据一些实施例，接收所述第一通孔的所述位置及所述第一大小包括：确定要将多个第一通孔(a first plurality of vias)定位在所述多条第一导电线与所述多条第二导电线交叠的相应多个位置处，还包括：基于所述预定准则来判断是否使用所述经修改通孔或所述多个通孔来替代所述多个第一通孔中的其余通孔中的每一者。
根据一些实施例，还包括：根据经修改的所述第一设计来制作所述集成电路装置。
根据一些实施例，一种存储器装置存储计算机程序，所述计算机程序使计算机实行以上概述的方法。
根据一些实施例，一种存储指令的计算机可读媒体，所述指令在由计算机实行时，使所述计算机实行一种包括以下的方法：通过接收第一层导电接点中的第一导电接点部分的位置及第二层导电接点中的第二导电接点部分的位置、对所述第一导电接点部分与所述第二导电接点部分进行电内连的第一通孔的位置及第一大小以及集成电路组件的功能群组的选择及位置来接收集成电路装置的第一设计；通过根据预定准则、使用第二通孔的经修改通孔或多个通孔替代所述第一通孔来修改所述集成电路装置的所述第一设计；以及确认经修改的所述第一设计符合预定的一组设计规则。
根据一些实施例，接收所述第一导电接点部分的所述位置及所述第二导电接点部分的所述位置包括：接收多条第一导电线的位置以及多条第二导电线的位置，所述多条第一导电线适合连接到共用电压源，且其中接收所述第一通孔的所述位置包括：接收所述多条第一导电线与所述多条第二导电线交叠的位置，其中根据预定准则、使用特性比所述第一通孔更好的第二通孔的经修改通孔或多个通孔替代所述第一通孔包括：使用具有大于所述第一通孔的第二大小的经修改通孔或者总横截面积比所述第一通孔大的多个通孔替代所述第一通孔。
根据一些实施例，所述修改所述第一设计还包括：增大所述多条第一导电线及所述多条第二导电线中的至少一者的宽度以适合由所述经修改通孔或所述多个通孔替代所述第一通孔。
根据一些实施例，接收集成电路组件的功能群组的所述选择及所述位置包括：接收多个标准单元相对于所述第一通孔的所述位置的排列，且确定能够对所述第一设计进行修改包括：确定在所述多个标准单元相对于所述第一通孔的所述位置的所述排列中存在预定条件。
根据一些实施例，集成电路装置包括两个导电层，所述两个导电层的交叠部分由穿过两个导电层之间的层中的绝缘区的通孔内连。所述导电层中的一个导电层连接到电压供应源。一些交叠的区中的通孔比其他通孔大，或者交叠区可具有通孔阵列来取代单个通孔。
根据一些实施例，集成电路装置包括第一层、第二层、绝缘层以及多个通孔。第一层包括适合连接到共用电压源的多个第一导电部分。第二层包括多个第二导电部分。绝缘层夹置在所述第一层与所述第二层之间。所述多个第一导电部分在所述绝缘层的多个区中与所述多个第二导电部分交叠。多个通孔分别穿过所述绝缘层的相应一个所述区对所述第一层的所述第一导电部分与所述第二层的所述第二导电部分中的相应一对相互交叠的部分进行内连。所述绝缘层的所述多个区中的第一个区包含第一通孔配置，所述绝缘层的所述多个区中的第二个区包含第二通孔配置，所述第一通孔配置具有比所述第二通孔配置大的总通孔横截面积。
根据一些实施例，所述绝缘层的所述多个区中的所述第一个区及所述第二个区包含相同数目的通孔。
根据一些实施例，所述绝缘层的所述多个区中的所述第一个区及所述第二个区包含不同数目的通孔。
根据一些实施例，还包括适合经由所述第二层中的所述第二导电部分中的至少一些第二导电部分从所述电压源接收电力的多个功能部件。
根据一些实施例，所述集成电路装置的一组设计规则禁止将所述第一通孔配置用于所述绝缘层的所述多个区中的所述第二个区。
根据一些实施例，所述多个功能部件中的每一者是用于所述集成电路装置的标准单元库中的标准单元。
根据一些实施例，所述多个第一导电部分与所述多个第二导电部分在所述绝缘层的所述第一个区中比在所述绝缘层的所述第二个区中在更大的面积上交叠。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应知，他们可容易地使用本公开作为设计或修改其他过程及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、替代及变更。

Claims (1)

1.一种制作集成电路装置的方法，其特征在于，所述方法包括：
通过接收第一层导电接点中的第一导电接点部分的位置及第二层导电接点中的第二导电接点部分的位置、对所述第一导电接点部分与所述第二导电接点部分进行电内连的第一通孔的位置及第一大小以及集成电路组件的功能群组的选择及位置来接收集成电路装置的第一设计；
基于预定准则来确定能够对所述第一设计进行修改；
通过使用具有更大横截面积的经修改通孔或总横截面积比所述第一通孔大的多个通孔替代所述第一通孔来修改所述集成电路装置的所述第一设计；以及
确认经修改的所述第一设计符合预定的一组设计规则。
CN201810190899.6A 2017-11-29 2018-03-08 制作集成电路装置的方法 Pending CN109841612A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/825,363 US10867916B2 (en) 2017-11-29 2017-11-29 Via sizing for IR drop reduction
US15/825,363 2017-11-29

Publications (1)

Publication Number Publication Date
CN109841612A true CN109841612A (zh) 2019-06-04

Family

ID=66632621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810190899.6A Pending CN109841612A (zh) 2017-11-29 2018-03-08 制作集成电路装置的方法

Country Status (3)

Country Link
US (2) US10867916B2 (zh)
CN (1) CN109841612A (zh)
TW (1) TW201926493A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112560384A (zh) * 2020-07-21 2021-03-26 深圳鸿芯微纳技术有限公司 一种使用多连接通孔结构改进通孔的方法和系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11022634B1 (en) * 2019-04-11 2021-06-01 Synopsys, Inc. Rail block context generation for block-level rail voltage drop analysis

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088000B2 (en) * 2004-11-10 2006-08-08 International Business Machines Corporation Method and structure to wire electronic devices
US8084858B2 (en) * 2009-04-15 2011-12-27 International Business Machines Corporation Metal wiring structures for uniform current density in C4 balls
DE102009046242B4 (de) * 2009-10-30 2013-11-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
US8723052B1 (en) * 2013-02-27 2014-05-13 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies
US20180342460A1 (en) * 2017-05-25 2018-11-29 Qualcomm Incorporated Method and apparatus for fragmentary metal between m1 and m2 for improving power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112560384A (zh) * 2020-07-21 2021-03-26 深圳鸿芯微纳技术有限公司 一种使用多连接通孔结构改进通孔的方法和系统

Also Published As

Publication number Publication date
US10867916B2 (en) 2020-12-15
US11211327B2 (en) 2021-12-28
US20190164889A1 (en) 2019-05-30
TW201926493A (zh) 2019-07-01
US20200135643A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN107037350B (zh) 具有监控链及测试导线的集成电路测试结构
TW546865B (en) Closed-grid bus architecture for wafer interconnect structure
US7240314B1 (en) Redundantly tied metal fill for IR-drop and layout density optimization
US4489364A (en) Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
US11068638B2 (en) Power grid, IC and method for placing power grid
EP0481703A2 (en) Interconnect structure for use with programming elements and test devices
JPH01501033A (ja) 素早い注文設計及び独特な試験能力の為の集積回路パッケージ形式
JPH0454971B2 (zh)
CN109841612A (zh) 制作集成电路装置的方法
CN105279124B (zh) 具有接口电路系统的集成电路及接口电路系统的接口单元
US6307162B1 (en) Integrated circuit wiring
Carlson et al. Future trends in wafer scale integration
KR20170057147A (ko) 일렉트로마이그레이션 사인 오프 방법
CN117556778B (zh) 一种E-fuse单元和E-fuse测试阵列的绕线方法
US20170364625A1 (en) Method for Increasing the Decoupling Capacity in a Microelectronic Circuit
US20060027919A1 (en) Method of sizing via arrays and interconnects to reduce routing congestion in flip chip integrated circuits
KR20150000951A (ko) 전원 공급 네트워크 설계 방법
CN116050343A (zh) 一种电源网络布线方法
US9214427B2 (en) Method of self-correcting power grid for semiconductor structures
KR100413148B1 (ko) 다층 구조물 내에 매립된 동일 평면 프로그램가능 퓨즈
CN111063671B (zh) 一种芯片
CN105960594B (zh) 用于减少半导体测试转位时间的模块化复用接口组件
CN112269045B (zh) 一种用于失效分析的测试结构
CN217879499U (zh) 一种适于fcx458三极管老炼试验的老炼板
US20230187354A1 (en) Method and apparatus for electromigration reduction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190604