CN109841560A - 隔离结构上的阻挡结构 - Google Patents

隔离结构上的阻挡结构 Download PDF

Info

Publication number
CN109841560A
CN109841560A CN201810385033.0A CN201810385033A CN109841560A CN 109841560 A CN109841560 A CN 109841560A CN 201810385033 A CN201810385033 A CN 201810385033A CN 109841560 A CN109841560 A CN 109841560A
Authority
CN
China
Prior art keywords
semiconductor substrate
isolation structure
isolation
barrier
barrier structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810385033.0A
Other languages
English (en)
Other versions
CN109841560B (zh
Inventor
杨宇轩
洪文瀚
李梓光
林佳莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109841560A publication Critical patent/CN109841560A/zh
Application granted granted Critical
Publication of CN109841560B publication Critical patent/CN109841560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造半导体器件的方法，包括在半导体衬底中形成多个隔离结构，并在隔离结构上方形成多个阻挡结构。阻挡结构具有比隔离结构更低的反射率。该方法还包括在半导体衬底上形成光刻胶层，通过掩模将光刻胶层暴露在光源下，以及显影光刻胶层以形成图案化的光刻胶部件，其覆盖两个隔离结构之间的半导体衬底的部分的第一区域。半导体衬底的部分具有暴露的第二区域。本发明的实施例还涉及隔离结构上的阻挡结构。

Description

隔离结构上的阻挡结构
技术领域
本发明的实施例涉及隔离结构上的阻挡结构。
背景技术
在半导体集成电路(IC)产业中，IC材料和设计的技术进步产生了多代IC，每一代都具有比先前一代更小且更复杂的电路。在IC演进的过程中，功能密度(即，单位芯片面积中的互连器件的数量)通常已经增加，而几何尺寸(即，可使用制造工艺创建的最小组件(或线))却已减小。这种按比例缩小工艺通常通过增加生产效率和降低相关成本来提供很多益处。这种按比例缩小也增加了加工和制造IC的复杂度。
半导体制造中常用的一种工艺是光刻。光刻包括在衬底上沉积光刻胶。然后通过光掩模将光刻胶暴露在光源下。根据光刻胶的类型，在显影工艺中去除光刻胶的曝光部分或者未曝光部分。剩余的光刻胶部件可以作为进一步工艺的掩模。例如，随后可以对衬底施加注入工艺。这样的注入工艺将仅施加于未被剩余的光刻胶部件覆盖的部分衬底。由于这种部件的小尺度，所以期望提高光刻工艺的精确性。
发明内容
本发明的实施例提供了一种制造半导体器件的方法，所述方法包括：在半导体衬底中形成多个隔离结构；在所述隔离结构上方形成多个阻挡结构，所述阻挡结构具有比所述隔离结构更低的反射率；在所述半导体衬底上形成光刻胶层；通过掩模将所述光刻胶层暴露在光源下；以及显影所述光刻胶层以形成图案化的光刻胶部件，所述图案化的光刻胶部件覆盖两个隔离结构之间的所述半导体衬底的部分的第一区域，所述半导体衬底的所述部分具有暴露的第二区域。
本发明的另一实施例提供了一种制造半导体器件的方法，包括：在半导体衬底中形成第一隔离结构，使得所述第一隔离结构围绕所述半导体衬底的部分；在所述半导体衬底的所述部分内形成第二隔离结构，使得所述第二隔离结构围绕所述半导体衬底的子部分；在所述第一隔离结构上方形成阻挡结构，所述阻挡结构具有比所述第一隔离结构更低的反射率；以及在所述半导体衬底上方形成图案化的光刻胶层，使得所述图案化的光刻胶层覆盖所述子部分，并暴露所述部分的剩余区域。
本发明的又一实施例提供了一种半导体器件，包括：半导体衬底；隔离结构，所述隔离结构的尺寸和形状使得隔离所述半导体衬底的分隔的部分的二维阵列；多个阻挡结构，位于所述隔离结构上方，使得所述阻挡结构包围所述半导体衬底的各个分隔的部分，所述阻挡结构具有比所述隔离结构更低的反射率；以及半导体器件，形成在所述分隔的部分内。
附图说明
当结合附图进行阅读时，通过以下详细描述可更好地理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A、图1B、图1C和图1D是示出了根据本文描述的原理的一个实例的利用隔离结构上的阻挡结构来改善光刻工艺的制造工艺的示意图。
图2是示出了根据本文描述的原理的一个实例的隔离结构上的阻挡结构的俯视示意图。
图3A、图3B、图3C、图3D、图3E、图3F、图3G和图3H是示出了根据本文描述的原理的一个实例的可在阻挡结构之间形成的各个部件的示意图。
图4是根据本文描述的原理的一个实例的隔离结构上的阻挡结构的阵列的俯视图。
图5A、图5B、图5C和图5D是示出了根据本文描述的原理的一个实例的可在隔离结构上的阻挡结构之间形成的各个部件的俯视图。
图6是示出了根据本文描述的原理的一个实例的隔离结构上的阻挡结构的截面的示意图。
图7是示出了根据本文描述的原理的一个实例的使用隔离结构上的阻挡结构制造半导体器件的示例性方法的流程图。
图8是示出了根据本文描述的原理的一个实例的使用隔离结构上的阻挡结构制造半导体器件的示例性方法的流程图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在...下面”、“在...下方”、“下部”、“在...上面”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。
如上所述，半导体制造中常用的一种工艺是光刻。光刻包括在衬底上沉积光刻胶。然后通过光掩模将光刻胶暴露在光源下。根据光刻胶的类型，在显影工艺中去除光刻胶的曝光部分或者未曝光部分。剩余的光刻胶部件可以作为进一步工艺的掩模。例如，例如，随后可以对衬底施加注入工艺。这样的注入工艺将仅施加于未被剩余的光刻胶部件覆盖的部分衬底。由于这种部件的小尺度，所以期望提高光刻工艺的效率和精确性。在一些情况下，在包括隔离结构(诸如浅沟槽隔离(STI)结构)的工件上沉积光刻胶层。当通过光掩模将光刻胶图案暴露在光源下时，这样的隔离结构可反射一些光并且导致曝光光刻胶层的更多部分，这是有待改进的。这可导致剩余的光刻胶部件比期望的更小。因此，诸如注入工艺的后续工艺可施加于不打算施加注入工艺的部分工件上。
根据本文描述的原理，在电路内的一些隔离结构的顶部上形成阻挡结构。阻挡结构具有小于隔离结构的反射率。这减少了在光刻曝光工艺期间反射的光的量。因此，通过使用这种阻挡结构，可以改善光刻工艺的精确性。
图1A、图1B、图1C和图1D是示出了利用隔离结构上的阻挡结构来改善光刻工艺的制造工艺的示意图。图1A示出了具有多个隔离结构104、106的半导体衬底101。根据本实例，在隔离结构104的顶部上形成了阻挡结构108，而在隔离结构106上没有形成阻挡结构。然后在衬底101上沉积光刻胶层110，并通过光掩模112使光刻胶层110暴露在光源114下。
衬底101可以是诸如硅衬底的半导体衬底。也可以使用诸如化合物半导体材料的其他半导体衬底材料。在一些实例中，衬底101可以轻掺杂有诸如硼的p型掺杂剂或诸如砷的n型掺杂剂。衬底101可以是在半导体制造工艺中使用的半导体晶圆的一部分。这种晶圆通常是圆形的，直径约为300毫米。也可以使用其他尺寸。
形成的隔离结构104、106将半导体衬底的某些部分与其他部分隔离。在本实例中，隔离结构104隔离半导体衬底101的部分102。在一个实例中，隔离结构104、106是浅沟槽隔离(STI)结构。可以以各种方式形成隔离结构104、106。在一个实例中，使用蚀刻工艺在半导体衬底101中形成沟槽的图案。然后可以用诸如氧化硅的介电材料填充这些沟槽。然后，可以施加化学机械抛光(CMP)工艺来平坦化隔离结构和衬底101的顶部并去除任何多余的介电材料。
在形成隔离结构104、106之后，可以在一些、但不一定是全部的隔离结构104、106上形成阻挡结构108。在本实例中，具有形成在隔离结构104上的阻挡结构108。不具有形成在隔离结构106上的阻挡结构。
通常，阻挡结构108具有比隔离结构104、106更低的反射率。阻挡结构108可以由各种材料形成。在一个实例中，阻挡结构108可以是伪多晶硅栅极结构。在这样的实例中，可以在形成真多晶硅栅极结构的同时形成阻挡结构108。真多晶硅栅极结构最终被金属栅极替换。然而，可以不对伪多晶硅阻挡结构108施加这样的替换工艺。也可以具有形成在阻挡结构108上的侧壁间隔件。例如，侧壁间隔件可以包括氮化物材料。侧壁间隔件也可以具有比隔离结构更低的反射率。
可以使用其他材料形成阻挡结构108。例如，阻挡结构可以包括由具有低反射率的金属形成的金属线。阻挡结构108也可以形成为氮化物部件。在这样的实例中，可以在衬底101上沉积氮化物层。然后，根据需要，可以施加蚀刻工艺以图案化氮化物层。在这样的实例中，氮化物材料与隔离结构104、106可具有高蚀刻选择性，以使得用于图案化氮化物材料的蚀刻工艺对隔离结构104、106几乎没有影响。
在形成阻挡结构108之后，在衬底101上沉积光刻胶层110。例如，可以通过旋涂工艺来沉积光刻胶层110。然后可以通过光掩模112将光刻胶层暴露在光114下。光114化学地改变光刻胶层110的曝光部分111。更具体地，光114使得曝光部分111可溶于显影剂。在不使用阻挡结构108的情况下，穿透光刻胶层110的光114可以由隔离结构104反射并撞击没有直接暴露在光114下的光刻胶的部分的侧面上。这可能不期望地扩大可溶的部分111的尺寸。
如图1B所示，在曝光工艺之后，施加显影工艺以去除光刻胶层110的曝光部分111。如图所示，去除曝光部分111暴露衬底101的部分103并保留下光刻胶部件113。衬底101的其他部分105保持被光刻胶部件113覆盖。
图1C示出了诸如注入工艺116的后续的制造工艺。注入工艺116可用于将掺杂剂物质引入到半导体衬底101的暴露部分103中。在不使用阻挡结构108的情况下，剩余的光刻胶部件113的尺寸可能减小，从而暴露部分105的少部分。这是不期望的，因为这可以允许部分105的少部分被无意地掺杂。通常，期望光刻胶部件113可以与至少50％的隔离结构106重叠。
如图1D所示，在注入工艺116之后，可以通过使用灰化工艺去除剩余的光刻胶部件113。为了便于讨论，标号102标识隔离部件104(其上具有阻挡结构)之间的半导体衬底101的部分102。标号103标识暴露于制造工艺116的部分102的子部分。标号105标识由光刻胶部件113覆盖并因此不受制造工艺116影响的部分102的子部分。
在去除光刻胶部件113之后，可在半导体衬底101内/上形成诸如二极管或晶体管的半导体器件118。具体地，半导体器件可以形成在子部分103或者子部分105中。形成二极管可包括后续的掺杂工艺并形成用于连接的接触件以连接到掺杂的半导体部分。形成晶体管可包括形成栅极器件，掺杂与栅极器件相邻的区域以及为栅极和与栅极器件相邻的区域(源极/漏极区域)形成接触件。由于本文描述的光刻工艺的精确性，这样的器件将具有改善的性能。
图2是示出了在隔离结构104上形成的阻挡结构108的俯视图。虚线100示出了图1C的截面位置。根据本实例，隔离结构104围绕半导体衬底101的子部分103。另外，子部分103围绕隔离部件106。隔离部件106围绕被覆盖的子部分105。光刻胶部件113覆盖子部分105。
阻挡结构108的尺寸和形状可以根据光刻胶部件113的期望的尺寸和形状来设计。例如，阻挡结构108可以沿着第一尺寸202成一条线，使得沿着该尺寸的108的所有部分的总长度是沿着相同尺寸的光刻胶部件113的长度的至少50％。换句话说，阻挡结构108为沿着光刻胶部件113的长度202的至少50％。在一些实例中，阻挡结构108可以为长度202的100％。另外，诸如光刻胶部件113的宽度204的第二尺寸204的至少50％可由阻挡结构109覆盖。换句话说，阻挡结构109沿着光刻胶部件113的宽度204的至少50％。
图3A、图3B、图3C、图3D、图3E、图3F、图3G和3H是示出了可在阻挡结构之间形成的各个部件的示意图。图1A至图1D示出了位于隔离结构104(其上形成有阻挡结构108)之间的部件的一个实例。图3A至图3H示出了隔离结构104之间的部件的其他变形例。
图3A示出了隔离结构104之间没有额外的隔离结构(例如隔离结构106)的实例。在图3A中，隔离结构104之间的部分102包括暴露的子部分103a以及由光刻胶部件113a覆盖的子部分105a。
图3B示出了一个实例，其中，在截面中，有多于两个的不具有阻挡结构的隔离结构106b位于隔离结构(其上形成有阻挡结构108)之间。光刻胶部件113b覆盖各个隔离结构106之间的多个子部分105b。部分103b保持暴露。
图3C示出了一个实例，其中，在截面中，有两个光刻胶部件113c并且没有额外的隔离结构(诸如隔离结构106)位于隔离结构104之间。因此，有由光刻胶部件113c覆盖的两个分隔的子部分105c。剩余的子部分103c保持暴露。
图3D示出了一个实例，其中，在截面中，有至少两个光刻胶部件113d，光刻胶部件113d的两端都具有隔离结构106d。因此，有至少两个由隔离结构106d围绕的分隔的子部分105d。在其他实例中，可以有更多的由额外的隔离结构106d围绕的分隔的子部分105d。分隔的子部分105d之间的子部分103d保持暴露。
图3E示出了一个实例，其中，在截面中，光刻胶部件113e在两个隔离结构104(其上具有阻挡结构108)之间一直延伸。另外，两个隔离部件104之间有多个隔离结构106e。光刻胶部件覆盖隔离结构104之间的各个子部分105e。在其他实例中，隔离结构104之间可以有更多的隔离结构106e。
图3F示出了一个实例，其中，在截面中，光刻胶部件113f在两个隔离结构104(其上具有阻挡结构108)之间一直延伸。然而，两个隔离结构104之间没有隔离结构(诸如隔离结构106)。因此，光刻胶部件113f覆盖隔离结构104之间的整个的部分105f。
图3G示出了一个实例，其中，在截面中，两个光刻胶部件113g从隔离结构104向内延伸但不连接。换句话说，光刻胶部件113g之间有暴露的子部分103g。另外，隔离结构104之间有多个隔离结构106g。光刻胶部件覆盖子部分105g。
图3H示出了一个实例，其中，在截面中，两个光刻胶部件113h从隔离结构104向内延伸但不连接。换句话说，光刻胶部件113h之间有暴露的子部分103h。另外，隔离结构104之间没有隔离结构(诸如隔离结构106)。光刻胶部件113h覆盖子部分105h，留下子部分103h暴露。
图4是隔离结构上的阻挡结构108的阵列的俯视图。在本实例中，阵列400包括八个单元402a、402b、402c、402d、402e、402f、402g、402h。这种阵列的实际实施方式可以包括相当多的单元。每个单元402a、402b、402c、402d、402e、402f、402g、402h可以与相邻的单元共用阻挡结构108。例如，单元402b可以沿着一个尺寸与402a和402c共用阻挡结构。另外，单元402b可以沿着另一个方向与单元402f共用阻挡结构109。
图5A、图5B、图5C和图5D是示出了可在隔离结构上的阻挡结构之间形成的各个部件的俯视图。图5A示出了单元501，其中隔离结构104围绕子部分103i和隔离结构106i。隔离结构106i隔离由光刻胶部件113i覆盖的三个分隔的子部分105i。三个分隔的光刻胶部件113i一起限定第一尺寸502和与第一尺寸垂直的第二尺寸504。
阻挡结构108的尺寸和形状可以根据光刻胶部件113i的期望的尺寸和形状来设计。例如，阻挡结构108可以沿着第一尺寸502成一条线，使得沿着该尺寸的108的所有部分的总长度是沿着相同尺寸的光刻胶部件113i的长度的至少50％。换句话说，阻挡结构108沿着光刻胶部件113i的第一尺寸502的至少50％。在一些实例中，阻挡结构108可以为第一尺寸502的100％。另外，光刻胶部件113i的第二尺寸504的至少50％可由阻挡结构109覆盖。换句话说，阻挡结构109沿着光刻胶部件113的第二尺寸204的至少50％。
图5B是单元503，其中单个光刻胶部件113j覆盖各个子部分105j。隔离结构106j隔离由光刻胶部件113j覆盖的三个分隔的子部分105j。通过第一尺寸502和第二尺寸504限定光刻胶部件113j。例如，阻挡结构108可以沿着第一尺寸502成一条线，使得沿着该尺寸的108的所有部分的总长度是沿着相同尺寸的光刻胶部件113j的长度的至少50％。换句话说，阻挡结构108沿着光刻胶部件113j的第一尺寸502的至少50％。在一些实例中，阻挡结构108可以为第一尺寸502的100％。另外，光刻胶部件113j的第二尺寸504的至少50％可由阻挡结构109覆盖。换句话说，阻挡结构109沿着光刻胶部件113j的第二尺寸504的至少50％。
图5C是单元505，其中有两个光刻胶部件113k覆盖子部分105k，而子部分103k是暴露的。隔离结构106k隔离三个分隔的子部分103k、105k。可由第一尺寸502和第二尺寸504限定一起的两个光刻胶部件113k。例如，阻挡结构108可以沿着第一尺寸502成一条线，使得沿着该尺寸的108的所有部分的总长度是沿着相同尺寸的光刻胶部件113k的长度的至少50％。换句话说，阻挡结构108沿着光刻胶部件113k的第一尺寸502的至少50％。在一些实例中，阻挡结构108可以为第一尺寸502的100％。另外，光刻胶部件113k的第二尺寸504的至少50％可由阻挡结构109覆盖。换句话说，阻挡结构109沿着光刻胶部件113k的第二尺寸204的至少50％。
图5D是单元507，其中没有由隔离结构104围绕的隔离结构1061。另外，有覆盖子部分105l的三个分隔的光刻胶部件113l，于是暴露剩余的子部分103l。三个光刻胶部件113l一起限定第一尺寸502和第二尺寸504。例如，阻挡结构108可以沿着第一尺寸502成一条线，使得沿着该尺寸的108的所有部分的总长度是沿着相同尺寸的光刻胶部件113l的长度的至少50％。换句话说，阻挡结构108沿着光刻胶部件113l的第一尺寸502的至少50％。在一些实例中，阻挡结构108可以为第一尺寸502的100％。另外，光刻胶部件113l的第二尺寸504的至少50％可由阻挡结构109覆盖。换句话说，阻挡结构109沿着光刻胶部件113l的第二尺寸204的至少50％。
图6是示出了隔离结构104上的多个阻挡结构108的截面的示意图。根据本实例，特定的隔离结构可以包括平行延伸的一系列阻挡结构。在本实例中，阻挡结构是诸如多晶硅栅极器件的伪栅极器件。另外，具有形成在阻挡结构108上的侧壁间隔件602。侧壁间隔件602可以是氮化物材料，并且侧壁间隔件可以同时形成在真栅极或者将由真金属栅极替换的栅极上。
在本实例中，各个阻挡结构108的宽度606、608、610的总和可以是隔离结构104的顶面宽度612的至少30％。在一些实例中，阻挡结构108与隔离结构104的边缘之间的距离614、616可以相等。在一些实例中，距离614、616可以不同。在一些实例中，阻挡结构108之间的距离617、618可以相似。然而，在一些实例中，距离617、618可以不同。在一些实例中，各个阻挡结构108的高度604可以是约500纳米。在一些实例中，阻挡结构的高度可以在约450纳米至550纳米的范围内。这样的高度和范围允许在光刻工艺期间充分吸收光而不干扰常规的半导体制造工艺。在一些实例中，高度604可以小于500纳米。在一些实例中，阻挡结构108的高度604可以大于500纳米。
图7是示出了使用隔离结构上的阻挡结构制造半导体器件的示例性方法的流程图。根据本实例，制造半导体器件的方法700包括操作702，用于在半导体衬底中形成多个隔离结构。形成隔离结构(例如，图1A，104)以将半导体衬底的某些部分与其他部分隔离。在本实例中，隔离结构隔离半导体衬底101的部分(例如图1A，102)。在一个实例中，隔离结构是STI结构。可以以各种方式形成STI结构。在一个实例中，使用蚀刻工艺以在半导体衬底中形成沟槽的图案。然后可以用诸如二氧化硅的介电材料填充这些沟槽。然后，可以施加化学机械抛光(CMP)工艺来平坦化隔离结构和衬底的顶部并去除任何多余的介电材料。
根据本实例，方法700包括操作704，用于在隔离结构上方形成多个阻挡结构(例如，图1A，108)，阻挡结构具有比隔离结构更低的反射率。可以在一些、但不一定是全部的隔离结构上形成阻挡结构。阻挡结构108可以由各种材料形成。在一个实例中，阻挡结构可以是伪多晶硅栅极结构。在这样的实例中，可以在形成真多晶硅栅极结构的同时形成阻挡结构。真多晶硅栅极结构最终被金属栅极替换。然而，对于阻挡结构，这种替换工艺可以不是必需的。还可以具有形成在阻挡结构上的侧壁间隔件。例如，侧壁间隔件包括氮化物材料。侧壁间隔件也可以具有比隔离结构更低的反射率。
可以使用其他材料形成阻挡结构。例如，阻挡结构可以包括由具有低反射率的金属形成的金属线。阻挡结构也可以形成为氮化物部件。在这样的实例中，可以在衬底上沉积氮化物层。然后，根据需要，可以施加蚀刻工艺以图案化氮化物材料。在这样的实例中，通常的材料与隔离结构可具有高蚀刻选择性，以使得用于图案化氮化物材料的蚀刻工艺对隔离结构几乎没有影响。
方法700还包括操作706，用于在半导体衬底上形成光刻胶层(例如，110)。例如，可以通过旋涂工艺沉积光刻胶层。例如，光刻胶可以是正光刻胶。
根据本实例，方法700还包括操作708，用于通过掩模将光刻胶层暴露在光源下。光化学地改变光刻胶层的曝光部分。更具体地，光使得曝光部分可溶于显影剂。在不使用阻挡结构的情况下，穿透光刻胶的光可以由隔离结构反射并且不期望地扩大可溶的部分的尺寸。
根据本实例，方法700还包括操作710，用于显影光刻胶层以形成图案化的光刻胶部件，图案化的光刻胶部件覆盖两个隔离结构之间的半导体衬底的部分(例如，图1A，102)的第一子部分(例如，图1A，105)。也可以有具有暴露的第二子部分(例如，图1A，103)的半导体衬底的部分。
在显影工艺之后，可以对衬底施加其他的制造工艺。例如，可以施加离子注入工艺(例如，图1C，116)。注入工艺可用于将掺杂剂物质引入到半导体衬底的曝光部分中。在不使用阻挡结构的情况下，剩余的光刻胶部件的尺寸可能减小，从而暴露部分的少部分。这是不期望的，因为这可以允许暴露部分的部分被无意地掺杂。
在注入工艺之后，可以去除剩余的光刻胶部件。在去除光刻胶部件之后，可以在半导体衬底内形成诸如二极管、晶体管的半导体器件。具体地，半导体器件可以形成在暴露的子部分或者覆盖的子部分中。形成二极管可包括进一步的掺杂工艺并形成用于连接的接触件以连接到掺杂的半导体部分。形成晶体管可包括形成栅极器件、掺杂与栅极器件相邻的区域、以及为栅极和与栅极器件相邻的区域(源极/漏极区域)形成接触件。由于本文描述的光刻工艺的精确性，这样的器件将具有改善的性能。
图8是示出了使用隔离结构上的阻挡结构制造半导体器件的示例性方法的流程图。根据本实例，方法800包括操作802，用于在半导体衬底中形成第一隔离结构(例如，图2，104)，使得隔离结构围绕半导体衬底的部分(例如，图2，102)。在一个实例中，隔离结构是STI结构。可以以各种方式形成STI结构。在一个实例中，使用蚀刻工艺在半导体衬底中形成沟槽的图案。然后可以用诸如氧化硅的介电材料填充这些沟槽。然后，可以施加化学机械抛光(CMP)工艺来平坦化隔离结构和衬底的顶部并去除任何多余的介电材料。
根据本实例，方法800包括操作804，用于在部分半导体衬底中形成第二隔离结构(例如，图2，106)，使得第二隔离结构围绕半导体衬底的子部分(例如，图2，105)。第二隔离结构也可以是STI结构。从顶视图观察，两个隔离结构可具有基本矩形的形状。然而，也可以考虑其他形状。
根据本实例，方法800包括操作806，用于在第一隔离结构上形成阻挡结构。阻挡结构可以具有比第一隔离结构更低的反射率。可以在一些、但不一定是全部的隔离结构上形成阻挡结构。阻挡结构108可以由各种材料形成。在一个实例中，阻挡结构可以是伪多晶硅栅极结构。在这样的实例中，可以在形成真多晶硅栅极结构的同时形成阻挡结构。真多晶硅栅极结构可以最终被金属栅极替换。但是，对于阻挡结构，这种替换工艺可以不是必需的。还可以具有形成在阻挡结构上的侧壁间隔件。例如，侧壁间隔件包括氮化物材料。侧壁间隔件也可以具有比隔离结构更低的反射率。
可以用其他材料形成阻挡结构。例如，阻挡结构可以包括由具有低反射率的金属形成的金属线。阻挡结构也可以形成为氮化物部件。在这样的实例中，可以在衬底上沉积氮化物层。然后，根据需要，可以施加蚀刻工艺以图案化氮化物材料。在这样的实例中，通常的材料与隔离结构可具有高蚀刻选择性，以使得用于图案化氮化物材料的蚀刻工艺对隔离结构几乎没有影响。在一些实例中，阻挡结构可以形成为彼此平行延伸的一组细长部件。在一些实例中，第二隔离结构可以围绕额外的隔离结构。
根据本实例，方法800包括步骤808，用于在半导体衬底上形成图案化的光刻胶层，使得图案化的光刻胶层覆盖子部分，并暴露部分的剩余区域。可以通过沉积光刻胶层、通过光掩模将光刻胶层暴露在光源下以及然后显影光刻胶层来形成图案化的光刻胶层。
在一些实例中，在显影工艺之后，可以对衬底施加其他的制造工艺。例如，可以施加离子注入工艺(例如，图1C，116)。注入工艺可用于将掺杂剂物质引入到半导体衬底的暴露部分中。在不使用阻挡结构的情况下，剩余的光刻胶部件的尺寸可能会减小，从而暴露部分的少部分。这是不期望的，因为这可以允许暴露部分的部分被无意地掺杂。
在注入工艺之后，可以去除剩余的光刻胶部件。在去除光刻胶部件之后，可以在半导体衬底内形成诸如二极管、晶体管的半导体器件。具体地，半导体器件可以形成在暴露的子部分或者覆盖的子部分中。形成二极管可包括进一步的掺杂工艺并形成用于连接的接触件以连接到掺杂的半导体部分。形成晶体管可包括形成栅极器件、掺杂与栅极器件相邻的区域、以及为栅极和与栅极器件相邻的区域(源极/漏极区域)形成接触件。由于本文描述的光刻工艺的精确性，这样的器件将具有改善的性能。
根据一个实例，一种制造半导体器件的方法包括：在半导体衬底中形成多个隔离结构以及在隔离结构上方形成多个阻挡结构。阻挡结构具有比隔离结构更低的反射率。方法还包括：在半导体衬底上形成光刻胶层，通过掩模将光刻胶层暴露在光源下；以及显影光刻胶层以形成图案化的光刻胶部件，图案化的光刻胶部件覆盖两个隔离结构之间的半导体衬底的部分的第一区域。半导体衬底的部分具有暴露的第二区域。
根据一个实例，方法还包括：对第二区域实施注入工艺。
根据一个实例，半导体衬底的部分包括未被阻挡结构覆盖的一个另外的隔离结构。
根据一个实例，半导体衬底的部分包括未被阻挡结构覆盖的多个另外的隔离结构。
根据一个实例，在显影之后，间隔开的多个图案化的光刻胶部件覆盖半导体衬底的部分。
根据一个实例，沿着第一尺寸，多个阻挡结构中的第一阻挡结构的长度是图案化的光刻胶部件的长度的至少50％。
根据一个实例，沿着垂直于第一尺寸的第二尺寸，多个阻挡结构中的第二阻挡结构的长度是图案化的光刻胶部件的长度的至少50％。
根据一个实例，多个阻挡结构包括多晶硅伪栅极。
根据一个实例，具有形成在多晶硅伪栅极上的侧壁间隔件。
根据一个实例，在形成真多晶硅栅极的同一工艺中在隔离结构上方形成多个阻挡结构。
根据一个实例，多个阻挡结构包括以下之一：金属栅极或氮化物结构。
根据一个实例，多个阻挡结构具有约500纳米的高度。
一种制造半导体器件的方法包括：在半导体衬底中形成第一隔离结构，使得第一隔离结构围绕半导体衬底的部分；在半导体衬底的部分内形成第二隔离结构，使得第二隔离结构围绕半导体衬底的子部分；以及在第一隔离结构上方形成阻挡结构。阻挡结构具有比第一隔离结构更低的反射率。方法还包括：在半导体衬底上方形成图案化的光刻胶层，使得图案化的光刻胶层覆盖子部分，并暴露部分的剩余区域。
根据一个实例，方法还包括：对部分的剩余区域实施注入工艺。
根据一个实例，方法还包括：去除图案化的光刻胶层；以及在子部分上方形成半导体器件。
根据一个实例，半导体器件包括以下之一：二极管和晶体管。
根据一个实例，阻挡结构包括：位于半导体衬底的部分周围的多个分隔的段。
根据一个实例，一种半导体器件，包括：半导体衬底；隔离结构，隔离结构的尺寸和形状使得隔离半导体衬底的分隔的部分的二维阵列；多个阻挡结构，位于隔离结构上方，使得阻挡结构包围半导体衬底的各个分隔的部分，阻挡结构具有比隔离结构低的反射率；以及半导体器件，形成在分隔的部分内。
根据一个实例，阻挡结构的高度在约450纳米至550纳米的范围内。
根据一个实例，阻挡结构包括多晶硅栅极结构以及形成在多晶硅栅极结构上的侧壁结构。
以上论述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍的实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：
在半导体衬底中形成多个隔离结构；
在所述隔离结构上方形成多个阻挡结构，所述阻挡结构具有比所述隔离结构更低的反射率；
在所述半导体衬底上形成光刻胶层；
通过掩模将所述光刻胶层暴露在光源下；以及
显影所述光刻胶层以形成图案化的光刻胶部件，所述图案化的光刻胶部件覆盖两个隔离结构之间的所述半导体衬底的部分的第一区域，所述半导体衬底的所述部分具有暴露的第二区域。
2.根据权利要求1所述的方法，还包括：对所述第二区域实施注入工艺。
3.根据权利要求1所述的方法，其中，所述半导体衬底的所述部分包括未被阻挡结构覆盖的一个另外的隔离结构。
4.根据权利要求1所述的方法，其中，所述半导体衬底的所述部分包括未被阻挡结构覆盖的多个另外的隔离结构。
5.根据权利要求1所述的方法，其中，在所述显影之后，间隔开的多个图案化的光刻胶部件覆盖所述半导体衬底的所述部分。
6.根据权利要求1所述的方法，其中，沿着第一尺寸，所述多个阻挡结构中的第一阻挡结构的长度是所述图案化的光刻胶部件的长度的至少50％。
7.根据权利要求6所述的方法，其中，沿着垂直于所述第一尺寸的第二尺寸，所述多个阻挡结构中的第二阻挡结构的长度是所述图案化的光刻胶部件的长度的至少50％。
8.根据权利要求1所述的方法，其中，所述多个阻挡结构包括多晶硅伪栅极。
9.一种制造半导体器件的方法，包括：
在半导体衬底中形成第一隔离结构，使得所述第一隔离结构围绕所述半导体衬底的部分；
在所述半导体衬底的所述部分内形成第二隔离结构，使得所述第二隔离结构围绕所述半导体衬底的子部分；
在所述第一隔离结构上方形成阻挡结构，所述阻挡结构具有比所述第一隔离结构更低的反射率；以及
在所述半导体衬底上方形成图案化的光刻胶层，使得所述图案化的光刻胶层覆盖所述子部分，并暴露所述部分的剩余区域。
10.一种半导体器件，包括：
半导体衬底；
隔离结构，所述隔离结构的尺寸和形状使得隔离所述半导体衬底的分隔的部分的二维阵列；
多个阻挡结构，位于所述隔离结构上方，使得所述阻挡结构包围所述半导体衬底的各个分隔的部分，所述阻挡结构具有比所述隔离结构更低的反射率；以及
半导体器件，形成在所述分隔的部分内。
CN201810385033.0A 2017-11-29 2018-04-26 隔离结构上的阻挡结构 Active CN109841560B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592253P 2017-11-29 2017-11-29
US62/592,253 2017-11-29
US15/840,994 US10283361B1 (en) 2017-11-29 2017-12-13 Blocking structures on isolation structures
US15/840,994 2017-12-13

Publications (2)

Publication Number Publication Date
CN109841560A true CN109841560A (zh) 2019-06-04
CN109841560B CN109841560B (zh) 2021-06-08

Family

ID=66333808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810385033.0A Active CN109841560B (zh) 2017-11-29 2018-04-26 隔离结构上的阻挡结构

Country Status (5)

Country Link
US (4) US10283361B1 (zh)
KR (1) KR102124409B1 (zh)
CN (1) CN109841560B (zh)
DE (1) DE102018107030A1 (zh)
TW (1) TWI657487B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283361B1 (en) 2017-11-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Blocking structures on isolation structures

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604157A (en) * 1995-05-25 1997-02-18 Industrial Technology Research Institute Reduced notching of polycide gates using silicon anti reflection layer
US5923969A (en) * 1997-01-07 1999-07-13 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having a limited pocket region
CN1235377A (zh) * 1998-05-13 1999-11-17 日本电气株式会社 半导体存储器件及其制造方法
US6069036A (en) * 1995-12-30 2000-05-30 Hyundai Electronics Industries Co., Ltd. Method of fabricating semiconductor device
US20010004122A1 (en) * 1999-12-13 2001-06-21 Nec Corporation Semiconductor device having dummy gates and its manufacturing method
US20040245583A1 (en) * 2003-06-05 2004-12-09 Masatada Horiuchi Semiconductor device and manufacturing method thereof
US20050048729A1 (en) * 2003-08-29 2005-03-03 Jae-Man Yoon Method of manufacturing a transistor
US20060286756A1 (en) * 2005-06-20 2006-12-21 Chien-Wei Chen Semiconductor process and method for reducing parasitic capacitance
CN1983595A (zh) * 2005-12-13 2007-06-20 松下电器产业株式会社 半导体装置及其制造方法
US20080073688A1 (en) * 2004-07-22 2008-03-27 Kuo-Chi Tu One-Transistor Random Access Memory Technology Compatible with Metal Gate Process
US20150054094A1 (en) * 2010-06-24 2015-02-26 International Business Machines Corporation Semiconductor devices with asymmetric halo implantation and method of manufacture
CN104752314A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种具有sti结构的半导体器件及制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171764B1 (en) 1998-08-22 2001-01-09 Chia-Lin Ku Method for reducing intensity of reflected rays encountered during process of photolithography
JPWO2004112139A1 (ja) * 2003-06-10 2006-09-28 富士通株式会社 半導体装置とその製造方法
US8237227B2 (en) 2008-08-29 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate structure for gate last process
US20100059823A1 (en) * 2008-09-10 2010-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive device for high-k metal gate technology and method of making
US8890260B2 (en) 2009-09-04 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon design for replacement gate technology
US8680619B2 (en) 2010-03-16 2014-03-25 Taiwan Semiconductor Manufacturing Compnay, Ltd. Method of fabricating hybrid impact-ionization semiconductor device
US8361848B2 (en) 2010-04-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Precise resistor on a semiconductor device
KR102002942B1 (ko) * 2013-04-18 2019-07-24 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
DE202014007986U1 (de) 2014-10-01 2016-01-05 GM Global Technology Operations LLC (n. d. Gesetzen des Staates Delaware) Schalldämpfer
US10283361B1 (en) 2017-11-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Blocking structures on isolation structures

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604157A (en) * 1995-05-25 1997-02-18 Industrial Technology Research Institute Reduced notching of polycide gates using silicon anti reflection layer
US6069036A (en) * 1995-12-30 2000-05-30 Hyundai Electronics Industries Co., Ltd. Method of fabricating semiconductor device
US5923969A (en) * 1997-01-07 1999-07-13 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having a limited pocket region
CN1235377A (zh) * 1998-05-13 1999-11-17 日本电气株式会社 半导体存储器件及其制造方法
US20010004122A1 (en) * 1999-12-13 2001-06-21 Nec Corporation Semiconductor device having dummy gates and its manufacturing method
US20040245583A1 (en) * 2003-06-05 2004-12-09 Masatada Horiuchi Semiconductor device and manufacturing method thereof
US20050048729A1 (en) * 2003-08-29 2005-03-03 Jae-Man Yoon Method of manufacturing a transistor
US20080073688A1 (en) * 2004-07-22 2008-03-27 Kuo-Chi Tu One-Transistor Random Access Memory Technology Compatible with Metal Gate Process
US20060286756A1 (en) * 2005-06-20 2006-12-21 Chien-Wei Chen Semiconductor process and method for reducing parasitic capacitance
CN1983595A (zh) * 2005-12-13 2007-06-20 松下电器产业株式会社 半导体装置及其制造方法
US20150054094A1 (en) * 2010-06-24 2015-02-26 International Business Machines Corporation Semiconductor devices with asymmetric halo implantation and method of manufacture
CN104752314A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种具有sti结构的半导体器件及制备方法

Also Published As

Publication number Publication date
US11621165B2 (en) 2023-04-04
TW201926410A (zh) 2019-07-01
US20190244807A1 (en) 2019-08-08
US20210175071A1 (en) 2021-06-10
KR20190063362A (ko) 2019-06-07
US20230253204A1 (en) 2023-08-10
DE102018107030A1 (de) 2019-05-29
US10283361B1 (en) 2019-05-07
US10930502B2 (en) 2021-02-23
TWI657487B (zh) 2019-04-21
KR102124409B1 (ko) 2020-06-19
CN109841560B (zh) 2021-06-08
US20190164744A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
US10879129B2 (en) Self-aligned nanowire formation using double patterning
US20190096893A1 (en) Structure and Method for FinFET SRAM
CN107564860B (zh) 在包括finfet装置的ic产品的隔离区上形成保护层的方法
US9324619B2 (en) Semiconductor device and method of fabricating the same
US20230247817A1 (en) Method of making semiconductor device which includes fins
US10050047B2 (en) Method to improve floating gate uniformity for non-volatile memory device
US9373514B2 (en) Non-volatile FINFET memory array and manufacturing method thereof
US9287282B2 (en) Method of forming a logic compatible flash memory
US11616067B2 (en) Method of making semiconductor device which includes Fins
CN105977201A (zh) 半导体装置的制造方法
US10409169B2 (en) Methods of manufacturing photomasks, methods of inspecting photomasks, and methods of manufacturing semiconductor devices
CN105742288A (zh) 与闪速存储器集成的梳形电容器
CN101499457A (zh) 半导体器件及其制造方法
US20230253204A1 (en) Blocking Structures on Isolation Structures
US11532482B2 (en) High-density semiconductor device
US10756022B2 (en) Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
US10713408B2 (en) Aware variable fill pattern generator
CN111968985B (zh) 三维存储器的制造方法
US10727251B2 (en) Rounded shaped transistors for memory devices
US20060189074A1 (en) Structure containing self-aligned conductive lines and fabricating method thereof
CN115954270A (zh) 一种半导体器件的制备方法
CN111584637A (zh) 一种基于fdsoi的pin结构及其制作方法
CN104269409A (zh) 一种nand闪存及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant