CN109818790A - 硬件实时模拟多通路多种类通信协议芯片系统、方法及介质 - Google Patents
硬件实时模拟多通路多种类通信协议芯片系统、方法及介质 Download PDFInfo
- Publication number
- CN109818790A CN109818790A CN201910074132.1A CN201910074132A CN109818790A CN 109818790 A CN109818790 A CN 109818790A CN 201910074132 A CN201910074132 A CN 201910074132A CN 109818790 A CN109818790 A CN 109818790A
- Authority
- CN
- China
- Prior art keywords
- chip
- fpga
- data
- module
- real time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000012360 testing method Methods 0.000 claims abstract description 63
- 238000004088 simulation Methods 0.000 claims abstract description 61
- 102100036915 Proteasomal ubiquitin receptor ADRM1 Human genes 0.000 claims abstract description 37
- XYDVHKCVOMGRSY-UHFFFAOYSA-N 4-(4-benzylphenyl)-1,3-thiazol-2-amine Chemical compound S1C(N)=NC(C=2C=CC(CC=3C=CC=CC=3)=CC=2)=C1 XYDVHKCVOMGRSY-UHFFFAOYSA-N 0.000 claims abstract description 36
- 230000006870 function Effects 0.000 claims abstract description 36
- 101000928034 Homo sapiens Proteasomal ubiquitin receptor ADRM1 Proteins 0.000 claims abstract description 35
- 230000003993 interaction Effects 0.000 claims abstract description 22
- 230000007474 system interaction Effects 0.000 claims abstract description 19
- 230000015654 memory Effects 0.000 claims description 75
- 238000012545 processing Methods 0.000 claims description 64
- 238000012544 monitoring process Methods 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 21
- 239000013307 optical fiber Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 230000006855 networking Effects 0.000 claims description 12
- 238000005070 sampling Methods 0.000 claims description 7
- 230000000007 visual effect Effects 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 6
- 238000013507 mapping Methods 0.000 claims description 6
- 238000009790 rate-determining step (RDS) Methods 0.000 claims description 6
- 230000002452 interceptive effect Effects 0.000 claims 2
- 238000013461 design Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供了一种硬件实时模拟多通路多种类通信协议芯片系统、方法及介质，包括：系统交互模块：完成与被测系统的连接，实时监控被测系统的控制指令；FPGA内部PL逻辑模块：完成协议芯片硬件加速；FPGA内部ARM1模块：实现多协议芯片功能；FPGA内部ARM0模块：实现与上位机交互，实现多协议芯片控制及数据交互；上位机软件平台模块：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。本发明的用户可根据不同芯片手册进行定制模拟，通过C代码完成芯片寄存器等信息的控制，通过系统软件平台完成定制更新，方便灵活。
Description
技术领域
本发明涉及芯片模拟技术领域，具体地，涉及硬件实时模拟多通路多种类通信协议芯片系统、方法及介质。
背景技术
现有方案中，多为单种类通信协议控制器，大多基于ARM或主机平台，无硬件支持，模拟结果与真实硬件平台结果相差较大，实时性及可靠性均相对较差，多为功能验证性质，而非真实模拟平台系统。
无硬件支持的芯片模拟多为上位机C程序编写，通过网络或其他接口与被测设备连接，并非真实硬件接入被测设备，模拟多为功能性验证，延迟较大，一般为毫秒级误差范围；
由硬件支持的芯片模拟系统可直接接入被测设备，可模拟真实情况下各种参数变化引起的传输情况，误差延迟<1us级别。
专利文献CN108156062A(申请号:201810198894.8)公开了一种兼容以太网和CANFD在内的多种通信协议的网关控制器，其中包括外部通信模块、交换机模块、诊断模块、模拟电子单元模块、网关模块以及控制配置界面/触摸屏模块。但该专利主要基于以太网及CAN模拟网关控制器，而非直接模拟通信协议芯片功能。
专利文献CN101674243A(申请号:200910189991.1)公开了一种基于模拟通信芯片技术的报文转发方法,解决提供一套完整的处理和转发逻辑,将不同类型报文进行统一处理的技术问题,采用的技术方案是,所述专利文献是在目标板上设置统一转发报文用的专用处理单元,借助CPU将通信芯片允许接收的报文类型和该类型报文相关的通讯协议存入以上专用处理单元配套的专用存储单元,借助配套处理软件调用与通信芯片相同的转发处理逻辑和配置对转发报文进行处理,处理后将报文由专用处理单元返回至通信芯片进行端口输出处理,最后通信芯片将报文转发出去。该专利文献主要模拟通信芯片的报文转发，而非直接模拟通信协议芯片功能。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种硬件实时模拟多通路多种类通信协议芯片系统、方法及介质。
根据本发明提供的一种硬件实时模拟多通路多种类通信协议芯片系统，包括：
系统交互模块：完成与被测系统的连接，实时监控被测系统的控制指令；
FPGA内部PL逻辑模块：完成协议芯片硬件加速；
FPGA内部ARM1模块：实现多协议芯片功能；
FPGA内部ARM0模块：实现与上位机交互，实现多协议芯片控制及数据交互；
上位机软件平台模块：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。
优选地，所述系统交互模块支持与传统LOCAL BUS总线标准进行交互，支持与千兆网络进行交互，支持与光纤、SRIO总线进行交互；
所述FPGA内部PL逻辑模块包括：
与被测系统交互硬件模块组：通过IP方式实现链路层到MAC层数据解析，完成与被测系统的数据交互；
并行可实时动态配置多SRAM/FIFO模块组：模拟协议芯片寄存器及数据缓存；
高速ACP DMA通道模块：当所模拟芯片有信息需通知FPGA内部ARM进行处理时，通过高速ACP DMA通道进行传输，直接映射FPGA内部ARM中内存；
中断控制模块组：完成与被测系统及与FPGA内部ARM的中断处理。
优选地，所述系统交互硬件模块组包括：
以太网MAC及PHY核模块：实现以太网链路层到MAC层数据解析；
光纤及SRIO接口的MAC及PHY核模块：实现SRIO链路层到MAC层数据解析；
LOCAL BUS总线滤波、采样、解析、传输核模块：实现传统并行总线数据解析；
所述并行可实时动态配置多SRAM/FIFO模块组包括：
空间分配模块：在硬件FPGA中开辟一块预设大小的空间BLOCK RAM作为多模拟芯片寄存器及FIFO存储器的存储空间；
模拟协议芯片寄存器模块：开辟预设数量的可动态配置并行SRAM存储器，统一由上位机进行配置、申请或销毁，各SRAM存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
模拟协议芯片数据空间模块：开辟预设数量的可动态配置并行FIFO存储器，统一由上位机进行配置、申请或销毁，各FIFO存储器经过环境缓存处理映射进BLOCK RAM中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
所述中断控制模块组：
与被测系统的中断处理模块：传统中断方式、SRIO的门铃中断方式、SRIO的消息中断方式、千兆网络的自定义协议帧方式；
与FPGA内部ARM1的中断处理模块：采用FIQ中断方式，确保所模拟芯片实时处理需求。
优选地，所述FPGA内部ARM1模块：
根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；
根据被测系统传输的数据，获取相应FIFO存储器的数据并传输至上位机；
根据上位机传输的控制芯片指令，修改相应寄存器的信息；
根据上位机传输的数据，填写相应FIFO存储器及对应寄存器的信息；
所述FPGA内部ARM1模块还包括：
ACP DMA通道监控模块：实时监控ACP DMA通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从FPGA内部P逻辑的预设数量的SRAM存储器或FIFO存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过FPGA内部ARM传输至上位机。
优选地，所述FPGA内部ARM0模块：
运行PETELINUX，通过网络与上位机进行交互，通过OCM与FPGA内部ARM进行交互，并可实时更新FPGA内部ARM中的C代码，以完成不同模拟协议芯片的定制功能；
所述上位机软件平台模块提供可视化模拟芯片定制，通过TCP/IP协议与FPGA进行数据交互及数据监控和控制。
根据本发明提供的一种硬件实时模拟多通路多种类通信协议芯片方法，包括：
系统交互步骤：完成与被测系统的连接，实时监控被测系统的控制指令；
FPGA内部PL逻辑步骤：完成协议芯片硬件加速；
FPGA内部ARM1步骤：实现多协议芯片功能；
FPGA内部ARM0步骤：实现与上位机交互，实现多协议芯片控制及数据交互；
上位机软件平台步骤：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。
优选地，所述系统交互步骤支持与传统LOCAL BUS总线标准进行交互，支持与千兆网络进行交互，支持与光纤、SRIO总线进行交互；
所述FPGA内部PL逻辑步骤包括：
与被测系统交互硬件步骤：通过IP方式实现链路层到MAC层数据解析，完成与被测系统的数据交互；
并行可实时动态配置多SRAM/FIFO步骤：模拟协议芯片寄存器及数据缓存；
高速ACP DMA通道步骤：当所模拟芯片有信息需通知FPGA内部ARM进行处理时，通过高速ACP DMA通道进行传输，直接映射FPGA内部ARM中内存；
中断控制步骤：完成与被测系统及与FPGA内部ARM的中断处理。
优选地，所述系统交互硬件步骤包括：
以太网MAC及PHY核步骤：实现以太网链路层到MAC层数据解析；
光纤及SRIO接口的MAC及PHY核步骤：实现SRIO链路层到MAC层数据解析；
LOCAL BUS总线滤波、采样、解析、传输核步骤：实现传统并行总线数据解析；
所述并行可实时动态配置多SRAM/FIFO步骤包括：
空间分配步骤：在硬件FPGA中开辟一块预设大小的空间BLOCK RAM作为多模拟芯片寄存器及FIFO存储器的存储空间；
模拟协议芯片寄存器步骤：开辟预设数量的可动态配置并行SRAM存储器，统一由上位机进行配置、申请或销毁，各SRAM存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
模拟协议芯片数据空间步骤：开辟预设数量的可动态配置并行FIFO存储器，统一由上位机进行配置、申请或销毁，各FIFO存储器经过环境缓存处理映射进BLOCK RAM中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
所述中断控制步骤：
与被测系统的中断处理步骤：传统中断方式、SRIO的门铃中断方式、SRIO的消息中断方式、千兆网络的自定义协议帧方式；
与FPGA内部ARM1的中断处理步骤：采用FIQ中断方式，确保所模拟芯片实时处理需求。
优选地，所述FPGA内部ARM1步骤：
根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；
根据被测系统传输的数据，获取相应FIFO存储器的数据并传输至上位机；
根据上位机传输的控制芯片指令，修改相应寄存器的信息；
根据上位机传输的数据，填写相应FIFO存储器及对应寄存器的信息；
所述FPGA内部ARM1步骤还包括：
ACP DMA通道监控步骤：实时监控ACP DMA通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从FPGA内部P逻辑的预设数量的SRAM存储器或FIFO存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过FPGA内部ARM传输至上位机。
所述FPGA内部ARM0步骤：
运行PETELINUX，通过网络与上位机进行交互，通过OCM与FPGA内部ARM进行交互，并可实时更新FPGA内部ARM中的C代码，以完成不同模拟协议芯片的定制功能；
所述上位机软件平台步骤提供可视化模拟芯片定制，通过TCP/IP协议与FPGA进行数据交互及数据监控和控制。
根据本发明提供地一种存储有计算机程序的计算机可读存储介质，其特征在于，所述计算机程序被处理器执行时实现上述中任一项所述的硬件实时模拟多通路多种类通信协议芯片方法的步骤。
与现有技术相比，本发明具有如下的有益效果：
1、本发明模拟度高，可并行处理，与真实硬件芯片特性一致；
2、本发明支持多平台设计(DPS平台/ARM平台/PPC平台)，加快了软件人员开发进度，快速定位软件BUG，可直接提高工作效率及经济效益；
3、本发明能够集成多种非标准设备功能；
4、本发明地用户可根据不同芯片手册进行定制模拟，通过C代码完成芯片寄存器等信息的控制，通过系统软件平台完成定制更新，方便灵活；
5、本发明采用ACP DMA通道技术，高速完成FPGA与内部ARM数据交互，采用250MHz、64bits、burst＝16的DMA方式，每包数据延迟<100ns，数据吞吐量达到1200MB/s，对于实时性要求极高的芯片也能进行模拟。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明提供的硬件实时模拟多通路多种类通信协议芯片系统、方法及介质的硬件实时模拟多通路多种类通信协议芯片系统结构示意图。
图2为本发明提供的硬件实时模拟多通路多种类通信协议芯片系统、方法及介质的FPGA ARM及其相应外设构成示意图。
图3为本发明提供的硬件实时模拟多通路多种类通信协议芯片系统、方法及介质的通信协议芯片模拟流程示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
根据本发明提供的一种硬件实时模拟多通路多种类通信协议芯片系统，包括：
系统交互模块：完成与被测系统的连接，实时监控被测系统的控制指令；
FPGA内部PL逻辑模块：完成协议芯片硬件加速；
FPGA内部ARM1模块：实现多协议芯片功能；
FPGA内部ARM0模块：实现与上位机交互，实现多协议芯片控制及数据交互；
上位机软件平台模块：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。
具体地，所述系统交互模块支持与传统LOCAL BUS总线标准进行交互，支持与千兆网络进行交互，支持与光纤、SRIO总线进行交互；
所述FPGA内部PL逻辑模块包括：
与被测系统交互硬件模块组：通过IP方式实现链路层到MAC层数据解析，完成与被测系统的数据交互；
并行可实时动态配置多SRAM/FIFO模块组：模拟协议芯片寄存器及数据缓存；
高速ACP DMA通道模块：当所模拟芯片有信息需通知FPGA内部ARM进行处理时，通过高速ACP DMA通道进行传输，直接映射FPGA内部ARM中内存；
中断控制模块组：完成与被测系统及与FPGA内部ARM的中断处理。
具体地，所述系统交互硬件模块组包括：
以太网MAC及PHY核模块：实现以太网链路层到MAC层数据解析；
光纤及SRIO接口的MAC及PHY核模块：实现SRIO链路层到MAC层数据解析；
LOCAL BUS总线滤波、采样、解析、传输核模块：实现传统并行总线数据解析；
所述并行可实时动态配置多SRAM/FIFO模块组包括：
空间分配模块：在硬件FPGA中开辟一块预设大小的空间BLOCK RAM作为多模拟芯片寄存器及FIFO存储器的存储空间；
模拟协议芯片寄存器模块：开辟预设数量的可动态配置并行SRAM存储器，统一由上位机进行配置、申请或销毁，各SRAM存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
模拟协议芯片数据空间模块：开辟预设数量的可动态配置并行FIFO存储器，统一由上位机进行配置、申请或销毁，各FIFO存储器经过环境缓存处理映射进BLOCK RAM中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
所述中断控制模块组：
与被测系统的中断处理模块：传统中断方式、SRIO的门铃中断方式、SRIO的消息中断方式、千兆网络的自定义协议帧方式；
与FPGA内部ARM1的中断处理模块：采用FIQ中断方式，确保所模拟芯片实时处理需求。
具体地，所述FPGA内部ARM1模块：
根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；
根据被测系统传输的数据，获取相应FIFO存储器的数据并传输至上位机；
根据上位机传输的控制芯片指令，修改相应寄存器的信息；
根据上位机传输的数据，填写相应FIFO存储器及对应寄存器的信息；
所述FPGA内部ARM1模块还包括：
ACP DMA通道监控模块：实时监控ACP DMA通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从FPGA内部P逻辑的预设数量的SRAM存储器或FIFO存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过FPGA内部ARM传输至上位机。
具体地，所述FPGA内部ARM0模块：
运行PETELINUX，通过网络与上位机进行交互，通过OCM与FPGA内部ARM进行交互，并可实时更新FPGA内部ARM中的C代码，以完成不同模拟协议芯片的定制功能；
所述上位机软件平台模块提供可视化模拟芯片定制，通过TCP/IP协议与FPGA进行数据交互及数据监控和控制。
本发明提供的硬件实时模拟多通路多种类通信协议芯片系统，可以通过本发明给的硬件实时模拟多通路多种类通信协议芯片方法的步骤流程实现。本领域技术人员可以将所述硬件实时模拟多通路多种类通信协议芯片方法，理解为所述硬件实时模拟多通路多种类通信协议芯片系统的一个优选例。
根据本发明提供的一种硬件实时模拟多通路多种类通信协议芯片方法，包括：
系统交互步骤：完成与被测系统的连接，实时监控被测系统的控制指令；
FPGA内部PL逻辑步骤：完成协议芯片硬件加速；
FPGA内部ARM1步骤：实现多协议芯片功能；
FPGA内部ARM0步骤：实现与上位机交互，实现多协议芯片控制及数据交互；
上位机软件平台步骤：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。
具体地，所述系统交互步骤支持与传统LOCAL BUS总线标准进行交互，支持与千兆网络进行交互，支持与光纤、SRIO总线进行交互；
所述FPGA内部PL逻辑步骤包括：
与被测系统交互硬件步骤：通过IP方式实现链路层到MAC层数据解析，完成与被测系统的数据交互；
并行可实时动态配置多SRAM/FIFO步骤：模拟协议芯片寄存器及数据缓存；
高速ACP DMA通道步骤：当所模拟芯片有信息需通知FPGA内部ARM进行处理时，通过高速ACP DMA通道进行传输，直接映射FPGA内部ARM中内存；
中断控制步骤：完成与被测系统及与FPGA内部ARM的中断处理。
具体地，所述系统交互硬件步骤包括：
以太网MAC及PHY核步骤：实现以太网链路层到MAC层数据解析；
光纤及SRIO接口的MAC及PHY核步骤：实现SRIO链路层到MAC层数据解析；
LOCAL BUS总线滤波、采样、解析、传输核步骤：实现传统并行总线数据解析；
所述并行可实时动态配置多SRAM/FIFO步骤包括：
空间分配步骤：在硬件FPGA中开辟一块预设大小的空间BLOCK RAM作为多模拟芯片寄存器及FIFO存储器的存储空间；
模拟协议芯片寄存器步骤：开辟预设数量的可动态配置并行SRAM存储器，统一由上位机进行配置、申请或销毁，各SRAM存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
模拟协议芯片数据空间步骤：开辟预设数量的可动态配置并行FIFO存储器，统一由上位机进行配置、申请或销毁，各FIFO存储器经过环境缓存处理映射进BLOCK RAM中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
所述中断控制步骤：
与被测系统的中断处理步骤：传统中断方式、SRIO的门铃中断方式、SRIO的消息中断方式、千兆网络的自定义协议帧方式；
与FPGA内部ARM1的中断处理步骤：采用FIQ中断方式，确保所模拟芯片实时处理需求。
具体地，所述FPGA内部ARM1步骤：
根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；
根据被测系统传输的数据，获取相应FIFO存储器的数据并传输至上位机；
根据上位机传输的控制芯片指令，修改相应寄存器的信息；
根据上位机传输的数据，填写相应FIFO存储器及对应寄存器的信息；
所述FPGA内部ARM1步骤还包括：
ACP DMA通道监控步骤：实时监控ACP DMA通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从FPGA内部P逻辑的预设数量的SRAM存储器或FIFO存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过FPGA内部ARM传输至上位机。
所述FPGA内部ARM0步骤：
运行PETELINUX，通过网络与上位机进行交互，通过OCM与FPGA内部ARM进行交互，并可实时更新FPGA内部ARM中的C代码，以完成不同模拟协议芯片的定制功能；
所述上位机软件平台步骤提供可视化模拟芯片定制，通过TCP/IP协议与FPGA进行数据交互及数据监控和控制。
根据本发明提供地一种存储有计算机程序的计算机可读存储介质，其特征在于，所述计算机程序被处理器执行时实现上述中任一项所述的硬件实时模拟多通路多种类通信协议芯片方法的步骤。
下面通过优选例，对本发明进行更为具体地说明。
优选例1：
本发明于XILINX ZYNQ的FGPA平台，最多可同时模拟128个不同协议芯片，实现用户定制的非标准设备的功能；包含以下模块：
1.与被测系统的交互：被测系统支持DSP平台、ARM平台、PPC平台、FPGA平台、主机平台：
目的：实时监控被测系统的控制指令
1.1.支持传统LOCAL BUS总线标准进行交互
1.2.支持千兆网络进行交互
1.3.支持光纤、SRIO总线进行交互
2.FPGA内部PL逻辑完成协议芯片硬件加速
2.1.与被测系统交互硬件模块组:(通过IP方式实现链路层到MAC层数据解析)
包含以太网MAC及PHY核：实现以太网链路层到MAC层数据解析
包含光纤及SRIO接口的MAC几及PHY核：实现SRIO链路层到MAC层数据解析包含LOCAL BUS总线滤波、采样、解析、传输核：实现传统并行总线数据解析
2.2.并行可实时动态配置多SRAM/FIFO模块组(模拟协议芯片寄存器及数据缓存)
硬件FPGA中开辟一块2MB空间BLOCK RAM作为多模拟芯片寄存器及FIFO的存储空间；
开辟128个可动态配置并行SRAM功能(模拟协议芯片寄存器)，统一由上位机软件进行配置、申请或销毁，各SRAM根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个模块优先级相同时，采用时分方式进行操作；
开辟128个可动态配置并行FIFO功能(模拟协议芯片数据空间)，统一由上位机软件进行配置、申请或销毁，各FIFO功能经过环境缓存处理映射进BLOCK RAM中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个模块优先级相同时，采用时分方式进行操作；
2.3.与FPGA内部ARM1通信高速ACP DMA通道，实时内存一致性处理
当所模拟芯片有重要信息需及时通知FPGA ARM1进行处理时，通过ACP DMA通道进行传输，此方式直接映射ARM1核中内存，采用250MHz、64bits、burst＝16的DMA方式，每包数据延迟<100ns；
2.4.中断控制模块组，完成与被测系统及FPGA内部ARM的中断处理
与被测系统的中断处理：传统中断方式、SRIO的门铃中断方式、SRIO的消息中断方式、千兆网络的自定义协议帧方式；
与FPGA ARM1的中断处理：采用FIQ中断方式，确保所模拟芯片实时处理需求；
步骤：通过2.1描述完成与被测设备的数据交互，根据2.2描述可动态配置的SRAM/FIFO属性，将优先级较低数据存入SRAM/FIFO中，对优先级较高的数据通过2.3的ACP DMA通道或2.4描述的FPGA ARM1中断处理通知FPGA内部ARM1程序，ARM1获取SRAM/FIFO数据，并完成相关处理后，产生2.4描述中与被测系统的中断模块通知被测系统。
3.FPGA内部ARM1程序，实现多协议芯片功能实现：
3.1实时监控ACP DMA通道内存映射数据，根据接收数据中的控制字段，转入128个模拟协议芯片处理的子函数中，从FPGA PL的128个SRAM/FIFO中获取寄存器信息及数据帧(SRAM/FIFO中寄存器信息及数据帧由步骤2完成录入)，完成相应协议芯片的处理(需模拟各协议芯片处理方式不同，需参考芯片手册，包括：对寄存器控制、中断控制、收发数据控制、模式控制)，将处理后数据通过FPGA ARM0传回上位机应用程序。
3.2通信协议芯片C代码模拟实现流程：
被测系统发出控制芯片指令->监控相应寄存器信息并修改相应寄存器信息(如需产生中断则通知中断控制模块组)
被测系统发送数据到控制芯片->获取相应FIFO数据并传输PC软件端(如需应答或中断则转入相应处理模块组)
PC软件端发送控制芯片指令->修改相应寄存器信息(如需产生中断则通知中断控制模块组)
PC软件端发送数据到控制芯片->填写相应FIFO及对应寄存器信息(如需应答或中断则转入相应处理模块组)
此流程为真正模拟通信协议芯片的核心，章节1、2、4、5均是为此流程进行服务，其中章节1/2完成硬件链路分析及加速、章节4/5完成与上位机的交互，此章节才是真正芯片模拟的C代码实现方法，用户根据不同芯片的寄存器定义在此处进行相应操作，以完成模拟芯片的功能。
此处C代码可直接访问2.2中的模拟协议芯片寄存器及FIFO，并进行修改，例如模拟CAN芯片(SJA1000)，需要在2.2中开辟出一组寄存器，当被测目标发出“清中断”这条指令后，此处C代码操作2.2中中断状态寄存器，以完成模拟清中断流程
4、FPGA内部ARM0运行PETALINUX，实现与主机软件交互，多协议芯片控制、数据交互：
运行PETELINUX，通过千兆网络与上位机进行交互，通过OCM与FPGA ARM1进行交互，并可实时更新ARM1中的C代码，以完成不同模拟协议芯片的定制功能。
步骤：上位机软件打开后，通过千兆网络与FPGA板卡ARM0中PETALINUX系统进行通信，传入ARM1中需模拟芯片的C代码，启动ARM1完成模拟芯片的功能。
5、主机软件平台：多协议芯片功能定制、模拟芯片实时数据监控及控制
5.1.提供可视化模拟芯片定制，通过TCP/IP协议与FPGA进行数据交互及数据监控和控制。
5.2.指令数据库：监控及更新指令
5.3.帧数据数据库：监控及更新模拟帧数据
5.4.控制模块：控制整个系统运行状态
5.5.更新模块：实施更新模拟系统
注：所有模拟芯片定制工作由主机软件完成，通过可视化模块组件快速定制不同芯片的寄存器、中断、收发数据控制等定义，软件工程师按照协议芯片手册的操作流程最终生成模拟C代码传入FPGA内部ARM1模块，并运行。
系统整体步骤：通过上述模块5由软件开发人员进行模拟芯片功能定制，通过模块4启动模拟功能，模块1完成与被测设备的物理连接，通过步骤2完成与被测设备间数据解析，通过模块3最终实现芯片模拟功能。
实施举例1：多SJA1000芯片的模拟实现，SJA1000芯片是CAN协议的收发芯片，通过本设计，可实现最多128颗芯片的同时模拟，被测系统通过传统LOCAL BUS总线向本系统发送及接收SJA1000数据及控制；本系统实时模拟，完成128颗SJA1000芯片的功能。
实施举例2：多1553芯片的模拟实现，BU61580芯片是1553协议的收发芯片，通过本设计，可实现最多128颗芯片的同时模拟，被测系统通过传统LOCAL BUS总线向本系统发送及接收1553数据及控制；本系统实时模拟，完成所有BC、RT、BM功能。
实施举例3：自定义SPACEWIRE协议芯片的模拟，SPACEWIRE协议为航空航天专用信号传输协议，本设计按照客户自定义协议控制参数进行模拟仿真通过。
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统、装置及其各个模块以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统、装置及其各个模块以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同程序。所以，本发明提供的系统、装置及其各个模块可以被认为是一种硬件部件，而对其内包括的用于实现各种程序的模块也可以视为硬件部件内的结构；也可以将用于实现各种功能的模块视为既可以是实现方法的软件程序又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种硬件实时模拟多通路多种类通信协议芯片系统，其特征在于，包括：
系统交互模块：完成与被测系统的连接，实时监控被测系统的控制指令；
FPGA内部PL逻辑模块：完成协议芯片硬件加速；
FPGA内部ARM1模块：实现多协议芯片功能；
FPGA内部ARM0模块：实现与上位机交互，实现多协议芯片控制及数据交互；
上位机软件平台模块：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。
2.根据权利要求1所述的硬件实时模拟多通路多种类通信协议芯片系统，其特征在于，所述系统交互模块支持与传统LOCAL BUS总线标准进行交互，支持与千兆网络进行交互，支持与光纤、SRIO总线进行交互；
所述FPGA内部PL逻辑模块包括：
与被测系统交互硬件模块组：通过IP方式实现链路层到MAC层数据解析，完成与被测系统的数据交互；
并行可实时动态配置多SRAM/FIFO模块组：模拟协议芯片寄存器及数据缓存；
高速ACP DMA通道模块：当所模拟芯片有信息需通知FPGA内部ARM进行处理时，通过高速ACP DMA通道进行传输，直接映射FPGA内部ARM中内存；
中断控制模块组：完成与被测系统及与FPGA内部ARM的中断处理。
3.根据权利要求2所述的硬件实时模拟多通路多种类通信协议芯片系统，其特征在于，所述系统交互硬件模块组包括：
以太网MAC及PHY核模块：实现以太网链路层到MAC层数据解析；
光纤及SRIO接口的MAC及PHY核模块：实现SRIO链路层到MAC层数据解析；
LOCAL BUS总线滤波、采样、解析、传输核模块：实现传统并行总线数据解析；
所述并行可实时动态配置多SRAM/FIFO模块组包括：
空间分配模块：在硬件FPGA中开辟一块预设大小的空间BLOCK RAM作为多模拟芯片寄存器及FIFO存储器的存储空间；
模拟协议芯片寄存器模块：开辟预设数量的可动态配置并行SRAM存储器，统一由上位机进行配置、申请或销毁，各SRAM存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
模拟协议芯片数据空间模块：开辟预设数量的可动态配置并行FIFO存储器，统一由上位机进行配置、申请或销毁，各FIFO存储器经过环境缓存处理映射进BLOCK RAM中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
所述中断控制模块组：
与被测系统的中断处理模块：传统中断方式、SRIO的门铃中断方式、SRIO的消息中断方式、千兆网络的自定义协议帧方式；
与FPGA内部ARM1的中断处理模块：采用FIQ中断方式，确保所模拟芯片实时处理需求。
4.根据权利要求3所述的硬件实时模拟多通路多种类通信协议芯片系统，其特征在于，所述FPGA内部ARM1模块：
根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；
根据被测系统传输的数据，获取相应FIFO存储器的数据并传输至上位机；
根据上位机传输的控制芯片指令，修改相应寄存器的信息；
根据上位机传输的数据，填写相应FIFO存储器及对应寄存器的信息；
所述FPGA内部ARM1模块还包括：
ACP DMA通道监控模块：实时监控ACP DMA通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从FPGA内部P逻辑的预设数量的SRAM存储器或FIFO存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过FPGA内部ARM传输至上位机。
5.根据权利要求4所述的硬件实时模拟多通路多种类通信协议芯片系统，其特征在于，所述FPGA内部ARM0模块：
运行PETELINUX，通过网络与上位机进行交互，通过OCM与FPGA内部ARM进行交互，并可实时更新FPGA内部ARM中的C代码，以完成不同模拟协议芯片的定制功能；
所述上位机软件平台模块提供可视化模拟芯片定制，通过TCP/IP协议与FPGA进行数据交互及数据监控和控制。
6.一种硬件实时模拟多通路多种类通信协议芯片方法，其特征在于，包括：
系统交互步骤：完成与被测系统的连接，实时监控被测系统的控制指令；
FPGA内部PL逻辑步骤：完成协议芯片硬件加速；
FPGA内部ARM1步骤：实现多协议芯片功能；
FPGA内部ARM0步骤：实现与上位机交互，实现多协议芯片控制及数据交互；
上位机软件平台步骤：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。
7.根据权利要求6所述的硬件实时模拟多通路多种类通信协议芯片方法，其特征在于，所述系统交互步骤支持与传统LOCAL BUS总线标准进行交互，支持与千兆网络进行交互，支持与光纤、SRIO总线进行交互；
所述FPGA内部PL逻辑步骤包括：
与被测系统交互硬件步骤：通过IP方式实现链路层到MAC层数据解析，完成与被测系统的数据交互；
并行可实时动态配置多SRAM/FIFO步骤：模拟协议芯片寄存器及数据缓存；
高速ACP DMA通道步骤：当所模拟芯片有信息需通知FPGA内部ARM进行处理时，通过高速ACP DMA通道进行传输，直接映射FPGA内部ARM中内存；
中断控制步骤：完成与被测系统及与FPGA内部ARM的中断处理。
8.根据权利要求7所述的硬件实时模拟多通路多种类通信协议芯片方法，其特征在于，所述系统交互硬件步骤包括：
以太网MAC及PHY核步骤：实现以太网链路层到MAC层数据解析；
光纤及SRIO接口的MAC及PHY核步骤：实现SRIO链路层到MAC层数据解析；
LOCAL BUS总线滤波、采样、解析、传输核步骤：实现传统并行总线数据解析；
所述并行可实时动态配置多SRAM/FIFO步骤包括：
空间分配步骤：在硬件FPGA中开辟一块预设大小的空间BLOCK RAM作为多模拟芯片寄存器及FIFO存储器的存储空间；
模拟协议芯片寄存器步骤：开辟预设数量的可动态配置并行SRAM存储器，统一由上位机进行配置、申请或销毁，各SRAM存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
模拟协议芯片数据空间步骤：开辟预设数量的可动态配置并行FIFO存储器，统一由上位机进行配置、申请或销毁，各FIFO存储器经过环境缓存处理映射进BLOCK RAM中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作BLOCK RAM，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；
所述中断控制步骤：
与被测系统的中断处理步骤：传统中断方式、SRIO的门铃中断方式、SRIO的消息中断方式、千兆网络的自定义协议帧方式；
与FPGA内部ARM1的中断处理步骤：采用FIQ中断方式，确保所模拟芯片实时处理需求。
9.根据权利要求8所述的硬件实时模拟多通路多种类通信协议芯片方法，其特征在于，所述FPGA内部ARM1步骤：
根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；
根据被测系统传输的数据，获取相应FIFO存储器的数据并传输至上位机；
根据上位机传输的控制芯片指令，修改相应寄存器的信息；
根据上位机传输的数据，填写相应FIFO存储器及对应寄存器的信息；
所述FPGA内部ARM1步骤还包括：
ACP DMA通道监控步骤：实时监控ACP DMA通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从FPGA内部P逻辑的预设数量的SRAM存储器或FIFO存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过FPGA内部ARM传输至上位机。
所述FPGA内部ARM0步骤：
运行PETELINUX，通过网络与上位机进行交互，通过OCM与FPGA内部ARM进行交互，并可实时更新FPGA内部ARM中的C代码，以完成不同模拟协议芯片的定制功能；
所述上位机软件平台步骤提供可视化模拟芯片定制，通过TCP/IP协议与FPGA进行数据交互及数据监控和控制。
10.一种存储有计算机程序的计算机可读存储介质，其特征在于，所述计算机程序被处理器执行时实现权利要求6至9中任一项所述的硬件实时模拟多通路多种类通信协议芯片方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910074132.1A CN109818790B (zh) | 2019-01-25 | 2019-01-25 | 硬件实时模拟多通路多种类通信协议芯片系统、方法及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910074132.1A CN109818790B (zh) | 2019-01-25 | 2019-01-25 | 硬件实时模拟多通路多种类通信协议芯片系统、方法及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109818790A true CN109818790A (zh) | 2019-05-28 |
| CN109818790B CN109818790B (zh) | 2021-10-08 |
Family
ID=66604947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910074132.1A Active CN109818790B (zh) | 2019-01-25 | 2019-01-25 | 硬件实时模拟多通路多种类通信协议芯片系统、方法及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109818790B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110377554A (zh) * | 2019-07-27 | 2019-10-25 | 北京永佳消防技术有限公司 | 一种基于串行通信的多协议数据集成通信装置及方法 |
| CN110532205A (zh) * | 2019-07-17 | 2019-12-03 | 浙江大华技术股份有限公司 | 数据传输方法、装置、计算机设备和计算机可读存储介质 |
| CN110971542A (zh) * | 2019-11-22 | 2020-04-07 | 成都凯天电子股份有限公司 | 基于fpga的srio数据传输系统 |
| CN111064545A (zh) * | 2019-12-02 | 2020-04-24 | 西安电子科技大学 | 基于fpga实现具有spw接口的专网地检装置及方法 |
| CN111209154A (zh) * | 2020-01-02 | 2020-05-29 | 上海航天计算机技术研究所 | 虚拟1553b总线设备的实现方法 |
| CN113138795A (zh) * | 2021-05-11 | 2021-07-20 | 四川创智联恒科技有限公司 | 一种基于sdr的可配置协议通信系统 |
| CN113890782A (zh) * | 2021-09-24 | 2022-01-04 | 哈尔滨工程大学 | 软件无线电平台、用于任务程序加载的方法及装置 |
| CN113971148A (zh) * | 2021-06-04 | 2022-01-25 | 北京中航双兴科技有限公司 | 基于linux实时操作系统的PCIE实时网卡数据传输方法及装置 |
| CN114019230A (zh) * | 2021-11-03 | 2022-02-08 | 武汉盛帆电子股份有限公司 | 一种智能电能表设计方法及系统 |
| CN114465841A (zh) * | 2022-01-26 | 2022-05-10 | 西安凯锐测控科技有限公司 | 一种智能化全功能的1553b总线模块 |
| CN115098420A (zh) * | 2022-06-21 | 2022-09-23 | 枣庄学院 | 一种基于fpga的1553b总线协议的多功能接口系统 |
| CN115174707A (zh) * | 2022-09-09 | 2022-10-11 | 井芯微电子技术(天津)有限公司 | 一种支持多协议dma引擎的方法、系统及电子设备 |
| CN115484130A (zh) * | 2022-08-31 | 2022-12-16 | 江苏奥立信数字科技有限公司 | 物联网网关以及用于该物联网网关的空压在线存储系统 |
| CN115639461A (zh) * | 2022-12-23 | 2023-01-24 | 长沙驰芯半导体科技有限公司 | 一种基于双处理器的超宽带芯片原型验证平台 |
| CN115842871A (zh) * | 2023-02-15 | 2023-03-24 | 四川华鲲振宇智能科技有限责任公司 | 一种基于多型phy芯片的网口通信桥接及管理的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090259783A1 (en) * | 2004-07-08 | 2009-10-15 | Doron Solomon | Low-power reconfigurable architecture for simultaneous implementation of distinct communication standards |
| US8041553B1 (en) * | 2008-02-29 | 2011-10-18 | Xilinx, Inc. | Generic software simulation interface for integrated circuits |
| CN105741879A (zh) * | 2014-12-12 | 2016-07-06 | 国家电网公司 | 一种模拟智能电能表存储器测试板系统及其测试方法 |
| CN205486304U (zh) * | 2016-03-04 | 2016-08-17 | 北京理工大学 | 低功耗便携式实时图像目标检测与跟踪装置 |
| CN106484581A (zh) * | 2016-10-25 | 2017-03-08 | 哈尔滨工业大学 | 空间辐射环境下可编程soc器件单粒子翻转检测系统及方法 |
| CN108107827A (zh) * | 2017-12-13 | 2018-06-01 | 天津津航计算技术研究所 | 一种基于zynq平台软核的srio控制方法 |
| CN109031131A (zh) * | 2018-05-25 | 2018-12-18 | 山东大学 | 电池测试与模拟仪器的异构多核实时主机系统及方法 |
-
2019
- 2019-01-25 CN CN201910074132.1A patent/CN109818790B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090259783A1 (en) * | 2004-07-08 | 2009-10-15 | Doron Solomon | Low-power reconfigurable architecture for simultaneous implementation of distinct communication standards |
| US8041553B1 (en) * | 2008-02-29 | 2011-10-18 | Xilinx, Inc. | Generic software simulation interface for integrated circuits |
| CN105741879A (zh) * | 2014-12-12 | 2016-07-06 | 国家电网公司 | 一种模拟智能电能表存储器测试板系统及其测试方法 |
| CN205486304U (zh) * | 2016-03-04 | 2016-08-17 | 北京理工大学 | 低功耗便携式实时图像目标检测与跟踪装置 |
| CN106484581A (zh) * | 2016-10-25 | 2017-03-08 | 哈尔滨工业大学 | 空间辐射环境下可编程soc器件单粒子翻转检测系统及方法 |
| CN108107827A (zh) * | 2017-12-13 | 2018-06-01 | 天津津航计算技术研究所 | 一种基于zynq平台软核的srio控制方法 |
| CN109031131A (zh) * | 2018-05-25 | 2018-12-18 | 山东大学 | 电池测试与模拟仪器的异构多核实时主机系统及方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110532205A (zh) * | 2019-07-17 | 2019-12-03 | 浙江大华技术股份有限公司 | 数据传输方法、装置、计算机设备和计算机可读存储介质 |
| CN110377554A (zh) * | 2019-07-27 | 2019-10-25 | 北京永佳消防技术有限公司 | 一种基于串行通信的多协议数据集成通信装置及方法 |
| CN110377554B (zh) * | 2019-07-27 | 2021-02-02 | 北京永佳消防技术有限公司 | 一种基于串行通信的多协议数据集成通信装置及方法 |
| CN110971542A (zh) * | 2019-11-22 | 2020-04-07 | 成都凯天电子股份有限公司 | 基于fpga的srio数据传输系统 |
| CN110971542B (zh) * | 2019-11-22 | 2022-11-25 | 成都凯天电子股份有限公司 | 基于fpga的srio数据传输系统 |
| CN111064545A (zh) * | 2019-12-02 | 2020-04-24 | 西安电子科技大学 | 基于fpga实现具有spw接口的专网地检装置及方法 |
| CN111209154A (zh) * | 2020-01-02 | 2020-05-29 | 上海航天计算机技术研究所 | 虚拟1553b总线设备的实现方法 |
| CN111209154B (zh) * | 2020-01-02 | 2023-08-29 | 上海航天计算机技术研究所 | 虚拟1553b总线设备的实现方法 |
| CN113138795A (zh) * | 2021-05-11 | 2021-07-20 | 四川创智联恒科技有限公司 | 一种基于sdr的可配置协议通信系统 |
| CN113138795B (zh) * | 2021-05-11 | 2023-04-07 | 四川创智联恒科技有限公司 | 一种基于sdr的可配置协议通信系统 |
| CN113971148A (zh) * | 2021-06-04 | 2022-01-25 | 北京中航双兴科技有限公司 | 基于linux实时操作系统的PCIE实时网卡数据传输方法及装置 |
| CN113890782A (zh) * | 2021-09-24 | 2022-01-04 | 哈尔滨工程大学 | 软件无线电平台、用于任务程序加载的方法及装置 |
| CN113890782B (zh) * | 2021-09-24 | 2023-06-06 | 哈尔滨工程大学 | 软件无线电平台、用于任务程序加载的方法及装置 |
| CN114019230A (zh) * | 2021-11-03 | 2022-02-08 | 武汉盛帆电子股份有限公司 | 一种智能电能表设计方法及系统 |
| CN114465841A (zh) * | 2022-01-26 | 2022-05-10 | 西安凯锐测控科技有限公司 | 一种智能化全功能的1553b总线模块 |
| CN115098420A (zh) * | 2022-06-21 | 2022-09-23 | 枣庄学院 | 一种基于fpga的1553b总线协议的多功能接口系统 |
| CN115484130A (zh) * | 2022-08-31 | 2022-12-16 | 江苏奥立信数字科技有限公司 | 物联网网关以及用于该物联网网关的空压在线存储系统 |
| CN115484130B (zh) * | 2022-08-31 | 2023-11-03 | 江苏奥立信数字科技有限公司 | 物联网网关以及用于该物联网网关的空压在线存储系统 |
| CN115174707A (zh) * | 2022-09-09 | 2022-10-11 | 井芯微电子技术(天津)有限公司 | 一种支持多协议dma引擎的方法、系统及电子设备 |
| CN115639461A (zh) * | 2022-12-23 | 2023-01-24 | 长沙驰芯半导体科技有限公司 | 一种基于双处理器的超宽带芯片原型验证平台 |
| CN115842871A (zh) * | 2023-02-15 | 2023-03-24 | 四川华鲲振宇智能科技有限责任公司 | 一种基于多型phy芯片的网口通信桥接及管理的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109818790B (zh) | 2021-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109818790A (zh) | 硬件实时模拟多通路多种类通信协议芯片系统、方法及介质 | |
| CN106612141B (zh) | 一种光纤通道协议通用仿真测试卡及其数据交互方法 | |
| CN103684893B (zh) | 一种网络仿真分析设备及方法 | |
| CN103117900B (zh) | 一种可配置式工业以太网数据解析系统及解析方法 | |
| CN108540538A (zh) | 一种基于sdn的云雾结合物联网应用构建系统 | |
| CN108540307A (zh) | 基于sdn的软硬件混合虚拟网络定制系统 | |
| CN108123894B (zh) | 一种基于Intel万兆网卡实现采样数据流低延迟传输的方法 | |
| CN101174283A (zh) | 一种基于网络的软硬件协同仿真平台 | |
| CN103514119B (zh) | 将多功能设备以usb组合设备呈现给主机的方法、装置及应用 | |
| CN111385292B (zh) | 一种基于描述子的协议报文和数据的交互方法及系统 | |
| CN102546301B (zh) | 一种数字信号逻辑分析系统 | |
| CN106411637A (zh) | 物联网设备场景测试方法 | |
| CN114818599A (zh) | 芯片仿真验证系统 | |
| CN109194491A (zh) | 一种密码评测试验系统及密码评测试验方法 | |
| CN106130897B (zh) | 基于路由模拟的性能优化方法 | |
| CN110138617A (zh) | 数据传输质量测试方法、系统、电子设备及存储介质 | |
| CN110048904A (zh) | 一种针对5g核心网中用户平面功能网元的测试系统和方法 | |
| CN109587014A (zh) | Srio实时在线模拟仿真验证方法、系统及介质 | |
| CN113028603A (zh) | 一种应用于中央空调系统的设备监测系统 | |
| CN107483284A (zh) | 网络设备的测试方法及装置 | |
| CN104486151A (zh) | 接入终端产品生产测试方法及装置 | |
| CN116821001A (zh) | 输入输出子系统的验证方法、装置、电子设备及介质 | |
| CN106708764A (zh) | 一种机载航电系统通用io处理系统 | |
| CN109656622A (zh) | 一种实现通信设备自动化测试中网络测试仪的封装方法 | |
| CN112235316A (zh) | 一种仪器集成的数据通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Block 22301-985, Building 14, No. 498 Guo Shoujing Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, March 2012 Patentee after: Shanghai Chuangjing Information Technology Co.,Ltd. Country or region after: China Address before: 200135 block 22301-985, building 14, No. 498, GuoShouJing Road, pilot Free Trade Zone, Pudong New Area, Shanghai Patentee before: VISION MICROSYSTEMS (SHANGHAI) Co.,Ltd. Country or region before: China |