CN109800202B - 一种基于pcie的数据传输系统、方法及装置 - Google Patents
一种基于pcie的数据传输系统、方法及装置 Download PDFInfo
- Publication number
- CN109800202B CN109800202B CN201910042622.3A CN201910042622A CN109800202B CN 109800202 B CN109800202 B CN 109800202B CN 201910042622 A CN201910042622 A CN 201910042622A CN 109800202 B CN109800202 B CN 109800202B
- Authority
- CN
- China
- Prior art keywords
- data
- module
- instruction
- pcie
- txs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 title description 2
- 230000000977 initiatory effect Effects 0.000 claims abstract description 51
- 239000003999 initiator Substances 0.000 claims description 22
- 238000004806 packaging method and process Methods 0.000 claims description 9
- 230000001133 acceleration Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 238000012856 packing Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000012546 transfer Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本申请公开了一种基于PCIE的数据传输系统，在数据访问发起端发送指令后，由FPGA加速卡中的DMA模块通过数据访问发起端配置的寄存器传输第一数据量，由FPGA加速卡中的TXS模块传输第二数据量，此后，经DMA模块或TXS模块传输的第一数据量和第二数据量通过PCIE接口发送。其中，第一数据量大于阈值，第二数据量小于阈值。因此，对于大于阈值的大数据量可以采用DMA模块进行传输，对于不大于阈值的小数据量的数据可以采用TXS模块传输，由于TXS模块无须通过配置寄存器便可以实现对小数据量的数据传输，提高了小数据量的数据传输效率。此外，本申请还公开了一种基于PCIE的数据传输方法和装置，效果如上。
Description
技术领域
本发明涉及服务器领域，特别涉及一种基于PCIE的数据传输系统、方法及装置。
背景技术
现场可编辑逻辑阵列(Field－Programmable Gate Array，FPGA)加速卡通过PCIE接口与数据访问发起端连接，数据访问发起端通过PCIE接口将需要加速的数据发送至FPGA加速卡，FPGA加速卡处理完成后通过PCIE接口再返回至数据访问发起端内存，FPGA加速卡在数据传输的过程中，数据传输量很大，为了提升数据的传输速率，在FPGA加速卡中引入了直接内存读取(Direct Memory Access，DMA)机制。
在FPGA加速卡中引入DMA机制后的DMA功能主要分为两个，一个是DMA控制器，另一个是DMA搬移器，其中，DMA控制器用来接收和解析数据访问发起端发送的指令，DMA搬移器根据DMA控制器解析的指令在数据访问发起端内存和FPGA加速卡的存储器之间搬移对应的数据。在DMA控制器和DMA搬移器相协调实现大数据量的传输时，需要数据访问发起端或用户配置DMA控制器的相关寄存器，DMA控制器根据数据访问发起端或用户配置的寄存器的相关信息生成对应的描述符，然后DMA搬移器根据描述符才能执行对应的搬移操作。但是对于小数据量的传输，也需要数据访问发起端或用户为DMA控制器配置寄存器，DMA控制器再生成描述符，再由DMA搬移器执行数据搬移操作，此时，对于小数据量的数据传输而言，无须通过传输大数据量的配置寄存器的方法进行数据传输，按照传输大数据量的数据传输方法会导致小数据量的数据传输效率较低。
发明内容
本发明的目的在于公开一种基于PCIE的数据传输系统、方法及装置，提高了小数据量的数据传输效率。
为实现上述目的，本申请公开了如下技术方案：
第一，本申请公开了一种基于PCIE的数据传输系统，包括：
与数据访问发起端连接，用于根据所述数据访问发起端发送的指令进行数据处理的FPGA加速卡；
与所述FPGA加速卡连接，用于传输经所述FPGA加速卡处理后的数据的PCIE接口；
所述FPGA加速卡包括：用于通过所述数据访问发起端配置的寄存器传输第一数据量的DMA模块和用于传输第二数据量的TXS模块；
所述第一数据量大于阈值，所述第二数据量小于等于所述阈值。
可选的，所述TXS模块具体包括：用于连接所述数据访问发起端的Avalon-MM接口；
与所述Avalon-MM接口连接，用于存储与所述指令对应的数据的寄存器组；
与所述寄存器组连接，用于将存储至所述寄存器组的数据进行打包的TLP组包器。
可选的，所述DMA模块与所述Avalon-MM接口连接，用于通过所述Avalon-MM接口向所述数据访问发起端发送目标数据。
可选的，所述目标数据具体为：所述DMA模块完成数据传输后向所述数据访问发起端发送的中断数据和/或状态更新数据。
可选的，所述数据访问发起端包括：服务器主机和/或客户端。
第二，本申请公开了一种基于PCIE的数据传输方法，包括：
接收数据访问发起端发送的指令；
判断所述指令携带的数据量是否大于阈值；
若是，则通过FPGA加速卡中DMA模块和PCIE接口传输与所述指令对应的数据；
若否，则通过所述FPGA加速卡中TXS模块和所述PCIE接口传输与所述指令对应的数据。
可选的，所述通过所述FPGA加速卡中TXS模块和PCIE接口传输与所述指令对应的数据包括：
通过所述TXS模块的Avalon-MM接口将与所述指令对应的数据写入寄存器组；
利用TLP组包器将写入所述寄存器组中的数据进行打包并通过所述PCIE接口传输。
可选的，在所述通过FPGA加速卡中DMA模块和PCIE接口传输与所述指令对应的数据之后，还包括：
检测所述DMA模块传输所述数据是否传输完成；
若是，则通过所述TXS模块向所述数据访问发起端发送目标数据；
若否，则继续执行通过FPGA加速卡中DMA模块和PCIE接口传输与所述指令对应的数据的步骤。
可选的，所述目标数据具体为中断数据和/或状态更新数据。
第三，本申请公开了一种基于PCIE的数据传输装置，包括：
接收模块，用于接收数据访问发起端发送的指令；
判断模块，用于判断所述指令携带的数据量是否大于阈值；若是，则进入第一传输模块，若否，则进入第二传输模块；
所述第一传输模块，用于通过FPGA加速卡中DMA模块和PCIE接口传输与所述指令对应的数据；
所述第二传输模块，用于通过所述FPGA加速卡中TXS模块和所述PCIE接口传输与所述指令对应的数据。
本申请公开了一种基于PCIE的数据传输系统，在数据访问发起端发送指令后，由FPGA加速卡中的DMA模块通过数据访问发起端配置的寄存器传输第一数据量，由FPGA加速卡中的TXS模块传输第二数据量，此后，经DMA模块或TXS模块传输的第一数据量和第二数据量通过PCIE接口发送出去。其中，第一数据量大于阈值，第二数据量小于阈值。采用本方案，对于大于阈值的大数据量可以采用DMA模块进行传输，对于不大于阈值的小数据量的数据可以采用TXS模块传输，由于TXS模块无须通过配置寄存器便可以实现对小数据量的数据传输，提高了小数据量的数据传输效率。此外，本申请实施例还公开了一种基于PCIE的数据传输方法和装置，效果如上。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请第一种实施例公开的一种基于PCIE的数据传输系统结构示意图；
图2为本申请第二种实施例公开的一种基于PCIE的数据传输系统结构示意图；
图3为本申请第一种实施例公开的一种基于PCIE的数据传输方法流程示意图；
图4为本申请实施例提供的一种步骤S204的具体实现方式流程示意图；
图5为本申请第二种实施例提供的一种基于PCIE的数据传输方法流程示意图；
图6为本申请实施例提供的一种基于PCIE的数据传输装置结构示意图。
具体实施方式
下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请公开了一种基于PCIE的数据传输系统、方法及装置，提高了小数据量的数据传输效率。
本申请主要实现的是：数据访问发起端通过FPGA加速卡和PCIE接口实现对服务器主机内存的数据访问，包括：数据访问发起端10，与数据访问发起端10连接的FPGA加速卡20，与FPGA加速卡20连接的PCIE接口30，与PCIE接口30连接的服务器主机内存40。对于该技术方案，本申请通过图1和图2进行说明，图1为TXS模块202作为独立的数据传输模块进行小数据量数据传输，图2为TXS模块202作为DMA模块201的辅助数据传输模块进行小数据量传输。具体如下：
请参见图1，图1为本申请第一种实施例公开的一种基于PCIE的数据传输系统结构示意图，包括：与数据访问发起端10连接，用于根据数据访问发起端10发送的指令进行数据处理的FPGA加速卡20，与FPGA加速卡20连接，用于传输经FPGA加速卡20处理的数据的PCIE接口30；FPGA加速卡20包括：用于通过数据访问发起端10配置的寄存器传输第一数据量的DMA模块201和用于传输第二数据量的TXS模块202，其中，第一数据量大于阈值，第二数据量小于等于阈值。
具体的，本实施例中，FPGA加速卡20可以参见现有技术，本申请实施例在现有技术包含DMA模块201的FPGA加速卡20的基础上增加了TXS模块202。其中，FPGA加速卡20中的DMA模块201可以用于传输大数据量的数据，FPGA加速卡20中的TXS模块202可以用于传输小数据量的数据。
小数据量的数据可以为32Byte以下的数据，对应的，本申请中的阈值也可以对应取为32Byte。第一数据量为数据量大于32Byte的数据，第二数据量为数据量小于等于32Byte的数据。
作为本申请可选的实施例，数据访问发起端10可以包括服务器主机和/或客户端，即服务器主机可以发起服务器主机内存40中的数据的访问请求，也可以是用户通过客户端发起访问服务器主机内存40中的数据的访问请求。TXS模块202具体包括：用于连接数据访问发起端10的Avalon-MM接口，与Avalon-MM接口连接，用于存储与指令对应的数据的寄存器组，与寄存器组连接，用于将存储至寄存器组的数据进行打包的TLP组包器。本申请中，TXS模块202可以独立于DMA模块201进行小数据量传输，也可以作为DMA模块201的辅助方式进行小数据量传输，下面针对这两种情况进行详细说明。
首先针对于第一种情况(对应图1)，DMA模块201进行大数据量的数据传输，TXS模块202独立于DMA模块201进行小数据量传输：首先，TXS模块202通过Avalon-MM接口接收数据访问发起端10发送的访问指令，该访问指令可以为向服务器主机内存40中写入数据(修改数据、增加新数据)的访问指令，也可以为从服务器主机内存40中读取数据的访问指令，该访问指令中包含访问地址数据、操作类型以及待操作的数据等数据。
然后，TXS模块202将接收到的访问指令对应的数据(访问指令对应的地址数据、操作类型、需要写入或读取的数据)先存储至寄存器组(可以连续写入32Byte的数据，无需配置寄存器)。
最后，由TXS模块202中的TLP组包器将寄存器组中的数据打包成TLP格式的数据包，通过PCIE的链路层和物理层发送出去。若此时的访问指令为向服务器主机内存中写入数据的访问指令，则此时由PCIE的链路层和物理层发送至服务器主机内存40的TLP格式的数据包中便包含了需要写入至服务器主机内存40的数据。若此时的访问指令为读取服务器主机内存40中的数据，则此时由PCIE的链路层和物理层发送至服务器主机内存40的TLP格式的数据包中包含了需要读取的数据块的地址信息和待读取的数据块的相关信息。
需要说明的是，本申请实施例中的TXS模块202还可以实现对数据访问发起端10的优先级的识别(TXS模块202中预先存储有各个数据访问发起端10的标识以及各个数据访问发起端的优先级信息)，如果同时访问服务器主机内存40的数据访问发起端10有多个，TXS模块202首先对各个数据访问发起端10的优先级进行识别，先允许优先级较高的数据访问发起端10对服务器主机内存40中的数据进行访问。
其次针对于第二种情况(对应于图2)，请参见图2，图2为本申请第二种实施例提供的一种基于PCIE的数据传输系统结构示意图：将图1中的DMA模块201和TXS模块202互相连接即可。为了实现TXS模块202辅助DMA模块201进行小数据量的传输，作为本发明可选的实施例，DMA模块201与Avalon-MM接口连接，用于通过Avalon-MM接口向数据访问发起端10发送目标数据，其中，目标数据具体为DMA模块201完成数据传输后向数据访问发起端10发送的中断数据和/或状态更新数据。
具体的，DMA模块201中的DMA控制器用来接收和解析数据访问发起端发送的指令，DMA搬移器根据DMA控制器解析的指令在服务器主机内存40和FPGA加速卡20的存储器之间搬移对应的数据。在DMA控制器和DMA搬移器相协调实现大数据量的传输时，需要数据访问发起端10或用户配置DMA控制器的相关寄存器，DMA控制器根据数据访问发起端或用户配置的寄存器的相关信息生成对应的描述符，然后DMA搬移器根据描述符执行对应的搬移操作。在DMA模块201完成与数据访问发起端10的访问指令对应的数据传输任务之后，会向数据访问发起端10发送一个反馈数据，该反馈数据可以为中断数据和/或状态更新数据。该反馈数据一般为32Byte的小数据量数据，因此，可以通过TXS模块201进行传输，提高数据传输效率。
通过以上的方案，不论是对于数据访问发起端10的包含大数据量的访问请求还是对于包含小数据量的访问请求，都能以较高的效率进行数据传输。
需要说明的是，对于本申请提供的TXS模块202可以适用于不同标准的PCIE接口，如G3x4接口、G3x8接口、G2x4接口、G2x8接口等等，此外，TXS模块202作为DMA模块201的辅助传输方式，在除了传输DMA模块201的目标数据外，还可以正常进行数据访问请求端10的数据传输任务。
本申请公开的一种基于PCIE的数据传输系统，在数据访问发起端发送指令后，由FPGA加速卡中的DMA模块通过数据访问发起端配置的寄存器传输第一数据量，由FPGA加速卡中的TXS模块传输第二数据量，此后，经DMA模块或TXS模块传输的第一数据量和第二数据量通过PCIE接口发送出去。其中，第一数据量大于阈值，第二数据量小于阈值。采用本方案，对于大于阈值的大数据量可以采用DMA模块进行传输，对于不大于阈值的小数据量的数据可以采用TXS模块传输，由于TXS模块无须通过配置寄存器便可以实现对小数据量的数据传输，提高了小数据量的数据传输效率。
下面对本申请实施例提供的一种基于PCIE的数据传输方法进行介绍，请参见图3，图3为本申请第一种实施例公开的一种基于PCIE的数据传输方法流程示意图，该方法包括：
S301：接收数据访问发起端发送的指令。
S302：判断指令携带的数据量是否大于阈值，若是，则进入步骤S303，若否，则进入步骤S304。
具体的，本实施例中，本实施例中的指令携带的数据量为指令携带的所有数据的数据大小(指令对应的数据包括地址数据、操作类型、需要写入或读取的数据)。
S303：通过FPGA加速卡中的DMA模块和PCIE接口传输与指令对应的数据。
具体的，本实施例中，DMA模块中的DMA控制器用来接收和解析数据访问发起端发送的指令，DMA搬移器根据DMA控制器解析的指令在服务器主机内存和FPGA加速卡的存储器之间搬移对应的数据。在DMA控制器和DMA搬移器相协调实现大数据量的传输时，需要数据访问发起端或用户配置DMA控制器的相关寄存器，DMA控制器根据数据访问发起端或用户配置的寄存器的相关信息生成对应的描述符，然后DMA搬移器根据描述符执行对应的搬移操作。
S304：通过FPGA加速卡中的TXS模块和PCIE接口传输与指令对应的数据。
对于本申请实施例中的TXS模块可以包括用于连接数据访问发起端10的Avalon-MM接口，与Avalon-MM接口连接，用于存储与指令对应的数据的寄存器组，与寄存器组连接，用于将存储至寄存器组的数据进行打包的TLP组包器。
其中，为了对本申请实施例的步骤S304进行详细说明，本申请实施例提供了一种步骤S304的具体实现方式，请参见图3，图3为本申请实施例提供的一种步骤S304的具体实现方式流程示意图，包括以下步骤：
S401：通过TXS模块的Avalon-MM接口将与指令对应的数据写入寄存器组。
S402：利用TLP组包器将写入寄存器组中的数据进行打包并通过PCIE接口传输。
具体的，本实施例中，通过TXS模块进行小数据量的传输可以参见上述实施例提供的基于PCIE的数据传输系统的描述，本申请实施例在此不再赘述。
本申请第一种实施例提供的一种基于PCIE的数据传输方法，在接收到数据访问发起端发送指令后，首先判断该指令携带的数据量是否大于阈值，若大于阈值，则由FPGA加速卡中的DMA模块和PCIE接口传输与该指令对应的数据，若不大于阈值，则由FPGA加速卡中的TXS模块和PCIE接口传输与该指令对应的数据。采用本方案，对于大于阈值的大数据量可以采用DMA模块进行传输，对于不大于阈值的小数据量的数据可以采用TXS模块传输，提高了小数据量的数据传输效率。
此外，在FPGA加速卡中的DMA模块传输大数据量的数据后，DMA模块需要向数据访问发起端发送一个反馈信息，一般情况下，该反馈信息数据量的大小不超过32Byte，为了提高该反馈信息的传输效率，本发明提供了第二种实施例，请参见图5，图5为本发明第二种实施例提供的一种基于PCIE的数据传输方法流程示意图，该方法包括：
S301：接收数据访问发起端发送的指令。
S302：判断指令携带的数据量是否大于阈值，若是，则进入步骤S303，若否，则进入步骤S304。
S303：通过FPGA加速卡中的DMA模块和PCIE接口传输与指令对应的数据。
S501：检测DMA模块传输数据是否传输完成。若是，则进入步骤S502，若否，则执行步骤S303。
S502：通过TXS模块向数据访问发起端发送目标数据。
S304：通过FPGA加速卡中的TXS模块和PCIE接口传输与指令对应的数据。
具体的，在DMA模块完成与数据访问发起端的访问指令对应的数据传输任务之后，会向数据访问发起端发送一个反馈数据，该反馈数据(对应于目标数据)可以为中断数据和/或状态更新数据。该反馈数据一般为32Byte的小数据量数据，因此，可以通过TXS模块进行传输，提高数据传输效率。
本发明第二种实施例提供的一种基于PCIE的数据传输方法，在接收到数据访问发起端发送指令后，首先判断该指令携带的数据量是否大于阈值，若大于阈值，则由FPGA加速卡中的DMA模块和PCIE接口传输与该指令对应的数据，若不大于阈值，则由FPGA加速卡中的TXS模块和PCIE接口传输与该指令对应的数据。采用本方案，对于大于阈值的大数据量可以采用DMA模块进行传输，对于不大于阈值的小数据量的数据可以采用TXS模块传输，提高了小数据量的数据传输效率。此外，作为DMA模块的数据辅助传输方式，由TXS模块实现对DMA模块的反馈信息的传输，提高了DMA模块的反馈信息的传输效率。
下面对本申请实施例提供的一种基于PCIE的数据传输装置进行介绍，请参见图6，图6为本申请实施例提供的一种基于PCIE的数据传输装置结构示意图，该装置包括：
接收模块601，用于接收数据访问发起端发送的指令。
判断模块602，用于判断指令携带的数据量是否大于阈值。若是，则进入第一传输模块603，若否，则进入第二传输模块504。
第一传输模块603，用于通过FPGA加速卡中DMA模块和PCIE接口传输与指令对应的数据。
第二传输模块604，用于通过FPGA加速卡中TXS模块和PCIE接口传输与指令对应的数据。
本实施例提供的一种基于PCIE的数据传输装置，在接收模块接收到数据访问发起端发送指令后，首先判断模块判断该指令携带的数据量是否大于阈值，若大于阈值，则由FPGA加速卡中的DMA模块和PCIE接口传输与该指令对应的数据，若不大于阈值，则由FPGA加速卡中的TXS模块和PCIE接口传输与该指令对应的数据。采用本方案，对于大于阈值的大数据量可以采用DMA模块进行传输，对于不大于阈值的小数据量的数据可以采用TXS模块传输，提高了小数据量的数据传输效率。
基于以上实施例，作为可选的实施例，第二传输模块503包括：
写入单元，用于通过TXS模块的Avalon-MM接口将与指令对应的数据写入寄存器组；
传输单元，用于利用TLP组包器将写入寄存器组中的数据进行打包并传输。
基于以上实施例，作为可选的实施例，还包括：
检测模块，用于检测DMA模块传输数据是否传输完成；若是，则进入发送模块；若否，则进入第一传输模块503。
发送模块，用于通过TXS模块向数据访问发起端发送目标数据。
以上对本申请所公开的一种基于PCIE的数据传输系统、方法及装置进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
Claims (6)
1.一种基于PCIE的数据传输系统，其特征在于，包括：与数据访问发起端连接，用于根据所述数据访问发起端发送的指令进行数据处理的FPGA加速卡；
与所述FPGA加速卡连接，用于传输经所述FPGA加速卡处理后的数据的PCIE接口；
所述FPGA加速卡包括：用于通过所述数据访问发起端配置的寄存器传输第一数据量的DMA模块和用于传输第二数据量的TXS模块；
所述第一数据量大于阈值，所述第二数据量小于等于所述阈值；
其中，所述TXS模块包括：用于连接所述数据访问发起端的Avalon-MM接口；与所述Avalon-MM接口连接，用于存储与所述指令对应的数据的寄存器组；与所述寄存器组连接，用于将存储至所述寄存器组的数据进行打包的TLP组包器；
所述DMA模块与所述Avalon-MM接口连接，用于通过所述Avalon-MM接口向所述数据访问发起端发送目标数据。
2.根据权利要求1所述的基于PCIE的数据传输系统，其特征在于，所述目标数据具体为：所述DMA模块完成数据传输后向所述数据访问发起端发送的中断数据和/或状态更新数据。
3.根据权利要求1或2所述的基于PCIE的数据传输系统，其特征在于，所述数据访问发起端包括：服务器主机和/或客户端。
4.一种基于PCIE的数据传输方法，其特征在于，包括：
接收数据访问发起端发送的指令；
判断所述指令携带的数据量是否大于阈值；
若是，则通过FPGA加速卡中DMA模块和PCIE接口传输与所述指令对应的数据；
若否，则通过所述FPGA加速卡中TXS模块和所述PCIE接口传输与所述指令对应的数据；
检测所述DMA模块传输与所述指令对应的数据是否传输完成；
若是，则通过所述TXS模块向所述数据访问发起端发送目标数据；
若否，则继续执行所述通过FPGA加速卡中DMA模块和PCIE接口传输与所述指令对应的数据的步骤；
其中，所述通过所述FPGA加速卡中TXS模块和PCIE接口传输与所述指令对应的数据包括：
通过所述TXS模块的Avalon-MM接口将与所述指令对应的数据写入寄存器组；
利用TLP组包器将写入所述寄存器组中的数据进行打包并通过所述PCIE接口传输。
5.根据权利要求4所述的基于PCIE的数据传输方法，其特征在于，所述目标数据具体为中断数据和/或状态更新数据。
6.一种基于PCIE的数据传输装置，其特征在于，包括：
接收模块，用于接收数据访问发起端发送的指令；
判断模块，用于判断所述指令携带的数据量是否大于阈值；若是，则进入第一传输模块，若否，则进入第二传输模块；
所述第一传输模块，用于通过FPGA加速卡中DMA模块和PCIE接口传输与所述指令对应的数据；
所述第二传输模块，用于通过所述FPGA加速卡中TXS模块和所述PCIE接口传输与所述指令对应的数据；
检测模块，用于检测所述DMA模块传输与所述指令对应的数据是否传输完成；若是，则进入发送模块；若否，则进入所述第一传输模块；
所述发送模块，用于通过所述TXS模块向所述数据访问发起端发送目标数据；
其中，所述第二传输模块包括：
写入单元，用于通过所述TXS模块的Avalon-MM接口将与所述指令对应的数据写入寄存器组；
传输单元，用于利用TLP组包器将写入所述寄存器组中的数据进行打包并传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910042622.3A CN109800202B (zh) | 2019-01-17 | 2019-01-17 | 一种基于pcie的数据传输系统、方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910042622.3A CN109800202B (zh) | 2019-01-17 | 2019-01-17 | 一种基于pcie的数据传输系统、方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109800202A CN109800202A (zh) | 2019-05-24 |
| CN109800202B true CN109800202B (zh) | 2022-02-18 |
Family
ID=66559529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910042622.3A Active CN109800202B (zh) | 2019-01-17 | 2019-01-17 | 一种基于pcie的数据传输系统、方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109800202B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110413461B (zh) * | 2019-06-28 | 2022-05-24 | 苏州浪潮智能科技有限公司 | 测量加速卡与主机之间传输延时的系统、方法及加速卡 |
| CN112631975B (zh) * | 2020-12-09 | 2024-06-04 | 珠海全志科技股份有限公司 | 基于Linux的SPI传输方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105224482A (zh) * | 2015-10-16 | 2016-01-06 | 浪潮(北京)电子信息产业有限公司 | 一种fpga加速卡高速存储系统 |
| CN105848096A (zh) * | 2016-05-30 | 2016-08-10 | 广东欧珀移动通信有限公司 | 终端设备、服务器、多媒体信息服务发送方法及发送系统 |
| CN106020425A (zh) * | 2016-05-27 | 2016-10-12 | 浪潮(北京)电子信息产业有限公司 | 一种fpga异构加速计算系统 |
| WO2016202114A1 (zh) * | 2015-06-16 | 2016-12-22 | 深圳市中兴微电子技术有限公司 | 一种数据传输方法、装置及存储介质 |
| CN106980582A (zh) * | 2016-01-18 | 2017-07-25 | 中兴通讯股份有限公司 | 数据处理方法和装置 |
| CN108595353A (zh) * | 2018-04-09 | 2018-09-28 | 杭州迪普科技股份有限公司 | 一种基于PCIe总线的控制数据传输的方法及装置 |
| CN108897703A (zh) * | 2018-05-30 | 2018-11-27 | 郑州云海信息技术有限公司 | 一种基于pcie的高速数据传输系统及方法 |
-
2019
- 2019-01-17 CN CN201910042622.3A patent/CN109800202B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016202114A1 (zh) * | 2015-06-16 | 2016-12-22 | 深圳市中兴微电子技术有限公司 | 一种数据传输方法、装置及存储介质 |
| CN105224482A (zh) * | 2015-10-16 | 2016-01-06 | 浪潮(北京)电子信息产业有限公司 | 一种fpga加速卡高速存储系统 |
| CN106980582A (zh) * | 2016-01-18 | 2017-07-25 | 中兴通讯股份有限公司 | 数据处理方法和装置 |
| CN106020425A (zh) * | 2016-05-27 | 2016-10-12 | 浪潮(北京)电子信息产业有限公司 | 一种fpga异构加速计算系统 |
| CN105848096A (zh) * | 2016-05-30 | 2016-08-10 | 广东欧珀移动通信有限公司 | 终端设备、服务器、多媒体信息服务发送方法及发送系统 |
| CN108595353A (zh) * | 2018-04-09 | 2018-09-28 | 杭州迪普科技股份有限公司 | 一种基于PCIe总线的控制数据传输的方法及装置 |
| CN108897703A (zh) * | 2018-05-30 | 2018-11-27 | 郑州云海信息技术有限公司 | 一种基于pcie的高速数据传输系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109800202A (zh) | 2019-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101771910B1 (ko) | 통합 프로토콜 통신에서 에러 정보를 교환하는 장치, 방법 및 시스템 | |
| CN106775434B (zh) | 一种NVMe网络化存储的实现方法、终端、服务器及系统 | |
| WO2023284699A1 (zh) | 基于Linux系统的协议栈数据传输方法、计算机设备和存储介质 | |
| CN109726163B (zh) | 一种基于spi的通信系统、方法、设备和储存介质 | |
| KR102173089B1 (ko) | 인터페이스 회로 및 그것의 패킷 전송 방법 | |
| US10116746B2 (en) | Data storage method and network interface card | |
| CN101819561A (zh) | 文件下载方法及系统 | |
| EP3678026A1 (en) | Data check method, device and network card | |
| CN112527705B (zh) | 一种PCIe DMA数据通路的验证方法、装置及设备 | |
| EP3291086A1 (en) | Method and device for downloading software version, and storage medium | |
| CN109800202B (zh) | 一种基于pcie的数据传输系统、方法及装置 | |
| WO2022032990A1 (zh) | 一种命令信息传输方法、系统、装置及可读存储介质 | |
| CN101276316A (zh) | 用于控制主机设备与usb设备之间的通信的装置、方法及系统 | |
| CN112422485B (zh) | 一种传输控制协议的通信方法及装置 | |
| US20160077986A1 (en) | Electronic apparatus providing real-time switching and sharing of usb electronic devices among hosts | |
| CN109417507A (zh) | 部分延迟的报文访问 | |
| CN106815128A (zh) | 日志输出方法及装置、电子设备 | |
| CN107277163B (zh) | 一种设备远程映射方法及装置 | |
| US7822040B2 (en) | Method for increasing network transmission efficiency by increasing a data updating rate of a memory | |
| CN111857546A (zh) | 用于处理数据的方法、网络适配器和计算机程序产品 | |
| CN111371799B (zh) | Mctp控制器收发数据的控制方法、装置及设备 | |
| CN104615573A (zh) | 一种通信方法及装置 | |
| CN104253900A (zh) | 智能手机及其数据传输方法及系统 | |
| CN109753461B (zh) | 一种dma设备及数据传输的方法 | |
| CN112346665A (zh) | 一种固态硬盘的通信方法、装置、设备、系统及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |