CN106020425A - 一种fpga异构加速计算系统 - Google Patents

一种fpga异构加速计算系统 Download PDF

Info

Publication number
CN106020425A
CN106020425A CN201610365968.3A CN201610365968A CN106020425A CN 106020425 A CN106020425 A CN 106020425A CN 201610365968 A CN201610365968 A CN 201610365968A CN 106020425 A CN106020425 A CN 106020425A
Authority
CN
China
Prior art keywords
accelerator card
fpga
fpga isomery
region
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610365968.3A
Other languages
English (en)
Inventor
廖红辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201610365968.3A priority Critical patent/CN106020425A/zh
Publication of CN106020425A publication Critical patent/CN106020425A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

本发明公开了一种FPGA异构加速计算系统，包括CPU及与CPU连接的FPGA异构加速卡；CPU，用于发送源操作数及控制信息至FPGA异构加速卡，以及用于读取FPGA异构加速卡加速计算后得到的结果数据；FPGA异构加速卡，用于利用控制信息对源操作数进行相应的加速计算，得到结果数据。本申请公开的上述技术特征实现了CPU+FPGA的异构加速计算方案，其中，单个FPGA异构加速卡功耗一般在25瓦左右，小于单个GPU板卡的功耗，且单个FPGA异构加速板卡的能效一般在50Gflops/W以上，高于单个GPU板卡的能效，因此，上述FPGA异构加速计算系统能够降低系统功耗，提高系统能效。

Description

一种FPGA异构加速计算系统
技术领域
本发明涉及异构计算技术领域，更具体地说，涉及一种FPGA异构加速计算系统。
背景技术
异构计算被视为计算机处理器继单核、多核之后的第三个时代，将采用不同类型的体系架构协同计算、彼此加速，从而突破由芯片工艺技术发展接近极限导致摩尔定律接近失效，成为CPU(Central Processing Unit，中央处理器)纵向发展的瓶颈。
现有技术中采用的异构加速计算架构为CPU+GPU方案，即通过CPU及GPU(Graphics Processing Unit，图形处理器)板卡的组合，由CPU发送计算指令及源操作数，由GPU板卡利用计算指令对源操作数实现相应的计算，来实现对于数据的加速处理。但是，现有技术中单个GPU板卡功耗一般在250瓦以上，且单个GPU板卡的能效一般在30Gflops/W左右，因此，导致CPU+GPU方案在功耗较大的同时能效较低。
综上，现有技术中采用的异构加速计算架构(CPU+GPU方案)存在功耗较大且能效较低的问题。
发明内容
本发明的目的是提供一种FPGA异构加速计算系统，以解决现有技术中采用的异构加速计算架构(CPU+GPU方案)存在的功耗较大且能效较低的问题。
为了实现上述目的，本发明提供如下技术方案：
一种FPGA异构加速计算系统，包括CPU及与所述CPU连接的FPGA异构加速卡；
所述CPU，用于发送源操作数及控制信息至所述FPGA异构加速卡，以及用于读取所述FPGA异构加速卡加速计算后得到的结果数据；
所述FPGA异构加速卡，用于利用所述控制信息对所述源操作数进行相应的加速计算，得到所述结果数据。
优选的，所述FPGA异构加速卡包括OpenCL Kernel区域和与所述OpenCL Kernel区域连接的BSP区域；
所述OpenCL Kernel区域，用于对所述源操作数进行加速计算；
所述BSP区域，用于为所述FPGA异构加速卡进行数据分配以及实现所述FPGA异构加速卡与所述CPU的连接。
优选的，所述BSP区域包括互连总线，所述BSP区域与所述OpenCLKernel区域通过所述互连总线连接。
优选的，所述BSP区域包括PCIe模块，所述PCIe模块分别与所述互连总线及所述CPU连接，用于实现所述FPGA异构加速卡与所述CPU的连接。
优选的，还包括存储器，所述存储器用于存储所述源操作数，以供所述FPGA异构加速卡进行加速计算时获取；
对应的，所述BSP区域包括存储控制器，所述存储控制器分别与所述互连总线及所述存储器连接，用于实现对所述存储器的控制。
优选的，所述BSP区域包括DMA及缓存，所述DMA及所述缓存均与所述互连总线连接。
优选的，所述BSP区域包括接口，所述接口与所述互连总线连接，为外界部件提供接入通道。
优选的，还包括配置Flash，所述配置Flash与所述接口连接。
优选的，还包括晶振，所述晶振与所述FPGA异构加速卡连接，用于对所述FPGA异构加速卡实现时钟功能；
对应的，所述BSP区域包括时钟模块，所述时钟模块用于在所述晶振的作用下实现时钟功能。
优选的，所述BSP区域还包括重置清零模块，所述重置清零模块用于实现所述FPGA异构加速卡内数据的重置清零功能。
本发明提供的一种FPGA异构加速计算系统，包括CPU及与所述CPU连接的FPGA异构加速卡；所述CPU，用于发送源操作数及控制信息至所述FPGA异构加速卡，以及用于读取所述FPGA异构加速卡加速计算后得到的结果数据；所述FPGA异构加速卡，用于利用所述控制信息对所述源操作数进行相应的加速计算，得到所述结果数据。本申请公开的上述技术特征实现了CPU+FPGA的异构加速计算方案，即，由CPU将控制信息及源操作数发送至FPGA异构加速卡，由FPGA异构加速卡实现对源操作数的计算，并得到结果数据，其中，单个FPGA异构加速卡功耗一般在25瓦左右，小于单个GPU板卡的功耗，且单个FPGA异构加速板卡的能效一般在50Gflops/W以上，高于单个GPU板卡的能效，因此，本申请提供的一种FPGA异构加速计算系统能够降低系统功耗，提高系统能效。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种FPGA异构加速计算系统的第一种结构示意图；
图2为本发明实施例提供的一种FPGA异构加速计算系统的第二种结构示意图；
图3为本发明实施例提供的一种FPGA异构加速计算系统中FPGA异构加速卡的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，其示出了本发明实施例提供的一种FPGA异构加速计算系统，该系统可以包括CPU11及与CPU11连接的FPGA异构加速卡12；
CPU11，用于发送源操作数及控制信息至FPGA异构加速卡12，以及用于读取FPGA异构加速卡12加速计算后得到的结果数据；
FPGA异构加速卡12，用于利用控制信息对源操作数进行相应的加速计算，得到结果数据。
需要说明的是，在利用FPGA(Field－Programmable Gate Array，即现场可编程门阵列)异构加速卡进行源操作数的加速计算时，由主机端的CPU发出可执行的源操作数及与对源操作数进行的操作对应的控制信息给FPGA异构加速卡，FPGA异构加速卡接收上述数据信息，并且按照CPU发出的控制信息指示执行操作，即对源操作数进行与控制信息对应的加速计算，得到结果数据。并且，FPGA异构加速卡在得到结果数据后可以发送信息至CPU，以通知其读取结果数据，或者发送一个中断至CPU，以通知其读取结果数据，或者FPGA异构加速卡将结果数据直接发送至CPU，以完成整个操作。
本申请公开的上述技术特征实现了CPU+FPGA的异构加速计算方案，即，由CPU将控制信息及源操作数发送至FPGA异构加速卡，由FPGA异构加速卡实现对源操作数的计算，并得到结果数据，其中，单个FPGA异构加速卡功耗一般在25瓦左右，小于单个GPU板卡的功耗，且单个FPGA异构加速板卡的能效一般在50Gflops/W以上，高于单个GPU板卡的能效，因此，本申请提供的一种FPGA异构加速计算系统能够降低系统功耗，提高系统能效。
本发明实施例提供的一种FPGA异构加速计算系统，FPGA异构加速卡可以包括OpenCL Kernel区域和与OpenCL Kernel区域连接的BSP区域；
OpenCL Kernel区域，用于对源操作数进行加速计算；
BSP(board Support Package，板级支持包)区域，用于为FPGA异构加速卡进行数据分配以及实现FPGA异构加速卡与CPU的连接。
需要说明的是，BSP区域是支撑整个FPGA异构加速卡的基础功能模块，为整个FPGA异构加速卡提供数据通路和数据分配，为OpenCL Kernel区域进行加速运算提供最大并行化和流水化操作。而OpenCL Kernel区域基于OpenCL高层次编程转换成RTL逻辑电路的区域，同时也是形成加速算法运算的逻辑区域，具体来说，OpenCL Kernel区域是独立的运算区域，其基于OpenCL高级语言实现算法运算的程序，通过EDA高层次综合工具将OpenCL高级语言编写算法程序转换为可综合的RTL逻辑，由FPGA开发工具加载到FPGA异构加速卡内的OpenCL Kernel区形成加速运算部件，实现对源操作数的加速计算。从而实现FPGA异构加速卡对源操作数的加速计算。
本发明实施例提供的一种FPGA异构加速计算系统，BSP区域可以包括互连总线，BSP区域与OpenCL Kernel区域通过互连总线连接，实现数据的通讯。
另外，BSP区域可以包括PCIe模块，PCIe模块分别与互连总线及CPU连接，用于实现FPGA异构加速卡与CPU的连接。
具体来说，PCIe模块提供的高速互联接口可以使得FPGA异构加速卡与CPU之间通过PCIe链路连接，实现数据的通讯，其中，PCIe链路具体可以为PCIe3.0链路。
本发明实施例提供的一种FPGA异构加速计算系统，还可以包括存储器，存储器用于存储源操作数，以供FPGA异构加速卡进行加速计算时获取。
当上述系统包括存储器时，源操作数如果比较多，FPGA异构加速卡获得源操作数之后，可以将源操作数放置在存储器中，并在需要对存储器中的源操作数进行加速计算时由存储器中获取。从而有效解决了源操作数数量太多影响FPGA异构加速卡的工作效率的问题。另外，该存储器可以包括预设数量个DDR4(双倍速率SDRAM)，预设数量可以根据实际需要进行确定。
对应的，BSP区域可以包括存储控制器，存储控制器可以分别与互连总线及存储器连接，用于实现对存储器的控制。
本发明实施例提供的一种FPGA异构加速计算系统，BSP区域可以包括DMA(直接内存存取存储器)及缓存，DMA及缓存均与互连总线连接，以在FPGA异构加速卡中数据过多时实现对于数据的存储，完善了FPGA异构加速卡的功能。
需要说明的是，CPU对于存储器的读取及写入可以通过DMA实现，具体来说，CPU发起读操作的流程可以如下：
(1)CPU的PCIe bar0访问FPGA异构加速卡的DMA cra，并向DMA cra的地址映射表中写入其需要进行读操作的数据的地址；
(2)上述PCIe bar0访问DMA csr，以判断DMA是否空闲，如果是，则向DMA中写入需要进行福操作的数据的起始地址(源地址)、终止地址(目的地址)、需读取的数据长度(传输长度)，并启动DMA操作等；
(3)DMA Master会将存储器中需要进行读操作的地址的数据传输到PCIe的Txs端口，按照地址映射表中存储的与需要进行福操作的数据的地址对应的CPU的地址，映射到PCIe对应的地址空间，预备通过TLP包发送到CPU；
(4)DMA操作完成，发出中断，CPU读取数据(即TLP包)并对其进行相应处理。
而CPU发起写操作的流程可以如下：
(1)CPU准备好需要发送的数据；
(2)CPU的PCIe bar0访问FPGA异构加速卡的DMA cra，并向DMA cra的地址映射表中写入需要进行写操作的地址；
(3)上述PCIe bar0访问DMA csr，判断DMA是否空闲，如果是，则写入需进行写操作的起始地址(源地址)、需要进行写操作的终止地址(目的地址)及需要进行写操作的数据长度(传输长度)，并启动DMA操作；
(4)DMA Master读取PCIe的Txs端口，Txs端口根据地址映射表中与写操作对应的存储器的地址，通过TLP包将需要写入的数据写入存储器中；
(5)DMA操作完成，发出中断，已通知CPU操作完成。
本发明实施例提供的一种FPGA异构加速计算系统，BSP区域可以包括接口，接口与互连总线连接，为外界部件提供接入通道。
其中，接口可以包括USB接口，及为外界插入USB提供接口，由此，能够实现FPGA异构加速卡与外界部件的数据通讯，完善了FPGA异构加速卡的功能。
另外，本发明实施例提供的一种FPGA异构加速计算系统，还可以包括配置Flash，配置Flash可以与接口连接，以为FPGA异构加速卡提供闪存功能，完善了FPGA异构加速计算系统的功能。
本发明实施例提供的一种FPGA异构加速计算系统，还可以包括晶振，晶振与FPGA异构加速卡连接，用于对FPGA异构加速卡实现时钟功能；对应的，BSP区域包括时钟模块，时钟模块用于在晶振的作用下实现时钟功能。
另外，本发明实施例提供的一种FPGA异构加速计算系统，BSP区域还可以包括重置清零模块，重置清零模块用于实现FPGA异构加速卡内数据的重置清零功能。
由此，能够完善FPGA异构加速卡的功能，保证对于数据的异构加速处理的顺利实现。
当本发明实施例提供的一种FPGA异构加速计算系统，包括FPGA异构加速卡、CPU、两个DDR4、配置flash、晶振以及能够为外界提供USB接口(即USB连接)时，其结构示意图可以如图2所示；而当FPGA异构加速卡的BSP区域包括PCIe模块、缓存、DMA、接口、互连总线、存储控制器、时钟模块及重置清零模块时，其结构示意图可以如图3所示。
另外需要说明的是，基于ALTERA FPGA器件设计，设计流程可以如下：
(1)建立BSP区域架构，创建顶层设计，调用Board.qsys子系统，建立I/O引脚，时序约束文件等；
(2)编写Board_env.xml文件，建立AOC的连接：向Altera OfflineCompiler(AOC)描述一些基本信息，如板卡名称、系统类型、库等信息；
(3)将搭建好的FPGA工程不能按传统的方法进行编译综合、适配，因为这一阶段还不是一个完整的设计，缺少了OpenCL Kernel区域，必须通过AOC命令编译OpenCL kernel，主要流程如下:
a、编译.cl文件(用OpenCL编写的Kernel文件)，该命令会产生Kernel程序的FPGA代码,并添加到FPGA逻辑中，产生完整的工程；
b、编译逻辑综合，进行逻辑布局、布线；
c、编写时序约束文件，检查逻辑时序，如果满足时序约束，使用区域锁定BSP区域的位置固定，再利用增量编译保证每次的时序满足要求；
d、利用TCL脚本将上述结果写到编译前的工程中。
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种FPGA异构加速计算系统，其特征在于，包括CPU及与所述CPU连接的FPGA异构加速卡；
所述CPU，用于发送源操作数及控制信息至所述FPGA异构加速卡，以及用于读取所述FPGA异构加速卡加速计算后得到的结果数据；
所述FPGA异构加速卡，用于利用所述控制信息对所述源操作数进行相应的加速计算，得到所述结果数据。
2.根据权利要求1所述的系统，其特征在于，所述FPGA异构加速卡包括OpenCL Kernel区域和与所述OpenCL Kernel区域连接的BSP区域；
所述OpenCL Kernel区域，用于对所述源操作数进行加速计算；
所述BSP区域，用于为所述FPGA异构加速卡进行数据分配以及实现所述FPGA异构加速卡与所述CPU的连接。
3.根据权利要求2所述的系统，其特征在于，所述BSP区域包括互连总线，所述BSP区域与所述OpenCL Kernel区域通过所述互连总线连接。
4.根据权利要求3所述的系统，其特征在于，所述BSP区域包括PCIe模块，所述PCIe模块分别与所述互连总线及所述CPU连接，用于实现所述FPGA异构加速卡与所述CPU的连接。
5.根据权利要求3所述的系统，其特征在于，还包括存储器，所述存储器用于存储所述源操作数，以供所述FPGA异构加速卡进行加速计算时获取；
对应的，所述BSP区域包括存储控制器，所述存储控制器分别与所述互连总线及所述存储器连接，用于实现对所述存储器的控制。
6.根据权利要求5所述的系统，其特征在于，所述BSP区域包括DMA及缓存，所述DMA及所述缓存均与所述互连总线连接。
7.根据权利要求3所述的系统，其特征在于，所述BSP区域包括接口，所述接口与所述互连总线连接，为外界部件提供接入通道。
8.根据权利要求7所述的系统，其特征在于，还包括配置Flash，所述配置Flash与所述接口连接。
9.根据权利要求3所述的系统，其特征在于，还包括晶振，所述晶振与所述FPGA异构加速卡连接，用于对所述FPGA异构加速卡实现时钟功能；
对应的，所述BSP区域包括时钟模块，所述时钟模块用于在所述晶振的作用下实现时钟功能。
10.根据权利要求3所述的系统，其特征在于，所述BSP区域还包括重置清零模块，所述重置清零模块用于实现所述FPGA异构加速卡内数据的重置清零功能。
CN201610365968.3A 2016-05-27 2016-05-27 一种fpga异构加速计算系统 Pending CN106020425A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610365968.3A CN106020425A (zh) 2016-05-27 2016-05-27 一种fpga异构加速计算系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610365968.3A CN106020425A (zh) 2016-05-27 2016-05-27 一种fpga异构加速计算系统

Publications (1)

Publication Number Publication Date
CN106020425A true CN106020425A (zh) 2016-10-12

Family

ID=57091399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610365968.3A Pending CN106020425A (zh) 2016-05-27 2016-05-27 一种fpga异构加速计算系统

Country Status (1)

Country Link
CN (1) CN106020425A (zh)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106528490A (zh) * 2016-11-30 2017-03-22 郑州云海信息技术有限公司 一种fpga异构加速计算装置及系统
CN106776466A (zh) * 2016-11-30 2017-05-31 郑州云海信息技术有限公司 一种fpga异构加速计算装置及系统
CN106778015A (zh) * 2016-12-29 2017-05-31 哈尔滨工业大学（威海） 一种基于云平台中fpga异构加速基因计算方法
CN106970894A (zh) * 2017-04-20 2017-07-21 广东浪潮大数据研究有限公司 一种基于Arria10的FPGA异构加速卡
CN107172099A (zh) * 2017-07-12 2017-09-15 济南浪潮高新科技投资发展有限公司 一种MMtel应用服务器中密钥可配置系统及方法
CN107610040A (zh) * 2017-09-25 2018-01-19 郑州云海信息技术有限公司 一种超像素图像分割的方法、装置及系统
CN107885693A (zh) * 2017-11-28 2018-04-06 南京理工大学 基于pcie3.0的大容量高速数据传输与存储系统及方法
CN107977256A (zh) * 2017-12-15 2018-05-01 郑州云海信息技术有限公司 一种对fpga加速卡的访问方法、装置及介质
CN108776649A (zh) * 2018-06-11 2018-11-09 山东超越数控电子股份有限公司 一种基于cpu+fpga异构计算系统及其加速方法
CN108921289A (zh) * 2018-06-20 2018-11-30 郑州云海信息技术有限公司 一种fpga异构加速方法、装置及系统
CN109284250A (zh) * 2017-09-11 2019-01-29 南京弹跳力信息技术有限公司 一种基于大规模fpga芯片的计算加速系统及其加速方法
CN109408148A (zh) * 2018-10-25 2019-03-01 北京计算机技术及应用研究所 一种国产化计算平台及其应用加速方法
CN109739833A (zh) * 2018-12-18 2019-05-10 山东超越数控电子股份有限公司 一种基于fpga的国产平台数据库加速系统及方法
CN109800202A (zh) * 2019-01-17 2019-05-24 郑州云海信息技术有限公司 一种基于pcie的数据传输系统、方法及装置
CN110490300A (zh) * 2019-07-26 2019-11-22 苏州浪潮智能科技有限公司 一种基于深度学习的运算加速方法、装置及系统
CN110618956A (zh) * 2019-08-01 2019-12-27 苏州浪潮智能科技有限公司 一种bmc云平台资源池化方法与系统
CN111143258A (zh) * 2019-12-29 2020-05-12 苏州浪潮智能科技有限公司 一种基于Opencl的系统访问FPGA的方法、系统、设备以及介质
WO2020113966A1 (zh) * 2018-12-03 2020-06-11 山东浪潮人工智能研究院有限公司 一种高效能融合服务器架构
CN111488051A (zh) * 2020-03-06 2020-08-04 复旦大学 基于cpu和fpga协同计算的云端深度神经网络优化方法
CN113238869A (zh) * 2021-05-28 2021-08-10 北京达佳互联信息技术有限公司 一种计算加速方法、设备和系统及存储介质
CN113553191A (zh) * 2021-09-17 2021-10-26 深圳致星科技有限公司 用于联邦学习和隐私计算的异构处理系统
CN113867945A (zh) * 2021-09-18 2021-12-31 广东浪潮智慧计算技术有限公司 数据处理方法、fpga加速卡及计算机可读存储介质
CN114326452A (zh) * 2020-10-10 2022-04-12 中国科学院沈阳自动化研究所 一种用于精密运动控制的异构计算加速方法
WO2024078059A1 (zh) * 2022-10-13 2024-04-18 华为技术有限公司 光电计算系统、加速卡和光电计算的调度方法
CN117971906A (zh) * 2024-04-02 2024-05-03 山东浪潮科学研究院有限公司 一种多卡协同数据库查询方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1584834A (zh) * 2003-08-23 2005-02-23 鸿富锦精密工业（深圳）有限公司 基于板级支持包的硬件初始化系统及方法
US20050183045A1 (en) * 2002-02-22 2005-08-18 Xilinx, Inc. Method and system for integrating cores in FPGA-based system-on-chip (SoC)
CN104142845A (zh) * 2014-07-21 2014-11-12 中国人民解放军信息工程大学 基于OpenCL-To-FPGA的CT图像重建反投影加速方法
CN104657330A (zh) * 2015-03-05 2015-05-27 浪潮电子信息产业股份有限公司 一种基于x86架构处理器和FPGA的高性能异构计算平台

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050183045A1 (en) * 2002-02-22 2005-08-18 Xilinx, Inc. Method and system for integrating cores in FPGA-based system-on-chip (SoC)
CN1584834A (zh) * 2003-08-23 2005-02-23 鸿富锦精密工业（深圳）有限公司 基于板级支持包的硬件初始化系统及方法
CN104142845A (zh) * 2014-07-21 2014-11-12 中国人民解放军信息工程大学 基于OpenCL-To-FPGA的CT图像重建反投影加速方法
CN104657330A (zh) * 2015-03-05 2015-05-27 浪潮电子信息产业股份有限公司 一种基于x86架构处理器和FPGA的高性能异构计算平台

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106528490B (zh) * 2016-11-30 2020-02-07 郑州云海信息技术有限公司 一种fpga异构加速计算装置及系统
CN106776466A (zh) * 2016-11-30 2017-05-31 郑州云海信息技术有限公司 一种fpga异构加速计算装置及系统
CN106528490A (zh) * 2016-11-30 2017-03-22 郑州云海信息技术有限公司 一种fpga异构加速计算装置及系统
CN106778015A (zh) * 2016-12-29 2017-05-31 哈尔滨工业大学（威海） 一种基于云平台中fpga异构加速基因计算方法
CN106970894A (zh) * 2017-04-20 2017-07-21 广东浪潮大数据研究有限公司 一种基于Arria10的FPGA异构加速卡
CN107172099A (zh) * 2017-07-12 2017-09-15 济南浪潮高新科技投资发展有限公司 一种MMtel应用服务器中密钥可配置系统及方法
CN107172099B (zh) * 2017-07-12 2020-04-07 浪潮集团有限公司 一种MMtel应用服务器中密钥可配置系统及方法
CN109284250A (zh) * 2017-09-11 2019-01-29 南京弹跳力信息技术有限公司 一种基于大规模fpga芯片的计算加速系统及其加速方法
CN107610040A (zh) * 2017-09-25 2018-01-19 郑州云海信息技术有限公司 一种超像素图像分割的方法、装置及系统
CN107885693A (zh) * 2017-11-28 2018-04-06 南京理工大学 基于pcie3.0的大容量高速数据传输与存储系统及方法
CN107977256A (zh) * 2017-12-15 2018-05-01 郑州云海信息技术有限公司 一种对fpga加速卡的访问方法、装置及介质
CN108776649A (zh) * 2018-06-11 2018-11-09 山东超越数控电子股份有限公司 一种基于cpu+fpga异构计算系统及其加速方法
CN108921289A (zh) * 2018-06-20 2018-11-30 郑州云海信息技术有限公司 一种fpga异构加速方法、装置及系统
CN108921289B (zh) * 2018-06-20 2021-10-29 郑州云海信息技术有限公司 一种fpga异构加速方法、装置及系统
CN109408148A (zh) * 2018-10-25 2019-03-01 北京计算机技术及应用研究所 一种国产化计算平台及其应用加速方法
WO2020113966A1 (zh) * 2018-12-03 2020-06-11 山东浪潮人工智能研究院有限公司 一种高效能融合服务器架构
CN109739833A (zh) * 2018-12-18 2019-05-10 山东超越数控电子股份有限公司 一种基于fpga的国产平台数据库加速系统及方法
CN109800202B (zh) * 2019-01-17 2022-02-18 郑州云海信息技术有限公司 一种基于pcie的数据传输系统、方法及装置
CN109800202A (zh) * 2019-01-17 2019-05-24 郑州云海信息技术有限公司 一种基于pcie的数据传输系统、方法及装置
CN110490300B (zh) * 2019-07-26 2022-03-15 苏州浪潮智能科技有限公司 一种基于深度学习的运算加速方法、装置及系统
CN110490300A (zh) * 2019-07-26 2019-11-22 苏州浪潮智能科技有限公司 一种基于深度学习的运算加速方法、装置及系统
CN110618956A (zh) * 2019-08-01 2019-12-27 苏州浪潮智能科技有限公司 一种bmc云平台资源池化方法与系统
CN110618956B (zh) * 2019-08-01 2021-06-29 苏州浪潮智能科技有限公司 一种bmc云平台资源池化方法与系统
CN111143258A (zh) * 2019-12-29 2020-05-12 苏州浪潮智能科技有限公司 一种基于Opencl的系统访问FPGA的方法、系统、设备以及介质
CN111488051A (zh) * 2020-03-06 2020-08-04 复旦大学 基于cpu和fpga协同计算的云端深度神经网络优化方法
CN114326452B (zh) * 2020-10-10 2023-11-21 中国科学院沈阳自动化研究所 一种用于精密运动控制的异构计算加速方法
CN114326452A (zh) * 2020-10-10 2022-04-12 中国科学院沈阳自动化研究所 一种用于精密运动控制的异构计算加速方法
CN113238869A (zh) * 2021-05-28 2021-08-10 北京达佳互联信息技术有限公司 一种计算加速方法、设备和系统及存储介质
CN113553191B (zh) * 2021-09-17 2022-01-04 深圳致星科技有限公司 用于联邦学习和隐私计算的异构处理系统
US11676074B2 (en) 2021-09-17 2023-06-13 Clustar Technology Co., Ltd. Heterogeneous processing system for federated learning and privacy-preserving computation
CN113553191A (zh) * 2021-09-17 2021-10-26 深圳致星科技有限公司 用于联邦学习和隐私计算的异构处理系统
CN113867945A (zh) * 2021-09-18 2021-12-31 广东浪潮智慧计算技术有限公司 数据处理方法、fpga加速卡及计算机可读存储介质
WO2024078059A1 (zh) * 2022-10-13 2024-04-18 华为技术有限公司 光电计算系统、加速卡和光电计算的调度方法
CN117971906A (zh) * 2024-04-02 2024-05-03 山东浪潮科学研究院有限公司 一种多卡协同数据库查询方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN106020425A (zh) 一种fpga异构加速计算系统
US11055456B2 (en) High-level synthesis (HLS) method and apparatus to specify pipeline and spatial parallelism in computer hardware
US7904850B2 (en) System and method for converting software to a register transfer (RTL) design
US7401333B2 (en) Array of parallel programmable processing engines and deterministic method of operating the same
TWI714903B (zh) 多處理器裝置及用於操作多處理器系統之方法
Al Kadi et al. FGPU: An SIMT-architecture for FPGAs
JP2019075101A (ja) インメモリのコマンド処理方法、これを適用する高帯域幅メモリ（ｈｂｍ）、及びｈｂｍシステム
JP2014501007A (ja) 汎用レジスタファイルからｓｉｍｄレジスタファイルへデータを移動させるための方法及び装置
WO2007002717A2 (en) Specifying stateful, transaction-oriented systems and apparatus for flexible mapping
CN111340185A (zh) 一种卷积神经网络加速方法、系统、终端及存储介质
CN103377157A (zh) 一种用于嵌入式数控系统的双核数据通信方法
EP2605105A2 (en) Mobile electronic devices utilizing reconfigurable processing techniques to enable higher speed applications with lowered power consumption
KR20140068863A (ko) 스케일링가능한 병렬 프로세서를 위한 시스템, 방법 및 장치
Mandal et al. An Embedded Vision Engine (EVE) for automotive vision processing
CN104346132A (zh) 应用于智能卡虚拟机运行的控制装置及智能卡虚拟机
CN108549935B (zh) 一种实现神经网络模型的装置及方法
Van Lunteren et al. Coherently attached programmable near-memory acceleration platform and its application to stencil processing
Fujita et al. OpenCL-enabled parallel raytracing for astrophysical application on multiple FPGAs with optical links
Brandon et al. General purpose computing with reconfigurable acceleration
Saldana et al. Using Partial Reconfiguration and Message Passing to Enable FPGA‐Based Generic Computing Platforms
Fujita et al. HBM2 Memory System for HPC Applications on an FPGA
US11816406B2 (en) High-level synthesis (HLS) method and apparatus to specify parallelism in computer hardware
Tremblay et al. Challenges and trends in processor design
US11809908B2 (en) Runtime virtualization of reconfigurable data flow resources
Todaro et al. Enhanced soft gpu architecture for fpgas

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161012

RJ01 Rejection of invention patent application after publication