CN107885693A - 基于pcie3.0的大容量高速数据传输与存储系统及方法 - Google Patents

基于pcie3.0的大容量高速数据传输与存储系统及方法 Download PDF

Info

Publication number
CN107885693A
CN107885693A CN201711215696.XA CN201711215696A CN107885693A CN 107885693 A CN107885693 A CN 107885693A CN 201711215696 A CN201711215696 A CN 201711215696A CN 107885693 A CN107885693 A CN 107885693A
Authority
CN
China
Prior art keywords
data
module
transmission
host computer
capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711215696.XA
Other languages
English (en)
Inventor
季德林
范佳敏
杨建超
曹鑫泉
顾红
苏卫民
陆锦辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Science and Technology
Original Assignee
Nanjing University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Science and Technology filed Critical Nanjing University of Science and Technology
Priority to CN201711215696.XA priority Critical patent/CN107885693A/zh
Publication of CN107885693A publication Critical patent/CN107885693A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种基于PCIE3.0的大容量高速数据传输与存储系统及方法。该系统包括FPGA板卡、DDR3、上位机数据接收/发送模块、电源模块、时钟模块、实时容量检测模块、固态磁盘阵列模块、波形显示模块、自测数据验证模块，所述FPGA板卡包括自测数据产生模块、板卡数据发送/接收模块。本发明提高了数据传输的速度，增大了高速数据存储容量，并且能够判断系统的工作性能，选择数据存储位置。

Description

基于PCIE3.0的大容量高速数据传输与存储系统及方法
技术领域
本发明涉及通信领域，具体是涉及一种基于PCIE3.0的大容量高速数据传输与存储系统及方法
背景技术
随着信息技术高速发展，数据处理的吞吐量越来越大，对其高速实时性的要求也越来越高，因此数据的高速传输和实时存储技术在数字信号处理中显得越发重要。评估一个数据传输与存储系统的质量，主要考虑处理数据的速度和储存容量。在保证稳定性的条件下，尽可能提高数据读写速率和储存容量，便能满足现代工业和科学研究对系统速度与容量的要求。
PCIE作为第三代高性能I/O总线，在总线结构上较上一代PCI总线发生了根本性的变革，主要体现在将PCI的并行总线变为PCIE的串行总线，使用高速差分信号，并采用了端到端的数据传输方式；PCIE采用双向传输模式，接收和发送分别占用一对差分对，这样的传输方式大大提高了传输速率。现有技术多基于PCIE1.0、PCIE2.0、USB3.0设计数据传输与存储系统，但是PCIE1.0单通道最大理论传输数据速率为250MB/s，PCIE2.0单通道最大理论传输数据速率为500MB/s，USB3.0最大理论传输数据速率同样为500MB/s，仍然不能满足雷达回波数据采集对传输数据速率的要求。
发明内容
本发明的目的在于提供一种基于PCIE3.0的大容量高速数据传输与存储系统，实现高速数据传输和大容量数据存储。
实现本发明目的的技术方案为：一种基于PCIE3.0的大容量高速数据传输与存储系统，包括FPGA板卡、DDR3、上位机数据接收/发送模块、电源模块、时钟模块、实时容量检测模块、固态磁盘阵列模块、波形显示模块、自测数据验证模块,其中：所述FPGA板卡包括自测数据产生模块、板卡数据发送/接收模块，自测数据产生模块用于产生需要发送的自测试数据，板卡数据发送/接收模块用于把DDR3缓存的数据通过PCIE3.0接口传输至上位机，或将上位机产生的数据通过PCIE3.0接口传输至DDR3存储；所述DDR3用于对板卡发送或接收的数据进行缓存；所述上位机数据接收/发送模块用于将上位机产生的数据通过PCIE3.0传输至DDR3存储，或将DDR3缓存的数据通过PCIE3.0传输至上位机内存进行缓存；所述电源模块用于为FPGA板卡供电；所述时钟模块用于为FPGA板卡提供工作时钟；所述实时容量检测模块用于检测固态磁盘阵列模块的可用空间，判断该空间是否能存储大容量数据；所述固态磁盘阵列模块用于对上位机数据接收/发送模块缓存的数据进行存储；所述波形显示模块用于显示从板卡数据发送/接收模块接收的数据波形；所述自测数据验证模块用于验证所传数据的完整性与准确性。
基于PCIE3.0的大容量高速数据传输与存储方法，其特征在于，提供FPGA板卡发送数据给上位机，上位机发送数据给FPGA板卡，以及自检模式三种数据传输模式，在PCIE3.0接口传输数据前，首先检测接收方剩余存储容量，如果足够，则接收传输数据，否则，反馈给发送方不发送数据。
本发明与现有技术相比，其显著优点为：(1)本发明通过PCIe3.0能够实现8通道下以5.4GB/s的高速率传输数据；(2)本发明可以对数据进行自测试，验证所传数据的完整性与准确性，从而判断系统的工作性能；(3)本发明通过描述符列表的方式开辟不连续存储空间从而完成分散-集中式DMA，提高了传输速度；(4)本发明可以使用磁盘阵列卡组建RAID的方式实现大容量高速数据存储；(5)本发明可以对选择的存储空间进行实时容量检测，从而选择数据存储位置。
附图说明
图1是本发明基于PCIE3.0的高速数据传输与存储系统的结构框图。
图2是本发明上位机模块的操作流程图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明方案。
结合图1，一种基于PCIE3.0的大容量高速数据传输与存储系统，包括FPGA板卡、DDR3、上位机数据接收/发送模块、电源模块、时钟模块、实时容量检测模块、固态磁盘阵列模块、波形显示模块、自测数据验证模块,其中：所述FPGA板卡包括自测数据产生模块、板卡数据发送/接收模块，自测数据产生模块用于产生需要发送的自测试数据，板卡数据发送/接收模块用于把DDR3缓存的数据通过PCIE3.0接口传输至上位机，或将上位机产生的数据通过PCIE3.0接口传输至DDR3存储；所述DDR3用于对板卡发送或接收的数据进行缓存；所述上位机数据接收/发送模块用于将上位机产生的数据通过PCIE3.0传输至DDR3存储，或将DDR3缓存的数据通过PCIE3.0传输至上位机内存进行缓存；所述电源模块用于为FPGA板卡供电；所述时钟模块用于为FPGA板卡提供工作时钟；所述实时容量检测模块用于检测固态磁盘阵列模块的可用空间，判断该空间是否能存储大容量数据；所述固态磁盘阵列模块用于对上位机数据接收/发送模块缓存的数据进行存储；所述波形显示模块用于显示从板卡数据发送/接收模块接收的数据波形；所述自测数据验证模块用于验证所传数据的完整性与准确性。
各模块的具体设置如下：
所述DDR3使用乒乓存储结构，实现较高的数据存储速率。
所述板卡数据发送/接收模块通过接收描述符列表发起分散-集中式DMA把DDR3缓存的数据通过PCIE3.0接口传输至上位机，或将上位机产生的数据通过PCIE3.0接口传输至DDR3存储，所述描述符列表包括传输的源地址、目的地址、本次传输的数据量、下一次传输的描述符地址。
所述时钟模块用于为FPGA板卡提供工作时钟，主板提供100MHz的时钟给FPGA，经过时钟模块的PLL之后输出250MHz时钟，供DMA传输使用。
所述上位机数据接收/发送模块包括初始化模块、模式设置模块和传输模式配置模块，其中初始化模块驱动程序对系统资源，包括设备资源、存储空间、内核资源、XDMA资源，进行配置与初始化；模式设置模块选择中断方式或者轮询方式传输数据，中断方式即接收到中断后进入中断处理函数，开始XDMA传输，轮询方式即定时向设备发出询问是否需要服务；传输模式配置模块选择手动模式或自动模式结束数据传输，手动模式在传输开始后，选取需要的时间节点，手动点击界面结束按钮结束传输，自动模式通过设置传输的数据量，在传输达到所设数据量时自动结束传输。
所述固态磁盘阵列模块采用磁盘阵列卡组建RAID的方式实现数据存储。通过专用处理器来实现RAID功能，在系统运行过程中不占用计算机内存和CPU资源，无需操作系统的干预。本实施例采用Avago公司出品的MegaRAID SAS9271-8i磁盘阵列卡与三星公司出品的850pro固态硬盘组建本系统的存储模块。此磁盘阵列卡提供2个SFF8087连接端子，支持连接最多128个SAS或SATA装置(可直连8个)，采用PCIE3.0x8主机接口，满足高传输速率要求。
所述自测数据验证模块通过检验数据量及其误差功率来验证所传数据的完整性与准确性。
上述数据传输与存储系统提供FPGA板卡发送数据给上位机，上位机发送数据给FPGA板卡，以及自检模式三种数据传输模式。图2为上位机接收流程图，详细介绍在自检模式下将数据通过PCIE总线从板卡传输至PC机的流程：
步骤1、板卡上电之后会进行初始化操作，FPGA复位各控制信号及状态信号，自测数据产生模块产生自加1的数据，模拟雷达AD采集的信号以乒乓的方式存入DDR3。板卡数据接收/发送模块等待上位机数据接收/接收模块发送描述符列表。同时，打开上位机控制程序，通过初始化模块初始化设备资源、存储空间、内核资源、XDMA资源；通过模式配置模块选择中断方式或者轮询方式传输数据；通过传输模式配置模块选择手动模式或自动模式结束数据传输。
步骤2、板卡数据接收/发送模块检测到DDR3中的自测数据大于一次DMA传输的数据量后，如果之前选择的是中断方式则产生一个中断通知上位机接收/发送模块，如果选择轮询方式，则将BAR空间寄存器置位。
步骤3、实时容量检测模块检测固态磁盘阵列模块的剩余容量，以便判断该空间是否能存储大容量数据。如果剩余空间足够，并且在中断方式下上位机数据接收/发送模块收到中断后，或在轮询方式下上位机数据接收/发送模块检测到寄存器置位后，上位机发送描述符列表配置每次传输的数据包大小、传输次数以及DDR3的数据起始地址。如果剩余空间不足，反馈给板卡数据接收/发送模块不再发送数据。
步骤4、板卡数据接收/发送模块接收到描述符列表后，根据传输要求获取DDR3地址内数据，打包成TLP包发送至上位机数据接收模块。
步骤5、传输完一次DMA数据后，此次传输操作结束，上位机程序将此次传输的数据写入文件存至固态磁盘阵列。板卡复位各控制信号及状态信号，等待下一个描述符列表。在自动模式下，传输预设次数的DMA后整个传输过程完成。在手动模式下，点击上位机界面上结束传输按钮完成传输。
步骤6、传输完成后，波形显示模块将数据波形绘成图，自测数据验证模块计算磁盘阵列中所存数据的数据量及误差功率验证所传数据的完整性与准确性。
当系统接收雷达AD采集数据时，板卡作发送端，上位机作接收端，工作流程与自检模式类似，只是将DDR3中写入的数据由自测数据替换为雷达AD采集数据，并且最后不再做自测数据验证。
当系统需要上位机将数据送给FPGA处理时，板卡作接收端，上位机作发送端，工作流程如下：
步骤1、板卡上电之后会进行初始化操作，FPGA复位各控制信号及状态信号，板卡数据接收模块等待上位机数据发送模块发送描述符列表。同时，打开上位机控制程序，通过初始化模块初始化设备资源、存储空间、内核资源、XDMA资源；通过模式配置模块选择中断方式或者轮询方式传输数据；通过传输模式配置模块选择手动模式或自动模式结束数据传输。
步骤2、上位机发送描述符列表配置每次传输的数据包大小、传输次数以及存入DDR3数据的起始地址。
步骤3、板卡数据接收/发送模块接收到描述符列表后检测DDR3剩余容量，如果之前选择的是中断方式则产生一个中断通知上位机数据发送模块，如果选择轮询方式，则将BAR空间寄存器置位。
步骤4、在中断方式下上位机数据发送模块收到中断后，或在轮询方式下上位机数据接收/发送模块检测到寄存器置位后，根据传输要求将数据打包成TLP包发送至板卡数据接收/发送模块,板卡数据接收/发送模块将数据存入DDR3。
步骤5、传输完一次DMA数据后，此次传输操作结束。板卡复位各控制信号及状态信号，等待下一个描述符列表。在自动模式下，传输预设次数的DMA后整个传输过程完成。在手动模式下，点击上位机界面上结束传输按钮完成传输。

Claims (9)

1.基于PCIE3.0的大容量高速数据传输与存储系统，其特征在于，包括FPGA板卡、DDR3、上位机数据接收/发送模块、电源模块、时钟模块、实时容量检测模块、固态磁盘阵列模块、波形显示模块、自测数据验证模块，其中：所述FPGA板卡包括自测数据产生模块、板卡数据发送/接收模块，自测数据产生模块用于产生需要发送的自测试数据，板卡数据发送/接收模块用于把DDR3缓存的数据通过PCIE3.0接口传输至上位机，或将上位机产生的数据通过PCIE3.0接口传输至DDR3存储；所述DDR3用于对板卡发送或接收的数据进行缓存；所述上位机数据接收/发送模块用于将上位机产生的数据通过PCIE3.0传输至DDR3存储，或将DDR3缓存的数据通过PCIE3.0传输至上位机内存进行缓存；所述电源模块用于为FPGA板卡供电；所述时钟模块用于为FPGA板卡提供工作时钟；所述实时容量检测模块用于检测固态磁盘阵列模块的可用空间，判断该空间是否能存储大容量数据；所述固态磁盘阵列模块用于对上位机数据接收/发送模块缓存的数据进行存储；所述波形显示模块用于显示从板卡数据发送/接收模块接收的数据波形；所述自测数据验证模块用于验证所传数据的完整性与准确性。
2.根据权利要求1所述基于PCIE3.0的大容量高速数据传输与存储系统，其特征在于，所述DDR3使用乒乓存储结构。
3.根据权利要求1所述基于PCIE3.0的大容量高速数据传输与存储系统，其特征在于，所述板卡数据发送/接收模块通过发送描述符列表发起分散-集中式DMA把DDR3缓存的数据通过PCIE3.0接口传输至上位机，或将上位机产生的数据通过PCIE3.0接口传输至DDR3存储，所述描述符列表包括传输的源地址、目的地址、本次传输的数据量、下一次传输的描述符地址。
4.根据权利要求1所述基于PCIE3.0的大容量高速数据传输与存储系统，其特征在于，所述上位机数据接收/发送模块包括初始化模块、模式设置模块和传输模式配置模块，其中初始化模块驱动程序对系统资源，包括设备资源、存储空间、内核资源、XDMA资源，进行配置与初始化；模式设置模块选择中断方式或者轮询方式传输数据，中断方式即接收到中断后进入中断处理函数，开始XDMA传输，轮询方式即定时向设备发出询问是否需要服务；传输模式配置模块选择手动模式或自动模式结束数据传输，手动模式在传输开始后，选取需要的时间节点，手动点击界面结束按钮结束传输，自动模式通过设置传输的数据量，在传输达到所设数据量时自动结束传输。
5.根据权利要求1所述基于PCIE3.0的大容量高速数据传输与存储系统，其特征在于，所述时钟模块产生250MHz时钟。
6.根据权利要求1所述基于PCIE3.0的大容量高速数据传输与存储系统，其特征在于，所述固态磁盘阵列模块采用磁盘阵列卡组建RAID的方式实现数据存储。
7.根据权利要求1所述基于PCIE3.0的大容量高速数据传输与存储系统，其特征在于，所述自测数据验证模块通过验证数据量及其误差功率验证所传数据的完整性与准确性。
8.基于PCIE3.0的大容量高速数据传输与存储方法，其特征在于，提供FPGA板卡发送数据给上位机，上位机发送数据给FPGA板卡，以及自检模式三种数据传输模式，在PCIE3.0接口传输数据前，首先检测接收方剩余存储容量，如果足够，则接收传输数据，否则，反馈给发送方不发送数据。
9.根据权利要求8所述的数据传输与存储方法，其特征在于，三种数据传输模式具体为：
当FPGA板卡发送数据给上位机时，首先DDR3对数据进行乒乓缓存；然后实时容量检测模块检测固态磁盘阵列模块的剩余容量，如果足够，则接收传输数据，否则，反馈给板卡数据发送模块不发送数据；接着板卡数据发送模块将数据发送给上位机数据接收模块；固态磁盘阵列模块存储接收数据；波形显示模块显示接收数据的波形；
当上位机发送数据给FPGA板卡时，首先板卡数据接收模块判断DDR3的剩余容量，如果足够，则接收传输数据，否则，反馈给上位机数据发送模块不发送数据；接着上位机数据发送模块将数据发送给板卡数据接收模块，板卡数据接收模块将数据存入DDR3。
当工作在自检模式时，首先自测数据产生模块生成自加1数据；然后DDR3对数据进行乒乓缓存；接着实时容量检测模块检测固态磁盘阵列模块的剩余容量，如果足够，则接收传输数据，否则，反馈给板卡数据发送模块不发送数据；最后板卡数据发送模块将自测数据发送给上位机数据接收模块；固态磁盘阵列模块存储接收数据；波形显示模块显示接收数据的波形；自测数据验证模块检测所传数据的完整性与准确性。
CN201711215696.XA 2017-11-28 2017-11-28 基于pcie3.0的大容量高速数据传输与存储系统及方法 Pending CN107885693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711215696.XA CN107885693A (zh) 2017-11-28 2017-11-28 基于pcie3.0的大容量高速数据传输与存储系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711215696.XA CN107885693A (zh) 2017-11-28 2017-11-28 基于pcie3.0的大容量高速数据传输与存储系统及方法

Publications (1)

Publication Number Publication Date
CN107885693A true CN107885693A (zh) 2018-04-06

Family

ID=61775728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711215696.XA Pending CN107885693A (zh) 2017-11-28 2017-11-28 基于pcie3.0的大容量高速数据传输与存储系统及方法

Country Status (1)

Country Link
CN (1) CN107885693A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109710186A (zh) * 2018-12-21 2019-05-03 南京理工大学 一种基于eMMC阵列的高速数据存储与传输系统
CN111339018A (zh) * 2020-02-18 2020-06-26 济南浪潮高新科技投资发展有限公司 一种fpga板卡间速率可调的高速数据传输系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103559156A (zh) * 2013-11-11 2014-02-05 北京大学 一种fpga与计算机之间的通信系统
US20150254003A1 (en) * 2014-03-10 2015-09-10 Futurewei Technologies, Inc. Rdma-ssd dual-port unified memory and network controller
CN105549916A (zh) * 2015-12-31 2016-05-04 湖南国科微电子股份有限公司 PCIe固态硬盘控制器、基于PCIe的存储系统及其数据读写方法
CN105955899A (zh) * 2016-04-22 2016-09-21 西安电子科技大学 基于全固态半导体存储器阵列的雷达数字信号处理装置
CN106020425A (zh) * 2016-05-27 2016-10-12 浪潮(北京)电子信息产业有限公司 一种fpga异构加速计算系统
CN107301140A (zh) * 2017-06-27 2017-10-27 山东超越数控电子有限公司 一种利用fpga接口板采用dma进行数据传输的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103559156A (zh) * 2013-11-11 2014-02-05 北京大学 一种fpga与计算机之间的通信系统
US20150254003A1 (en) * 2014-03-10 2015-09-10 Futurewei Technologies, Inc. Rdma-ssd dual-port unified memory and network controller
CN105549916A (zh) * 2015-12-31 2016-05-04 湖南国科微电子股份有限公司 PCIe固态硬盘控制器、基于PCIe的存储系统及其数据读写方法
CN105955899A (zh) * 2016-04-22 2016-09-21 西安电子科技大学 基于全固态半导体存储器阵列的雷达数字信号处理装置
CN106020425A (zh) * 2016-05-27 2016-10-12 浪潮(北京)电子信息产业有限公司 一种fpga异构加速计算系统
CN107301140A (zh) * 2017-06-27 2017-10-27 山东超越数控电子有限公司 一种利用fpga接口板采用dma进行数据传输的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
丁维浩: "数据采集系统中PCIE_DMA总线传输设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
业青青: "基于FPGA的PCI Express 3.0高速DMA控制器设计", 《数字技术与应用》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109710186A (zh) * 2018-12-21 2019-05-03 南京理工大学 一种基于eMMC阵列的高速数据存储与传输系统
CN111339018A (zh) * 2020-02-18 2020-06-26 济南浪潮高新科技投资发展有限公司 一种fpga板卡间速率可调的高速数据传输系统及方法
CN111339018B (zh) * 2020-02-18 2023-08-25 山东浪潮科学研究院有限公司 一种fpga板卡间速率可调的高速数据传输系统及方法

Similar Documents

Publication Publication Date Title
US10496332B2 (en) Data path training and timing signal compensation for non-volatile memory device interface
KR101988260B1 (ko) 임베디드 멀티미디어 카드, 및 이의 동작 방법
KR101932920B1 (ko) 비휘발성 메모리 카드를 제어하는 호스트, 이를 포함하는 시스템 및 이의 동작 방법
US7640378B2 (en) Method and apparatus for improving the performance of USB mass storage devices in the presence of long transmission delays
US7328399B2 (en) Synchronous serial data communication bus
CN108268414B (zh) 基于spi模式的sd卡驱动器及其控制方法
CN103178872B (zh) 通过以太网延长usb系统传输距离的方法及装置
CN106815157A (zh) 一种数据采集模块及数据采集系统
CN107168644B (zh) 基于sfp光纤接口的高速大容量宽带i/q数据记录仪
US9411700B2 (en) Storage tester capable of individual control for a plurality of storage
CN102073611B (zh) 一种i2c总线控制系统及方法
US20130290594A1 (en) Core-driven translation and loopback test
CN113760748A (zh) 一种fpga原型验证装置及方法
CN107766261A (zh) 数据校验的方法、装置以及网卡
CN107885693A (zh) 基于pcie3.0的大容量高速数据传输与存储系统及方法
CN107766266B (zh) 基于FPGA和PCIe的高速数据采集与存储系统
CN102880427A (zh) 一种基于fpga的sata主控制器
CN105094886A (zh) 一种从pc机烧录序列号至含rs485总线的下位机的装置和方法
CN106649158B (zh) 通过i2c接口读写内部寄存器堆的装置及方法
CN105356988A (zh) 一种基于PCIe的全双工DMA传输方法
CN112346665B (zh) 基于pcie的通信方法、装置、设备、系统及存储介质
CN220065193U (zh) 操作nvm芯片的控制部件的接口电路
CN116340217A (zh) 数据处理方法及相关装置
WO2022179368A1 (zh) 优化闪存颗粒的方法和相关装置
US7853843B2 (en) Method and system for testing chips

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180406

RJ01 Rejection of invention patent application after publication