CN111143258A - 一种基于Opencl的系统访问FPGA的方法、系统、设备以及介质 - Google Patents
一种基于Opencl的系统访问FPGA的方法、系统、设备以及介质 Download PDFInfo
- Publication number
- CN111143258A CN111143258A CN201911385777.3A CN201911385777A CN111143258A CN 111143258 A CN111143258 A CN 111143258A CN 201911385777 A CN201911385777 A CN 201911385777A CN 111143258 A CN111143258 A CN 111143258A
- Authority
- CN
- China
- Prior art keywords
- fpga
- version number
- program file
- tree nodes
- version
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000004044 response Effects 0.000 claims description 18
- 238000004590 computer program Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种基于Opencl的系统访问FPGA的方法，包括以下步骤：检测是否有FPGA接入；响应于所述FPGA接入，获取所述FPGA的版本号；根据所述FPGA的版本号创建相应数量的设备树节点；利用若干个所述设备树节点分别独立地访问所述FPGA。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案根据FPGA的版本号创建对应数量的设备树节点，这样同一个用户可以创建多个任务，并通过多个设备树节点在同一个FPGA上并行执行多个任务，或者多个用户可以通过多个设备树节点同时访问同一个FPGA。
Description
技术领域
本发明涉及FPGA领域，具体涉及一种基于Opencl的系统访问FPGA的方法、设备以及存储介质。
背景技术
OpenCL软件系统再有新的FPGA板卡插入后，会进行识别和发现。当识别到是FPGA本机加速卡的时候，会进行驱动的加载，并在驱动的设备树上创建一个设备树节点(例如/dev/fpga0)，这样用户层的程序，就会通过这个设备树节点建立一个通道，对FPGA进行读写操作和数据搬移，完成和FPGA板卡的数据交互。
但是OpenCL对同一个FPGA的板卡在设备树上只创建一个设备树节点，相应用户的应用程序也只能有一个操作接口(/dev/fpga0)。无论FPGA板卡上有多少个DMA控制器，也只能有一个控制器得到充分的使用。对应用户的程序也只能启动一个任务来操作，无法实现同时操作多个任务来提高传输的效率，也无法实现多用户同时操作同一个FPGA板卡。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例的提出一种基于Opencl的系统访问FPGA的方法，包括以下步骤：
检测是否有FPGA接入；
响应于所述FPGA接入，获取所述FPGA的版本号；
根据所述FPGA的版本号创建相应数量的设备树节点；
利用若干个所述设备树节点分别独立地访问所述FPGA。
在一些实施例中，响应于所述FPGA接入，获取所述FPGA的版本号，进一步包括：
检测所述FPGA的Flash芯片中是否存在固化的程序文件；
响应于存在所述固化的程序文件，读取所述FPGA的版本寄存器的标志位；
根据所述标志位确定所述FPGA的版本号。
在一些实施例中，还包括：
响应于不存在所述固化的程序文件，向所述FPGA中烧录所述程序文件；
响应于烧录成功，读取所述FPGA的版本寄存器的标志位并根据所述标志位确定所述FPGA的版本号，或者，直接根据向所述FPGA中烧录的所述程序文件确定所述FPGA的版本号。
在一些实施例中，根据所述FPGA的版本号创建相应数量的设备树节点，进一步包括：
根据所述FPGA的版本号确定所述FPGA提供的DMA的数量；
创建与所述DMA的数量相同的设备树节点。
在一些实施例中，利用若干个所述设备树节点分别独立地访问所述FPGA，进一步包括：
创建若干个任务；
将每一个任务分别与一个所述设备树节点绑定；
建立绑定所述任务的每一个所述设备树节点与对应的所述DMA的通道，通过所述通道独立地访问对应的DMA。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种基于Opencl的系统，包括：
检测模块，所述检测模块配置为检测是否有FPGA接入；
获取模块，所述获取模块配置为响应于所述FPGA接入，获取所述FPGA的版本号；
设备树节点生成模块，所述设备树节点生成模块配置为根据所述FPGA的版本号创建相应数量的设备树节点；
驱动模块，所述驱动模块配置为利用若干个所述设备树节点分别独立地访问所述FPGA。
在一些实施例中，所述获取模块还配置为：
检测所述FPGA的Flash芯片中是否存在固化的程序文件；
响应于存在所述固化的程序文件，读取所述FPGA的版本寄存器的标志位；
根据所述标志位确定所述FPGA的版本号；
响应于不存在所述固化的程序文件，向所述FPGA中烧录所述程序文件；
响应于烧录成功，读取所述FPGA的版本寄存器的标志位并根据所述标志位确定所述FPGA的版本号，或者，直接根据向所述FPGA中烧录的所述程序文件确定所述FPGA的版本号。
在一些实施例中，设备树节点生成模块还配置为：
根据所述FPGA的版本号确定所述FPGA提供的DMA的数量；
创建与所述DMA的数量相同的设备树节点。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如上所述的任一种基于Opencl的系统访问FPGA方法的步骤。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行如上所述的任一种基于Opencl的系统访问FPGA方法的步骤。
本发明具有以下有益技术效果之一：本发明提出的方案根据FPGA的版本号创建对应数量的设备树节点，这样同一个用户可以创建多个任务，并通过多个设备树节点在同一个FPGA上并行执行多个任务，或者多个用户可以通过多个设备树节点同时访问同一个FPGA。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的基于Opencl的系统访问FPGA方法的流程示意图；
图2为Opencl的系统与FPGA的连接示意图；
图3为本发明的实施例提供的Opencl的系统的结构示意图；
图4为本发明的实施例提供的计算机设备的结构示意图；
图5为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
需要说明的是，在本发明的实施例中，OpenCL是一个为异构平台编写程序的框架，此异构平台可由CPU、GPU或其他类型的处理器组成。OpenCL由一门用于编写kernels(在OpenCL设备上运行的函数)的语言(基于C99)和一组用于定义并控制平台的API组成。OpenCL提供了基于任务分割和数据分割的并行计算机制。
根据本发明的一个方面，本发明的实施例提出一种基于Opencl的系统访问FPGA的方法，如图1所示，其可以包括步骤：S1，检测是否有FPGA接入；S2，响应于所述FPGA接入，获取所述FPGA的版本号；S3，根据所述FPGA的版本号创建相应数量的设备树节点；S4，利用若干个所述设备树节点分别独立地访问所述FPGA。
本发明提出的方案根据FPGA的版本号创建对应数量的设备树节点，这样同一个用户可以创建多个任务，并通过多个设备树节点在同一个FPGA上独立并行执行多个任务，或者多个用户可以通过多个设备树节点同时独立访问同一个FPGA。
在一些实施例中，在步骤S2中，响应于所述FPGA接入，获取所述FPGA的版本号，可以进一步包括：
检测所述FPGA的Flash芯片中是否存在固化的程序文件；
响应于存在所述固化的程序文件，读取所述FPGA的版本寄存器的标志位；
根据所述标志位确定所述FPGA的版本号。
具体的，由于FPGA自身的特性，在使用前需要向其烧录相关程序，因此FPGA在插入基于OpenCL的系统后，系统可以首先检测FPGA的Flash芯片中是否存在固化的程序文件，如果已经存在固化的程序文件，则说明用户已经预先向FPGA中烧录程序文件，接着则需要读取FPGA的版本寄存器的标志位，通过标志位判断FPGA中的程序文件的版本。
在一些实施例中，步骤S2还可以进一步包括：
响应于不存在所述固化的程序文件，向所述FPGA中烧录所述程序文件；
响应于烧录成功，读取所述FPGA的版本寄存器的标志位并根据所述标志位确定所述FPGA的版本号，或者，直接根据向所述FPGA中烧录的所述程序文件确定所述FPGA的版本号。
具体的，如果检测到FPGA的Flash芯片中没有存在固化的程序文件，则说明用户并没有预先向FPGA中烧录程序文件，此时则需要系统向其烧录相关程序文件。在一些实施例中，可以配置默认版本的程序文件，即系统检测到FPGA的Flash芯片中没有存在固化的程序文件，则直接向其烧录默认的程序文件。在一些实施例中，还可以根据用户需求，动态的选择向FPGA中烧录的程序文件的版本。接着，在向FPGA中烧录程序文件后，可以读取版本寄存器的标志位，根据版本寄存器的标志位获取到FPGA的版本，或者，系统直接根据向所述FPGA中烧录的所述程序文件确定所述FPGA的版本号，或者同时通过上述两种途径获取到版本号，并进行校验，以判断烧录的程序文件的版本是否正确。
在一些实施例中，在步骤S3中，根据所述FPGA的版本号创建相应数量的设备树节点，可以进一步包括：
根据所述FPGA的版本号确定所述FPGA提供的DMA的数量；
创建与所述DMA的数量相同的设备树节点。
具体的，FPGA提供的DMA的数量可以由向其烧录的程序文件的版本号确定，例如，向FPGA烧录A版本的程序文件，FPGA提供的DMA的数量可以是2个，向FPGA烧录B版本的程序文件，FPGA提供的DMA的数量可以是3个。这样，通过获取到的FPGA的版本即可确定FPGA提供的DMA的数量，然后OpenCL的驱动层就可以创建与DMA数量相同的多个字符表示的设备树节点(例如，/dev/fpga0，/dev/fpga1，...，/dev/fpgaN)。
在一些实施例中，在步骤S4中，利用若干个所述设备树节点分别访问对应的所述DMA，可以进一步包括：
创建若干个任务；
将每一个任务分别与一个所述设备树节点绑定；
建立绑定所述任务的每一个所述设备树节点与对应的所述DMA的通道，通过所述通道独立地访问对应的DMA。
具体的，如图2所示，THREAD0(/dev/fpga0)，THREAD1(/dev/fpga1)，THREAD2(/dev/fpga3)等设备树节点都指向同一个FPGA，并且每个设备树节点都对应一个独立的FPGA-DMA通道的功能，每一个通道都可以进行独立的FPGA-DMA的操作，和读写对应的操作寄存器，再将这些通道和设备树节点联系起来，使设备树节点可以通过这个FPGA-DMA通道功能来操作FPGA，并且多个通道相互独立操作相互不干扰。并且在驱动层映射BAR空间的时候，将FPGA的每组DMA控制器的资源都映射给主机，使主机端可以进行多组DMA控制器的操作，这样主机软件的驱动层就可以使用FPGA上多个DMA的控制单元来进行数据的搬移和控制，来达到数据的并行上传和下载了。这样上层的用户程序就可创建多个任务，每个任务帮定不同的设备树节点，并分别建立独立的通道，这样每个设备树节点对应独立的FPGA-DMA的通道，即可实现同时操作访问同一个FPGA设备，以并行执行多个任务。
需要说明的是，各个设备树节点的创建可以在同一驱动中实现，并且各个设备树节点并行访问同一个FPGA时，可以通过同一个PCIE接口实现，即各个设备树节点之间是相互独立的，多个用户可以分别独立的使用各个设备树节点或者同一个用户可以创建多个任务，每个任务可以独立使用一个设备树节点，并且由于PCIE接口高带宽的特点，多个设备树节点在访问FPGA时可以仅通过同一个PCIE接口。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种基于Opencl的系统400，如图3所示，包括：
检测模块401，所述检测模块401配置为检测是否有FPGA接入；
获取模块402，所述获取模块402配置为响应于所述FPGA接入，获取所述FPGA的版本号；
设备树节点生成模块403，所述设备树节点生成模块403配置为根据所述FPGA的版本号创建相应数量的设备树节点；
驱动模块404，所述驱动模块404配置为利用若干个所述设备树节点分别独立地访问所述FPGA。
在一些实施例中，所述获取模块402还配置为：
检测所述FPGA的Flash芯片中是否存在固化的程序文件；
响应于存在所述固化的程序文件，读取所述FPGA的版本寄存器的标志位；
根据所述标志位确定所述FPGA的版本号；
响应于不存在所述固化的程序文件，向所述FPGA中烧录所述程序文件；
响应于烧录成功，读取所述FPGA的版本寄存器的标志位并根据所述标志位确定所述FPGA的版本号，或者，直接根据向所述FPGA中烧录的所述程序文件确定所述FPGA的版本号。
在一些实施例中，设备树节点生成模块403还配置为：
根据所述FPGA的版本号确定所述FPGA提供的DMA的数量；
创建与所述DMA的数量相同的设备树节点。
基于同一发明构思，根据本发明的另一个方面，如图4所示，本发明的实施例还提供了一种计算机设备501，包括：
至少一个处理器520；以及
存储器510，存储器510存储有可在处理器上运行的计算机程序511，处理器520执行程序时执行如上的任一种基于Opencl的系统访问FPGA的方法的步骤。
基于同一发明构思，根据本发明的另一个方面，如图5所示，本发明的实施例还提供了一种计算机可读存储介质601，计算机可读存储介质601存储有计算机程序指令610，计算机程序指令610被处理器执行时执行如上的任一种基于Opencl的系统访问FPGA的方法的步骤。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，典型地，本发明实施例公开的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种基于Opencl的系统访问FPGA的方法，包括以下步骤：
检测是否有FPGA接入；
响应于所述FPGA接入，获取所述FPGA的版本号；
根据所述FPGA的版本号创建相应数量的设备树节点；
利用若干个所述设备树节点分别独立地访问所述FPGA。
2.如权利要求1所述的方法，其特征在于，响应于所述FPGA接入，获取所述FPGA的版本号，进一步包括：
检测所述FPGA的Flash芯片中是否存在固化的程序文件；
响应于存在所述固化的程序文件，读取所述FPGA的版本寄存器的标志位；
根据所述标志位确定所述FPGA的版本号。
3.如权利要求2所述的方法，其特征在于，还包括：
响应于不存在所述固化的程序文件，向所述FPGA中烧录所述程序文件；
响应于烧录成功，读取所述FPGA的版本寄存器的标志位并根据所述标志位确定所述FPGA的版本号，或者，直接根据向所述FPGA中烧录的所述程序文件确定所述FPGA的版本号。
4.如权利要求1所述的方法，其特征在于，根据所述FPGA的版本号创建相应数量的设备树节点，进一步包括：
根据所述FPGA的版本号确定所述FPGA提供的DMA的数量；
创建与所述DMA的数量相同的所述设备树节点。
5.如权利要求4所述的方法，其特征在于，利用若干个所述设备树节点分别独立地访问所述FPGA，进一步包括：
创建若干个任务；
将每一个任务分别与一个所述设备树节点绑定；
建立绑定所述任务的每一个所述设备树节点与对应的所述DMA的通道，通过所述通道独立地访问对应的DMA。
6.一种基于Opencl的系统，包括：
检测模块，所述检测模块配置为检测是否有FPGA接入；
获取模块，所述获取模块配置为响应于所述FPGA接入，获取所述FPGA的版本号；
设备树节点生成模块，所述设备树节点生成模块配置为根据所述FPGA的版本号创建相应数量的设备树节点；
驱动模块，所述驱动模块配置为利用若干个所述设备树节点分别独立地访问所述FPGA。
7.如权利要求6所述的系统，其特征在于，所述获取模块还配置为：
检测所述FPGA的Flash芯片中是否存在固化的程序文件；
响应于存在所述固化的程序文件，读取所述FPGA的版本寄存器的标志位；
根据所述标志位确定所述FPGA的版本号；
响应于不存在所述固化的程序文件，向所述FPGA中烧录所述程序文件；
响应于烧录成功，读取所述FPGA的版本寄存器的标志位并根据所述标志位确定所述FPGA的版本号，或者，直接根据向所述FPGA中烧录的所述程序文件确定所述FPGA的版本号。
8.如权利要求6所述的系统，其特征在于，设备树节点生成模块还配置为：
根据所述FPGA的版本号确定所述FPGA提供的DMA的数量；
创建与所述DMA的数量相同的设备树节点。
9.一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-5任意一项所述的方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行如权利要求1-5任意一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911385777.3A CN111143258B (zh) | 2019-12-29 | 2019-12-29 | 一种基于Opencl的系统访问FPGA的方法、系统、设备以及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911385777.3A CN111143258B (zh) | 2019-12-29 | 2019-12-29 | 一种基于Opencl的系统访问FPGA的方法、系统、设备以及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111143258A true CN111143258A (zh) | 2020-05-12 |
| CN111143258B CN111143258B (zh) | 2022-03-01 |
Family
ID=70521380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911385777.3A Active CN111143258B (zh) | 2019-12-29 | 2019-12-29 | 一种基于Opencl的系统访问FPGA的方法、系统、设备以及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111143258B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112235198A (zh) * | 2020-10-15 | 2021-01-15 | 东莞飞思凌通信技术有限公司 | 一种基于fpga实现的多用户tcam掩码匹配算法 |
| CN112689083A (zh) * | 2020-11-27 | 2021-04-20 | 深兰科技（上海）有限公司 | 车载摄像头配置方法、装置、电子设备和存储介质 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102298561A (zh) * | 2011-08-10 | 2011-12-28 | 北京百度网讯科技有限公司 | 一种对存储设备进行多通道数据处理的方法、系统和装置 |
| CN105487990A (zh) * | 2014-09-19 | 2016-04-13 | 中兴通讯股份有限公司 | 一种cpu与芯片之间传输消息报文的方法及装置 |
| CN105528319A (zh) * | 2015-12-07 | 2016-04-27 | 中国电子科技集团公司第三十二研究所 | 基于fpga的加速卡及其加速方法 |
| CN106020425A (zh) * | 2016-05-27 | 2016-10-12 | 浪潮(北京)电子信息产业有限公司 | 一种fpga异构加速计算系统 |
| CN106502935A (zh) * | 2016-11-04 | 2017-03-15 | 郑州云海信息技术有限公司 | Fpga异构加速系统、数据传输方法及fpga |
| CN107145343A (zh) * | 2017-04-05 | 2017-09-08 | 烽火通信科技股份有限公司 | 一种动态适配外围设备的系统及方法 |
| CN107491342A (zh) * | 2017-09-01 | 2017-12-19 | 郑州云海信息技术有限公司 | 一种基于fpga的多虚拟卡使用方法及系统 |
| CN108319563A (zh) * | 2018-01-08 | 2018-07-24 | 华中科技大学 | 一种基于fpga的网络功能加速方法和系统 |
| CN109343896A (zh) * | 2018-09-26 | 2019-02-15 | 山东超越数控电子股份有限公司 | 一种大数据处理系统 |
| CN109408428A (zh) * | 2018-10-29 | 2019-03-01 | 京信通信系统（中国）有限公司 | 直接内存存取的控制方法、装置及物理层加速卡 |
| CN109491934A (zh) * | 2018-09-28 | 2019-03-19 | 方信息科技（上海）有限公司 | 一种集成计算功能的存储管理系统控制方法 |
| US20190122415A1 (en) * | 2017-10-20 | 2019-04-25 | Westghats Technologies Private Limited | Graph based heterogeneous parallel processing system |
-
2019
- 2019-12-29 CN CN201911385777.3A patent/CN111143258B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102298561A (zh) * | 2011-08-10 | 2011-12-28 | 北京百度网讯科技有限公司 | 一种对存储设备进行多通道数据处理的方法、系统和装置 |
| CN105487990A (zh) * | 2014-09-19 | 2016-04-13 | 中兴通讯股份有限公司 | 一种cpu与芯片之间传输消息报文的方法及装置 |
| CN105528319A (zh) * | 2015-12-07 | 2016-04-27 | 中国电子科技集团公司第三十二研究所 | 基于fpga的加速卡及其加速方法 |
| CN106020425A (zh) * | 2016-05-27 | 2016-10-12 | 浪潮(北京)电子信息产业有限公司 | 一种fpga异构加速计算系统 |
| CN106502935A (zh) * | 2016-11-04 | 2017-03-15 | 郑州云海信息技术有限公司 | Fpga异构加速系统、数据传输方法及fpga |
| CN107145343A (zh) * | 2017-04-05 | 2017-09-08 | 烽火通信科技股份有限公司 | 一种动态适配外围设备的系统及方法 |
| CN107491342A (zh) * | 2017-09-01 | 2017-12-19 | 郑州云海信息技术有限公司 | 一种基于fpga的多虚拟卡使用方法及系统 |
| US20190122415A1 (en) * | 2017-10-20 | 2019-04-25 | Westghats Technologies Private Limited | Graph based heterogeneous parallel processing system |
| CN108319563A (zh) * | 2018-01-08 | 2018-07-24 | 华中科技大学 | 一种基于fpga的网络功能加速方法和系统 |
| CN109343896A (zh) * | 2018-09-26 | 2019-02-15 | 山东超越数控电子股份有限公司 | 一种大数据处理系统 |
| CN109491934A (zh) * | 2018-09-28 | 2019-03-19 | 方信息科技（上海）有限公司 | 一种集成计算功能的存储管理系统控制方法 |
| CN109408428A (zh) * | 2018-10-29 | 2019-03-01 | 京信通信系统（中国）有限公司 | 直接内存存取的控制方法、装置及物理层加速卡 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112235198A (zh) * | 2020-10-15 | 2021-01-15 | 东莞飞思凌通信技术有限公司 | 一种基于fpga实现的多用户tcam掩码匹配算法 |
| CN112689083A (zh) * | 2020-11-27 | 2021-04-20 | 深兰科技（上海）有限公司 | 车载摄像头配置方法、装置、电子设备和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111143258B (zh) | 2022-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110633110A (zh) | 一种服务器的启动方法、设备以及存储介质 | |
| US11550738B2 (en) | Storage device including reconfigurable logic and method of operating the storage device | |
| CN111143258B (zh) | 一种基于Opencl的系统访问FPGA的方法、系统、设备以及介质 | |
| CN112667246B (zh) | 应用功能扩展的方法、装置及电子设备 | |
| CN108255542A (zh) | 一种虚拟机的串口并口管控方法与装置 | |
| CN107678741B (zh) | 列表视图的实现方法、装置、可读存储介质及设备 | |
| CN114816263A (zh) | 存储访问方法及智能处理装置 | |
| CN111045604B (zh) | 一种基于nvram的小文件读写加速方法和设备 | |
| CN111803917A (zh) | 资源的处理方法和装置 | |
| CN105302501A (zh) | 一种磁盘扇区的控制方法和装置 | |
| WO2021226822A1 (zh) | 日志写入方法、装置、电子设备以及存储介质 | |
| CN111176666B (zh) | 一种bios+me镜像的刷新方法、系统、设备及可读介质 | |
| CN109344082B (zh) | 一种自动测试寄存器的方法与系统 | |
| CN111142956A (zh) | 一种最大有效负载值的修改方法、系统、设备以及介质 | |
| WO2019228009A1 (zh) | 一种lsm树的优化方法、装置及计算机设备 | |
| CN114331745B (zh) | 数据处理方法、系统、可读存储介质和电子设备 | |
| CN114296651A (zh) | 一种用于存储自定义数据信息的方法与设备 | |
| CN106851648B (zh) | 一种用于分享无线接入点的接入信息的方法、装置与系统 | |
| WO2021102849A1 (zh) | 资源获取方法、装置以及电子设备 | |
| CN108804221B (zh) | 基于xip方式的嵌入式系统及其资源优化方法 | |
| US9880831B2 (en) | Field firmware upgrading method and computer-readable medium | |
| CN114237509B (zh) | 数据访问方法及装置 | |
| CN111857580B (zh) | 一种分布式存储系统的相同写方法和装置 | |
| CN111475171B (zh) | 应用程序组件下载方法、装置、电子设备 | |
| CN111090391B (zh) | 一种提高固态硬盘阵列性能的方法与服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |