CN109753461B - 一种dma设备及数据传输的方法 - Google Patents
一种dma设备及数据传输的方法 Download PDFInfo
- Publication number
- CN109753461B CN109753461B CN201910099775.1A CN201910099775A CN109753461B CN 109753461 B CN109753461 B CN 109753461B CN 201910099775 A CN201910099775 A CN 201910099775A CN 109753461 B CN109753461 B CN 109753461B
- Authority
- CN
- China
- Prior art keywords
- interface
- avalon
- data transmission
- data
- transmission task
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 145
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000000977 initiatory effect Effects 0.000 claims abstract description 35
- 239000003999 initiator Substances 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000004891 communication Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Abstract
本申请公开了一种DMA设备，包括具有第一Avalon‑MM接口和第一Avalon‑ST接口的读发起端；具有第二Avalon‑MM接口和第二Avalon‑ST接口的写发起端；向读发起端和/或写发起端发送数据传输任务的控制器；第一Avalon‑ST接口与第二Avalon‑ST接口可连通。当用户利用本申请所提供的DMA设备进行数据传输时，能够根据数据传输任务的传输路径选择对应的接口完成数据传输任务，在面对基于Avalon总线的数据传输应用时能够适应Avalon总线的各种数据传输情况。本申请还提供了一种数据传输的方法及FPGA板卡，具有上述有益效果。
Description
技术领域
本申请涉及DMA领域，特别涉及一种DMA设备、数据传输的方法及FPGA板卡。
背景技术
随着异构加速日益广泛的应用，基于FPGA的加速卡也发展迅速。加速卡FPGA通过PCIE接口与服务器主机连接，服务器主机通过PCIE接口将需要加速的数据发送给加速卡FPGA，加速卡FPGA处理完成后通过PCIE接口返回相关的数据。在PCIE两侧的服务器主机与加速卡FPGA的数据传输中，数据传输量很大，为了提升传输速率，于是在PCIE的加速卡FPGA这一侧引入DMA机制，解决了与服务器主机之间的大数据量的传输问题。
目前的DMA大多是基于PCIE传输的，而且为了方便，直接将DMA与PCIE模块合在一起，这样的DMA只有Avalon-MM接口而没有Avalon-ST接口，在面对基于Avalon总线的数据传输应用时无法适应Avalon总线的各种数据传输情况。
因此，如何令DMA适应Avalon总线的各种数据传输情况是本领域技术人员目前需要解决的技术问题。
发明内容
本申请的目的是提供一种DMA设备、数据传输的方法及FPGA板卡，用于令DMA适应Avalon总线的各种数据传输情况。
为解决上述技术问题，本申请提供一种DMA设备，包括：
具有用于与服务器主机端内存及片上存储器连接的第一Avalon-MM接口，以及用于与网口连接的第一Avalon-ST接口的读发起端；
具有用于与所述服务器主机端内存及所述片上存储器连接的第二Avalon-MM接口，以及用于与所述网口连接的第二Avalon-ST接口的写发起端；
向所述读发起端和/或所述写发起端发送数据传输任务的控制器；
所述第一Avalon-ST接口与所述第二Avalon-ST接口可连通。
可选的，所述控制器具有用于接收主机发送的配置命令的第三Avalon-MM接口，以及用于接收所述主机发送的命令描述符的第四Avalon-MM接口。
本申请还提供了一种数据传输的方法，基于上述任一项所述的DMA设备，所述方法包括：
接收输入的数据传输任务；
确定所述数据传输任务的传输路径；
根据所述传输路径选择对应的接口完成所述数据传输任务。
可选的，当所述数据传输任务的传输路径为从服务器主机端内存到片上存储器时，根据所述传输路径选择对应的接口完成所述数据传输任务，包括：
控制器根据所述数据传输任务确定待传输数据的第一读取地址及第一写入地址；
所述控制器控制第一Avalon-ST接口与第二Avalon-ST接口连通；
读发起端通过第一Avalon-MM接口从所述第一读取地址中读取所述待传输数据，并将所述待传输数据通过所述第一Avalon-ST接口及所述第二Avalon-ST接口发送至写发起端；
所述写发起端通过第二Avalon-MM接口将所述待传输数据写入所述第一写入地址。
可选的，当所述数据传输任务的传输路径为从服务器主机端内存或片上存储器到网口时，根据所述传输路径选择对应的接口完成所述数据传输任务，包括：
所述控制器根据所述数据传输任务确定待传输数据的第二读取地址；
读发起端通过第一Avalon-MM接口从所述第二读取地址中读取所述待传输数据，并将所述待传输数据通过第一Avalon-ST接口将所述待传输数据发送至所述网口。
可选的，当所述数据传输任务的传输路径为从网口到服务器主机端内存或片上存储器时，根据所述传输路径选择对应的接口完成所述数据传输任务，包括：
所述控制器根据所述数据传输任务确定待传输数据的第二写入地址；
写发起端通过第二Avalon-ST接口从所述网口中读取所述待传输数据，并将所述待传输数据通过第二Avalon-MM接口将所述待传输数据写入所述第二写入地址。
可选的，所述接收输入的数据传输任务，包括：
所述控制器通过第三Avalon-MM接口接收主机发送的配置命令，并根据所述配置命令对寄存器进行配置；
所述控制器通过第四Avalon-MM接口接收所述主机发送的命令描述符，并根据所述命令描述符确定所述数据传输任务。
本申请还提供了一种FPGA板卡，所述FPGA板卡包括上述任一项所述的DMA设备。
本申请所提供的一种DMA设备，包括具有用于与服务器主机端内存及片上存储器连接的第一Avalon-MM接口，以及用于与网口连接的第一Avalon-ST接口的读发起端；具有用于与服务器主机端内存及片上存储器连接的第二Avalon-MM接口，以及用于与网口连接的第二Avalon-ST接口的写发起端；向读发起端和/或写发起端发送数据传输任务的控制器；第一Avalon-ST接口与第二Avalon-ST接口可连通。
基于目前的DMA在面对基于Avalon总线的数据传输应用时无法适应Avalon总线的各种数据传输情况，本申请提供了一种DMA设备，包括具有第一Avalon-MM接口和第一Avalon-ST接口的读发起端；以及具有第二Avalon-MM接口和第二Avalon-ST接口的写发起端，使得当用户利用本申请所提供的DMA设备进行数据传输时，能够根据数据传输任务的传输路径选择对应的接口完成数据传输任务，在面对基于Avalon总线的数据传输应用时能够适应Avalon总线的各种数据传输情况。本申请还提供了一种数据传输的方法及FPGA板卡，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种DMA设备的结构示意图；
图2为本申请实施例所提供的另一种DMA设备的结构示意图；
图3为本申请实施例所提供的一种数据传输的方法的流程图；
图4为图3所提供的一种数据传输的方法中S303的一种实际表现方式的流程图；
图5为图3所提供的一种数据传输的方法中S303的另一种实际表现方式的流程图；
图6为图3所提供的一种数据传输的方法中S303的再一种实际表现方式的流程图。
具体实施方式
本申请的核心是提供一种DMA设备、数据传输的方法及FPGA板卡，用于令DMA适应Avalon总线的各种数据传输情况。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参考图1及图2，图1为本申请实施例所提供的一种DMA设备的结构图；图2为本申请实施例所提供的另一种DMA设备的结构图。
如图1所示，该DMA设备包括具有用于与服务器主机端内存及片上存储器连接的第一Avalon-MM接口101，以及用于与网口连接的第一Avalon-ST接口102的读发起端100；具有用于与服务器主机端内存及片上存储器连接的第二Avalon-MM接口201，以及用于与网口连接的第二Avalon-ST接口202的写发起端200；向读发起端100和/或写发起端200发送数据传输任务的控制器300；第一Avalon-ST接口102与第二Avalon-ST接口202可连通。
Avalon总线有两种类型的接口：Avalon-MM和Avalon-ST，数据的输入输出有时会同时需要两种接口，所以要求DMA能够同时适应这两种接口，而目前的基于PCIE的DMA不能很好的适应这种情况。而由于目前的DMA大多是基于PCIE传输的，而且为了方便，直接将DMA与PCIE模块合在一起，这样的DMA只有Avalon-MM接口而没有Avalon-ST接口，在面对基于Avalon总线的数据传输应用时无法适应Avalon总线的各种数据传输情况；基于此，本申请提供了一种DMA设备，该DMA设备能够令DMA适应Avalon总线的各种数据传输情况；
读发起端100具有用于与服务器主机端内存及片上存储器连接的第一Avalon-MM接口101，以及用于与网口连接的第一Avalon-ST接口102，读发起端100通过第一Avalon-MM接口101在服务器主机端内存和/或片上存储器中读取数据，通过第一Avalon-ST接口102在网口中读取数据；
写发起端200具有用于与服务器主机端内存及片上存储器连接的第二Avalon-MM接口201，以及用于与网口连接的第二Avalon-ST接口202；写发起端200通过第二Avalon-MM接口201在服务器主机端内存和/或片上存储器中写入数据，通过第二Avalon-ST接口202在网口中写入数据；
第一Avalon-ST接口102与第二Avalon-ST接口202可连通，当第一Avalon-ST接口102与第二Avalon-ST接口202连通时，读发起端100可直接与写发起端200进行数据传输；
控制器300用于向读发起端100和/或写发起端200发送数据传输任务；
可选的，请参考图2，图2为本申请实施例所提供的另一种DMA设备的结构图；
该控制器300具有用于接收主机发送的配置命令的第三Avalon-MM接口301，以及用于接收主机发送的命令描述符的第四Avalon-MM接口302。
当利用本申请所提供的DMA设备进行数据传输时，主机通过第三Avalon-MM接口301向DMA设备的控制器300发送配置命令，控制器300根据该配置命令对DMA设备中的寄存器进行配置；当配置完成后，主机再通过第四Avalon-MM接口302向DMA设备的控制器300发送命令描述符，以使控制器300根据该命令描述符生成数据传输任务，并将数据传输任务发送至读发起端100和/或写发起端200；以使读发起端100和/或写发起端200根据数据传输任务的传输路径选择对应的接口完成该数据传输任务。
由此可见，本申请所提供的一种DMA设备，包括具有第一Avalon-MM接口和第一Avalon-ST接口的读发起端；以及具有第二Avalon-MM接口和第二Avalon-ST接口的写发起端，使得当用户利用本申请所提供的DMA设备进行数据传输时，能够根据数据传输任务的传输路径选择对应的接口完成数据传输任务，在面对基于Avalon总线的数据传输应用时能够适应Avalon总线的各种数据传输情况。
基于上述实施例，本申请还提供了一种数据传输的方法，请参考图3，图3为本申请实施例所提供的一种数据传输的方法的流程图。
其具体包括如下步骤：
S301：接收输入的数据传输任务；
可选的，这里提到的接收输入的数据传输任务，其具体可以为：
控制器通过第三Avalon-MM接口接收主机发送的配置命令，并根据配置命令对寄存器进行配置；
控制器通过第四Avalon-MM接口接收主机发送的命令描述符，并根据命令描述符确定数据传输任务。
S302：确定数据传输任务的传输路径；
S303：根据传输路径选择对应的接口完成数据传输任务。
基于上述技术方案，本申请所提供的一种数据传输的方法，通过利用本申请所提供的DMA设备，在接收到输入的数据传输任务时，确定数据传输任务的传输路径，并根据传输路径选择对应的接口完成数据传输任务，在面对基于Avalon总线的数据传输应用时能够适应Avalon总线的各种数据传输情况。
基于上述实施例，当数据传输任务的传输路径为从服务器主机端内存到片上存储器时，步骤S303中所描述的根据传输路径选择对应的接口完成数据传输任务，其具体可以包括如图4所示的步骤，下面结合图4进行说明。
请参考图4，图4为图3所提供的一种数据传输的方法中S303的一种实际表现方式的流程图。其具体包括如下步骤：
S401：控制器根据数据传输任务确定待传输数据的第一读取地址及第一写入地址；
S402：控制器控制第一Avalon-ST接口与第二Avalon-ST接口连通；
S403：读发起端通过第一Avalon-MM接口从第一读取地址中读取待传输数据，并将待传输数据通过第一Avalon-ST接口及第二Avalon-ST接口发送至写发起端；
S404：写发起端通过第二Avalon-MM接口将待传输数据写入第一写入地址。
基于上述实施例，当数据传输任务的传输路径为从服务器主机端内存或片上存储器到网口时，步骤S303中所描述的根据传输路径选择对应的接口完成数据传输任务，其具体可以包括如图5所示的步骤，下面结合图5进行说明。
请参考图5，图5为图3所提供的一种数据传输的方法中S303的另一种实际表现方式的流程图。其具体包括如下步骤：
S501：控制器根据数据传输任务确定待传输数据的第二读取地址；
S502：读发起端通过第一Avalon-MM接口从第二读取地址中读取待传输数据，并将待传输数据通过第一Avalon-ST接口将待传输数据发送至网口。
基于上述实施例，当数据传输任务的传输路径为从网口到服务器主机端内存或片上存储器时，步骤S303中所描述的根据传输路径选择对应的接口完成数据传输任务，其具体可以包括如图6所示的步骤，下面结合图6进行说明。
请参考图6，图6为图3所提供的一种数据传输的方法中S303的再一种实际表现方式的流程图。其具体包括如下步骤：
S601：控制器根据数据传输任务确定待传输数据的第二写入地址；
S602：写发起端通过第二Avalon-ST接口从网口中读取待传输数据，并将待传输数据通过第二Avalon-MM接口将待传输数据写入第二写入地址。
基于上述实施例，本申请实施例还提供一种FPGA板卡，该FPGA板卡包括上述实施例任一项的DMA设备。
由于FPGA板卡其余部分的实施例与DMA设备部分的实施例相互对应，因此FPGA板卡其余部分的实施例请参见DMA设备部分的实施例的描述，这里暂不赘述。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
以上对本申请所提供的一种DMA设备、数据传输的方法及FPGA板卡进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (7)
1.一种DMA设备，其特征在于，包括：
具有用于与服务器主机端内存及片上存储器连接的第一Avalon-MM接口，以及用于与网口连接的第一Avalon-ST接口的读发起端；
具有用于与所述服务器主机端内存及所述片上存储器连接的第二Avalon-MM接口，以及用于与所述网口连接的第二Avalon-ST接口的写发起端；
向所述读发起端和/或所述写发起端发送数据传输任务的控制器；
所述第一Avalon-ST接口与所述第二Avalon-ST接口可连通；
所述控制器具有用于接收主机发送的配置命令的第三Avalon-MM接口，以及用于接收所述主机发送的命令描述符的第四Avalon-MM接口；
所述DMA设备进行数据传输的过程包括：
接收输入的数据传输任务；
确定所述数据传输任务的传输路径；
根据所述传输路径选择对应的接口完成所述数据传输任务。
2.一种数据传输的方法，其特征在于，基于权利要求1所述的DMA设备，所述方法包括：
接收输入的数据传输任务；
确定所述数据传输任务的传输路径；
根据所述传输路径选择对应的接口完成所述数据传输任务。
3.根据权利要求2所述的方法，其特征在于，当所述数据传输任务的传输路径为从服务器主机端内存到片上存储器时，根据所述传输路径选择对应的接口完成所述数据传输任务，包括：
控制器根据所述数据传输任务确定待传输数据的第一读取地址及第一写入地址；
所述控制器控制第一Avalon-ST接口与第二Avalon-ST接口连通；
读发起端通过第一Avalon-MM接口从所述第一读取地址中读取所述待传输数据，并将所述待传输数据通过所述第一Avalon-ST接口及所述第二Avalon-ST接口发送至写发起端；
所述写发起端通过第二Avalon-MM接口将所述待传输数据写入所述第一写入地址。
4.根据权利要求2所述的方法，其特征在于，当所述数据传输任务的传输路径为从服务器主机端内存或片上存储器到网口时，根据所述传输路径选择对应的接口完成所述数据传输任务，包括：
所述控制器根据所述数据传输任务确定待传输数据的第二读取地址；
读发起端通过第一Avalon-MM接口从所述第二读取地址中读取所述待传输数据，并将所述待传输数据通过第一Avalon-ST接口将所述待传输数据发送至所述网口。
5.根据权利要求2所述的方法，其特征在于，当所述数据传输任务的传输路径为从网口到服务器主机端内存或片上存储器时，根据所述传输路径选择对应的接口完成所述数据传输任务，包括：
所述控制器根据所述数据传输任务确定待传输数据的第二写入地址；
写发起端通过第二Avalon-ST接口从所述网口中读取所述待传输数据，并将所述待传输数据通过第二Avalon-MM接口将所述待传输数据写入所述第二写入地址。
6.根据权利要求2所述的方法，其特征在于，所述接收输入的数据传输任务，包括：
所述控制器通过第三Avalon-MM接口接收主机发送的配置命令，并根据所述配置命令对寄存器进行配置；
所述控制器通过第四Avalon-MM接口接收所述主机发送的命令描述符，并根据所述命令描述符确定所述数据传输任务。
7.一种FPGA板卡，其特征在于，包括如权利要求1所述的DMA设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910099775.1A CN109753461B (zh) | 2019-01-31 | 2019-01-31 | 一种dma设备及数据传输的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910099775.1A CN109753461B (zh) | 2019-01-31 | 2019-01-31 | 一种dma设备及数据传输的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109753461A CN109753461A (zh) | 2019-05-14 |
| CN109753461B true CN109753461B (zh) | 2022-02-18 |
Family
ID=66407293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910099775.1A Active CN109753461B (zh) | 2019-01-31 | 2019-01-31 | 一种dma设备及数据传输的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109753461B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115599717B (zh) * | 2022-11-15 | 2023-03-10 | 浪潮电子信息产业股份有限公司 | 一种数据搬移方法、装置、设备及介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101539902A (zh) * | 2009-05-05 | 2009-09-23 | 中国科学院计算技术研究所 | 多计算机系统中节点的dma设备及通信方法 |
| US9053093B1 (en) * | 2013-08-23 | 2015-06-09 | Altera Corporation | Modular direct memory access system |
| CN106951388A (zh) * | 2017-03-16 | 2017-07-14 | 湖南博匠信息科技有限公司 | 一种基于PCIe的DMA数据传输方法及系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7533195B2 (en) * | 2004-02-25 | 2009-05-12 | Analog Devices, Inc. | DMA controller for digital signal processors |
-
2019
- 2019-01-31 CN CN201910099775.1A patent/CN109753461B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101539902A (zh) * | 2009-05-05 | 2009-09-23 | 中国科学院计算技术研究所 | 多计算机系统中节点的dma设备及通信方法 |
| US9053093B1 (en) * | 2013-08-23 | 2015-06-09 | Altera Corporation | Modular direct memory access system |
| CN106951388A (zh) * | 2017-03-16 | 2017-07-14 | 湖南博匠信息科技有限公司 | 一种基于PCIe的DMA数据传输方法及系统 |
Non-Patent Citations (1)
| Title |
|---|
| 一种基于PCIE总线的改进分散集聚DMA的设计;陈沛伟等;《雷达科学与技术》;20171015(第05期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109753461A (zh) | 2019-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7058748B1 (en) | ATA device control via a packet-based interface | |
| CN100366029C (zh) | 通信控制器、主机端控制器、通信设备、通信系统和方法 | |
| US7640378B2 (en) | Method and apparatus for improving the performance of USB mass storage devices in the presence of long transmission delays | |
| US7895385B2 (en) | Establishing communication over serial buses in a slave device | |
| CN107908589B (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
| KR20110010707A (ko) | 슬레이브 디바이스 사이에서 직접 데이터를 전송하는 방법 | |
| US8819125B2 (en) | Method of transmitting data of USB device to server, and client terminal performing the method | |
| CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
| TWM501592U (zh) | 使用虛擬通用串列匯流排（ｕｓｂ）切換多部主機之ｕｓｂ多電腦切換器 | |
| KR20160018987A (ko) | 인터페이스 회로 및 그것의 패킷 전송 방법 | |
| CN105630424A (zh) | 数据处理方法、装置及系统 | |
| CN104461978B (zh) | 单向数据传输的方法及装置 | |
| CN109753461B (zh) | 一种dma设备及数据传输的方法 | |
| US20160077986A1 (en) | Electronic apparatus providing real-time switching and sharing of usb electronic devices among hosts | |
| CN106126465A (zh) | 一种数据传输方法及装置 | |
| CN104836636A (zh) | 基于新型can帧进行通信的方法、装置及系统 | |
| CN109992556A (zh) | 一种i2c驱动方法和装置 | |
| CN104615558B (zh) | 一种数据传送方法及电子装置 | |
| CN112422485B (zh) | 一种传输控制协议的通信方法及装置 | |
| CN204595794U (zh) | Usb电脑切换器信号延长器及延长器系统 | |
| CN103885910A (zh) | 多设备在主模式下进行iic通信的方法及系统 | |
| CN108197062B (zh) | 实现单片机与终端设备通信的方法、系统、设备及介质 | |
| CN115357535A (zh) | 一种虚拟串口设计方法及装置 | |
| CN111857546A (zh) | 用于处理数据的方法、网络适配器和计算机程序产品 | |
| CN109800202B (zh) | 一种基于pcie的数据传输系统、方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |