CN109775652A - 用于mems装置的晶圆级封装 - Google Patents

用于mems装置的晶圆级封装 Download PDF

Info

Publication number
CN109775652A
CN109775652A CN201811189719.9A CN201811189719A CN109775652A CN 109775652 A CN109775652 A CN 109775652A CN 201811189719 A CN201811189719 A CN 201811189719A CN 109775652 A CN109775652 A CN 109775652A
Authority
CN
China
Prior art keywords
wafer
ring
covering
eutectic bonding
engagement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811189719.9A
Other languages
English (en)
Other versions
CN109775652B (zh
Inventor
S·查克拉瓦蒂
P·耶勒汉卡
S·P·波伊卡伊尔萨特厄希
易俊豪
R·库马尔
N·拉查塞卡赖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Singapore Business World Advanced Integrated Circuit Co ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN109775652A publication Critical patent/CN109775652A/zh
Application granted granted Critical
Publication of CN109775652B publication Critical patent/CN109775652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0016—Arrangements for avoiding sticking of the flexible or moving parts not provided for in groups B81B3/0005 - B81B3/0013
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0054—Packages or encapsulation for reducing stress inside of the package structure between other parts not provided for in B81B7/0048 - B81B7/0051
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0051—Packages or encapsulation for reducing stress inside of the package structure between the package lid and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00325—Processes for packaging MEMS devices for reducing stress inside of the package structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563—Avoid or control over-etching
    • B81C1/00579—Avoid charge built-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • B81C1/00984—Methods for avoiding stiction when the device is in use not provided for in groups B81C1/00968 - B81C1/00976
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/038—Microengines and actuators not provided for in B81B2201/031 - B81B2201/037
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及用于MEMS装置的晶圆级封装，揭示微机电系统(MEMS)装置。该MEMS装置包括：具有顶部装置表面及底部装置表面的装置衬底，其具有位于装置区中的MEMS组件。在围绕该装置区的该顶部装置表面上设置顶部装置接合环，且在围绕该装置区的该底部装置表面上设置底部装置接合环。具有顶部覆盖接合环的顶部覆盖层通过顶部共晶接合与该顶部装置接合环接合，且具有底部覆盖接合环的底部覆盖层通过底部共晶接合与该底部装置接合环接合。该共晶接合包覆该MEMS装置。

Description

用于MEMS装置的晶圆级封装
技术领域
本申请通常涉及微机电系统(MEMS)装置及其制造方法。
背景技术
最近在三维(3D)芯片、裸芯片及晶圆集成方面的创新(下文中总称为堆叠结构)以降低的功耗及成本实现了设备的进一步微型化以及速度及密度增加的技术进步。在晶圆级上的晶圆封装技术允许垂直堆叠两个或更多晶圆并在所述晶圆之间提供电性连接及气密密封。
已开发并采用各种晶圆接合技术来接合具有相同或不同类型的两个或更多晶圆。不过，微机电系统(micro-electromechanical system；MEMS)装置的制造包括制作机械移动的释放结构，从而除其它问题以外，导致表面之间的粘附以及最终装置中的热应力诱发不稳定性。
鉴于上面的讨论，想要提供一种用于MEMS装置的晶圆级封装，其减小粘附，改进最终装置中的热稳定性以及气密或真空密封。
发明内容
本申请的实施例通常涉及MEMS装置及其制造方法。在一个实施例中，一种用于形成MEMS装置的方法包括提供具有顶部装置表面及底部装置表面的装置晶圆。该装置晶圆经加工而具有位于该装置晶圆的装置区中的MEMS组件，以使该顶部及底部装置表面分别包括围绕该装置区的装置顶部及底部接合环。该方法接着提供具有外顶部覆盖表面及内顶部覆盖表面的顶部覆盖晶圆，以使该顶部覆盖晶圆包括围绕该装置区的顶部覆盖接合环。类似地，该方法还包括提供具有外底部覆盖表面及内底部覆盖表面的底部覆盖晶圆，以使该底部覆盖晶圆包括围绕该装置区的底部覆盖接合环。该方法接着执行顶部及底部共晶接合制程，以使该顶部共晶接合制程在该顶部覆盖接合环与该顶部装置接合环之间形成顶部共晶接合，且该底部共晶接合制程在该底部覆盖接合环与该底部装置接合环之间形成底部共晶接合。
在另一个实施例中，一种微机电系统(microelectromechanicalsystem；MEMS)装置包括装置衬底，该装置衬底具有位于装置区中的MEMS组件。该装置衬底包括：顶部装置表面，具有围绕该装置区的装置顶部接合环；以及底部装置表面，具有围绕该装置区的装置底部接合环。该装置还包括：顶部覆盖层(cap)，具有外及内顶部覆盖表面以及围绕该装置区的顶部覆盖接合环；以及底部覆盖层，具有外底部及内底部覆盖表面以及围绕该装置区的底部覆盖接合环。该MEMS组件被顶部及底部共晶接合包覆，其中，该顶部共晶接合将该顶部覆盖层密封于该装置衬底的该顶部装置表面，且该底部共晶接合将该底部覆盖层密封于该装置衬底的该底部装置表面。
通过参照下面的说明及附图，本文中所揭示的实施例的这些及其它优点和特征将会变得更加清楚。而且，应当理解，本文中所述各种实施例的特征并不相互排斥，而是可存在于各种组合和排列中。
附图说明
在这些附图中，类似的附图标记通常表示不同视图中的相同部件。另外，这些附图并不一定按比例绘制，而是通常着重说明本发明的原理。参照下面的附图说明本发明的各种实施例，其中：
图1a和图1b显示被包覆的MEMS装置的一个实施例；
图2a至图2c显示形成该被包覆的MEMS装置的第一或第二覆盖晶圆的制程；以及
图3a至图3l显示形成装置晶圆堆叠并用顶部及底部覆盖晶圆包覆MEMS装置晶圆的制程。
具体实施方式
实施例通常涉及微机电系统(MEMS)装置。一般来说，在晶圆例如硅或绝缘体上硅(silicon-on-insulator；SOI)晶圆上并行加工MEMS装置。也可使用其它类型的晶圆来形成所述MEMS装置。在加工以后，将该晶圆切割以分离所述装置。
图1a至图1b显示微机电系统(MEMS)装置100的一个实施例的各种视图。图1a显示沿x方向的装置100的剖视图，且图1b显示装置100的装置衬底150的平面视图。
请参照图1a至图1b，该装置包括MEMS装置衬底150。如图所示，该MEMS装置衬底包括多个衬底。在一个实施例中，该装置衬底包括表面衬底152以及基础或质量块(proofmass)衬底154。在该表面与基础衬底之间设置介电层153。该衬底例如为硅衬底。也可使用其它类型的衬底。该介电层例如为氧化硅，其促进所述衬底的熔合接合。该氧化硅可为热氧化物。该介电层的厚度可为约1微米。也可使用其它厚度。
在其它实施例中，该衬底可为绝缘体上晶体(crystalline-on-insulator；COI)例如绝缘体上硅(SOI)衬底。该SOI衬底包括通过埋置氧化物(buried oxide；BOX)153例如氧化硅隔开的表面硅衬底152与块体硅衬底154。也可使用其它类型的COI或非COI衬底作为该装置衬底。在SOI衬底的情况下，该SOI的该表面衬底充当该表面衬底，该BOX充当该介电层，且该块体衬底充当该装置衬底的该质量块衬底。该SOI衬底的所述衬底可被类似地掺杂为该表面及该质量块衬底，如所述的那样。
该装置衬底包括具有MEMS组件160的组件区。该MEMS组件可为任意类型的MEMS组件。例如，该MEMS组件可为惯性MEMS组件，例如流体MEMS组件、医疗MEMS组件、RF MEMS组件。也可使用其它类型的MEMS组件。该装置衬底包括第一主表面及第二主表面。该第一主表面可被称为顶部表面，且该第二主表面可被称为底部表面。该装置衬底可为晶圆的部分，在该晶圆中形成多个MEMS装置。
所述衬底可为掺杂衬底。例如，该表面衬底及该质量块衬底可为掺杂衬底。所述掺杂衬底可经掺杂以提供低阻衬底。或者，所述衬底可为未掺杂，或者掺杂及未掺杂衬底的组合。衬底类型(掺杂或未掺杂)可依赖于MEMS组件的类型。
在一个示例实施例中，该MEMS组件包括致动器162。该致动器可包括图案化于该表面衬底的装置区中的多个致动器鳍片166。如图所示，所述致动器鳍片是沿y方向设置的长条形鳍片件并与该表面衬底完全隔开。如图所示，一些鳍片与该表面衬底耦接，而其它鳍片与该表面衬底断开。该质量块衬底经图案化以形成由释放沟道165围绕的质量块基础168。该基础可为例如沿x方向的长条形件。该致动器鳍片设于该基础上。该装置衬底可包括其它类型的图案或MEMS组件，例如共振器。
如所述那样，该致动器的该图案是自该装置衬底创建的示例实施例。该装置组件可具有其它图案或图案特征。此外，在该装置衬底上可设置其它层，所述层用以形成该组件。该图案可形成其它类型的致动器或MEMS组件，例如共振器。该图案特征可依赖于例如MEMS组件的类型。
如图所示，该表面衬底包括隔离区180。该隔离区例如为浅沟槽隔离(shallowtrench isolation；STI)区。该STI区包括用例如氧化硅填充的沟槽。也可使用其它类型的介电质或隔离填充物。该沟槽的深度例如延伸至介电层153。该隔离区隔离位于该表面衬底上的该装置区。该隔离区防止或减小寄生泄漏。
该表面衬底的顶部表面包括顶部装置介电层。在一个实施例中，该顶部装置介电层包括具有第一介电层182及第二介电层184的装置介电堆叠。该第一介电层可为该隔离区的该介电填充物的部分，例如氧化硅。该第二介电层可为例如氧化硅。该氧化硅介电填充物及层可为通过等离子体增强型化学气相沉积(plasma enhanced chemical vapordeposition)形成的TEOS(PECVD TEOS或PTEOS)。也可使用其它类型的介电层，例如通过PECVD形成的氮化硅或者TEOS与氮化硅的组合。该第一及第二介电层的厚度分别可为约1微米。也可设置具有其它厚度或介电材料的介电层。在其它实施例中，该介电层可为单个介电层。也可使用该介电层的其它配置。
在该表面衬底上可设置接触(contact)172。如图所示，所述接触设于所述介电层中的接触过孔开口中的该装置区的外部，在该隔离区之外。接触例如可为金属接触，例如铝(Al)接触。也可使用其它类型的金属接触。所述接触可具有与该第一介电层相同的高度。也可设置具有其它高度的接触。在一个实施例中，设置第一及第二接触。
在该顶部装置介电层的表面上设置顶部装置密封或接合环134。例如，该顶部装置接合环设于该顶部装置介电层的该第二介电层的表面上。该接合环围绕该装置区。在一个实施例中，该接合环设于该隔离区内。也可使用该接合环的其它配置。该接合环促进与另一个接合环共晶接合。该接合环例如可为金属接合环，如Al。也可使用其它类型的金属接合环。例如，金(Au)、锡(Sn)、锗(Ge)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)以及铬(Cr)。
如所述的那样，该接合环包括单个金属层。在其它实施例中，该接合环可为具有多个层的复合接合环，以形成接合环堆叠。该堆叠的该多个层可包括金属层、半导体层或其组合。该堆叠的顶部层或暴露层包括用于促进与另一个接合环或接合环堆叠共晶接合的层。
该装置衬底的该底部表面可包括底部装置介电层158。该底部装置介电层可为例如氧化硅。该氧化硅可为热氧化物。或者，该氧化硅可为PTEOS。也可使用其它类型的介电层。
与该顶部表面类似，该底部表面包括底部装置接合环144。该底部接合环设于该底部装置介电层上。该底部接合围绕该装置区。在一个实施例中，该底部装置接合环可与该顶部装置接合环对齐。该接合环促进与另一个接合环共晶接合。该接合环例如可为金属接合环，例如Al接合环。也可使用其它类型的金属接合环，例如针对该顶部装置接合环所述的那些。
该MEMS装置包括设于该装置衬底的该第一主表面上的第一覆盖层1101以及设于该装置衬底的该第二主表面上的第二覆盖层1102。该第一覆盖层可被称为顶部覆盖层且该第二覆盖层可被称为底部覆盖层。例如，该顶部覆盖层设于该装置衬底的该顶部表面上且该底部覆盖层设于该衬底的该底部表面上。所述覆盖层例如包覆该MEMS组件，从而形成被包覆的MEMS装置。所述覆盖层可为硅覆盖层。所述覆盖层例如可为覆盖晶圆的部分。在一个实施例中，该顶部覆盖层是具有多个顶部覆盖层的顶部覆盖晶圆的部分，且该底部覆盖层是具有多个底部覆盖层的底部覆盖晶圆的部分。所述覆盖晶圆可为覆盖晶圆，例如硅覆盖晶圆。也可使用其它类型的覆盖晶圆。
该顶部覆盖层包括内顶部覆盖表面及外顶部覆盖表面。该内顶部覆盖表面是面向该装置衬底的表面，且该外表面是与该内表面相对的表面。例如，该外顶部覆盖表面暴露于环境。该顶部覆盖层的该内表面包括凹入表面。该凹入表面包括上腔体127。该凹入表面例如围绕该组件区。类似地，该底部覆盖层包括内底部覆盖表面及外底部覆盖表面。该内底部覆盖表面面向该装置衬底，且该外表面是与该底部覆盖内表面相对的表面。该底部覆盖层的该内表面包括凹入表面，其形成下腔体128。该上腔体及下腔体可支持沿例如z方向的该MEMS组件的运动。
在一个实施例中，该顶部覆盖层包括顶部覆盖接合环132。该顶部覆盖接合环设于该组件区的外部的该顶部覆盖层的非凹入内表面上。该顶部覆盖接合环可与该顶部装置接合环对齐。在一个实施例中，该顶部覆盖接合环包括金属接合环，其可与该顶部装置接合环形成顶部共晶接合130。在一个实施例中，该顶部装置接合环包括锗(Ge)结合环，其与顶部Al装置接合环形成顶部共晶接合。也可使用其它类型的金属接合环，例如关于该顶部装置接合环所述的那些。
在一个实施例中，该底部覆盖层包括底部覆盖接合环142。该底部覆盖接合环设于该组件区的外部的该底部覆盖层的非凹入内表面上。该底部覆盖接合环可与该底部装置接合环对齐。在一个实施例中，该底部覆盖接合环包括金属接合环，其促进与该底部装置接合环形成底部共晶接合140。在一个实施例中，该底部装置接合环包括Ge接合环，其与底部Al装置接合环形成底部共晶接合。也可使用其它类型的金属接合环，例如已经说明的那些。
如所述那样，该共晶接合的一个实施例包括通过Al与Ge接合环形成的Al-Ge共晶接合。也可使用其它类型的共晶接合。例如，该共晶接合可通过类似类型的金属或半导体或不同类型的金属或半导体形成。所使用的材料类型可确定接合温度。在一个实施例中，该共晶接合温度为低共晶接合温度。例如，该接合温度为约300至450℃。
另外，如图所示，该覆盖凹入的内表面是平滑的。在一些情况下，覆盖层(例如顶部覆盖层、底部覆盖层或两者)的内表面可包括由突起形成的图案。在另外的实施例中，覆盖层(例如顶部覆盖层、底部覆盖层或两者)的内表面可为平坦的(没有凹入)。当设置该覆盖层时，若所述MEMS组件沿z方向具有充分的机械运动，则可能不需要凹入。在一些情况下，该共晶接合的该接合环可提供充足的高度来避免对凹入的需要。也可使用覆盖层及接合环的其它配置。
在一些实施例中，该覆盖层可为低阻覆盖层。例如，该覆盖层可为掺杂覆盖层。在此类情况下，可设置延伸该覆盖层的高度的过孔隔离。该过孔隔离围绕该覆盖层的该装置区。具有过孔隔离的此类覆盖层例如在同时提交的专利申请GFSP2016NAT15US0中说明，出于全部目的通过引用将其包含于此。该接合环内的一个或两个覆盖层的内表面可设有吸气剂。该吸气剂改进该被包覆装置中的真空。
如所述那样，该顶部覆盖层及底部覆盖层通过使用双共晶接合气密密封该MEMS装置。在晶圆级执行该共晶接合，以包覆多个MEMS装置。而且，在晶圆级的共晶接合的使用促进在大腔体区上方形成薄装置结构。共晶接合的使用降低气密密封该装置所需的热预算(thermal budget)。例如，该共晶接合自300至450℃的温度形成。此外，该共晶接合通过使用低压形成。用于接合的低温及低压减小该装置膜与该覆盖晶圆的粘附。
在接合之前分别加工该各种晶圆，例如该顶部覆盖晶圆、底部覆盖晶圆及装置晶圆。在该不同晶圆经加工以后，它们可被熔合接合以形成晶圆堆叠并经加工以形成被包覆的MEMS装置。接着，切割该加工后的晶圆堆叠以分离该被包覆的MEMS装置。
图2a至图2c显示用于在覆盖晶圆上形成覆盖层的制程200。可采用该制程以形成顶部覆盖层或底部覆盖层。例如，在晶圆上形成顶部覆盖层或底部覆盖层的制程是类似的。在该腔体的尺寸不同的情况下，可采用不同的光罩。在腔体包括图案的情况下，可采用额外的掩膜及蚀刻制程来形成该腔体。
请参照图2a，提供覆盖晶圆210。如图所示，该覆盖晶圆具有第一表面220a及第二表面220b。该第一表面例如可被称为内表面且该第二表面可被称为外表面。
在一些情况下，该覆盖晶圆可为低阻晶圆，例如低阻硅晶圆。例如，该晶圆为掺杂晶圆，以提供低阻晶圆。在低阻覆盖晶圆的情况下，可形成过孔隔离。该过孔隔离可围绕该装置区。
请参照图2b，在该覆盖晶圆的该内表面上形成覆盖接合环234。该接合环例如围绕装置区。该接合环促进与另一个接合环共晶接合。该接合环可为金属接合环，例如Ge。也可使用可促进共晶接合的其它类型的金属接合环。例如，金(Au)、锡(Sn)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)以及铬(Cr)。如所述的那样，该接合环包括单个金属层。在其它实施例中，该接合环可为具有多个层的复合接合环，以形成接合环堆叠。该堆叠的该多个层可包括金属层、半导体层或其组合。该堆叠的顶部层或暴露层包括用于促进与另一个接合环或接合环堆叠共晶接合的层。
为形成该接合环，在该覆盖晶圆的该内表面上形成该接合环层。术语接合环层包括单个层或多个层。该接合环层可通过各种技术形成。例如，该一个或多个层可通过物理气相沉积(physical vapor deposition；PVD)、电子束蒸镀、电镀或其组合形成。图案化该接合环层，以形成该接合环。可通过使用掩膜及蚀刻技术实现图案化该接合环层。例如，可通过包含所需图案的光罩曝光光阻层。在显影以后，将该光罩上的所需图案转移至该光阻层。该图案化光阻层充当非等向性(anisotropic)蚀刻例如反应离子蚀刻(reactive ionetch；RIE)的蚀刻掩膜。该RIE移除被该蚀刻掩膜暴露的该接合层，从而形成该接合环。也可采用其它技术例如剥离(liftoff)来形成该接合环。
可加工该覆盖晶圆以形成凹槽225。该凹槽形成于该覆盖晶圆的该内表面上。该凹槽可通过使用掩膜及蚀刻技术形成。例如，通过使用图案化光阻层作为蚀刻掩膜的RIE来形成该凹槽。当该覆盖层与装置晶圆接合时，该凹槽充当腔体。在顶部覆盖晶圆的情况下，该凹槽充当位于该装置区上方的顶部腔体；在底部覆盖晶圆的情况下，该凹槽充当位于该装置区下方的底部腔体。该凹槽例如由该覆盖晶圆的非凹入区包围。该非凹入区例如包括该覆盖接合环。此外，位于该接合环或组件区内的该顶部及底部覆盖层的其中一者或两者的内表面可设有吸气剂。该吸气剂改进该包覆装置中的真空。
如所述那样，该顶部及底部覆盖层可具有不同尺寸或形状的腔体。这很容易通过使用针对该顶部及底部覆盖晶圆的相应光罩形成该凹槽来实现。此外，如所述那样，腔体可包括图案化表面。在此类情况下，可通过使用第一掩膜及蚀刻制程部分形成该凹槽，接着执行第二掩膜及蚀刻制程以形成该图案。
出于简化目的，在覆盖晶圆上形成信号覆盖层的背景下说明图2a至图2c。应当理解，该覆盖晶圆可包括大量覆盖层，它们与具有多个MEMS装置的装置晶圆对齐接合。设于该覆盖晶圆的该内表面上的该接合环充当用于与该装置晶圆的装置接合环共晶接合的覆盖接合区。
图3a至图3l显示用于在装置晶圆上形成MEMS装置的MEMS组件并用顶部及底部晶圆包覆它的制程300的一个实施例。请参照图3a，提供表面晶圆352及质量块晶圆354。在一个实施例中，该表面及质量块晶圆为硅晶圆。也可提供其它类型的晶圆。如图所示，修整该表面晶圆的接合表面的边缘。该接合表面例如可被称为该表面晶圆的底部表面。修整在该表面晶圆的边缘处形成阶部(step)355。在一个实施例中，该阶部定义该表面衬底的最终厚度。该阶部例如可为约50微米。也可使用其它厚度。
对于该质量块晶圆，形成介电层353。该介电层例如为氧化硅。在实施例中，该氧化硅为热氧化物。该热氧化物覆盖该质量块晶圆的表面。例如，该热氧化物覆盖该质量块晶圆的底部表面及侧表面。该介电层的厚度可为约1微米。也可使用其它厚度。该主表面的其中之一充当该质量块晶圆的接合表面。例如，该质量块晶圆的顶部表面可充当该质量块晶圆的接合表面。或者，该底部表面可充当该质量块的接合表面。
请参照图3b，将该表面晶圆的该接合表面与该质量块晶圆的该接合表面接合。在一个实施例中，将该表面晶圆与质量块晶圆熔合接合在一起，以形成装置晶圆。例如，将该质量块晶圆的该氧化硅接合表面与该表面晶圆的该硅表面熔合接合。如图所示，该表面晶圆的该阶部面向该质量块晶圆。
在图3c中，研磨该表面晶圆的顶部表面，以减小其厚度。在一个实施例中，该表面晶圆经研磨以具有与该边缘修整的该阶部的深度大致相等的厚度。例如，该表面晶圆的厚度被减小至约50微米。
在其它实施例中，该装置晶圆可为COI晶圆，如SOI晶圆。该SOI晶圆包括通过埋置氧化物(BOX)353隔开的表面硅晶圆352与块体硅晶圆354。该块体晶圆可充当该质量块晶圆且该BOX充当位于该表面晶圆与质量块晶圆之间的介电层。
请参照图3d，研磨该质量块晶圆的该底部或非接合表面，以减小其厚度。该质量块晶圆可经研磨以具有约600微米的厚度。也可提供具有其它厚度的质量块晶圆。移除位于该质量块层上的其余介电层。该其余介电层可通过例如湿式蚀刻移除，该湿式蚀刻相对该硅晶圆选择性移除该介电层。
在该质量块晶圆的该底部表面上形成第一对准标记361及第二对准标记363。可在研磨并移除位于该质量块晶圆上的其余介电层以后形成该对准标记。该第一对准标记可充当光刻对准标记，且该第二对准标记可充当晶圆接合对准标记。所述对准标记可如先前所述形成。例如，可采用掩膜、蚀刻、填充及平坦化技术。所述对准标记可通过使用相同或单独的制程形成。所述对准标记可为介电对准标记，例如硅氧化物或氮化物。也可使用其它类型的对准标记。
如图3e中所示，在质量块晶圆的该底部表面上可形成牺牲介电层377。该牺牲介电层例如可为沉积于该表面晶圆的该表面上的氧化硅层。该氧化硅层可通过等离子体增强型CVD(plasma enhanced CVD；PECVD)形成。也可使用用于形成该牺牲介电层的其它技术。例如，该介电层可为通过热氧化形成的氧化硅。在此类情况下，该介电层覆盖该晶圆的暴露表面。该介电层可为约1微米厚。也可使用其它厚度。
在该表面晶圆中形成隔离区380。该隔离区例如为浅沟槽隔离(STI)区。为形成该STI区，在该表面衬底中形成沟槽。该沟槽例如围绕该装置区。该沟槽可通过使用掩膜及蚀刻技术形成。该沟槽延伸该表面衬底的深度，以暴露介电层353。在该表面衬底上形成隔离填充物，以填充该沟槽并覆盖该表面衬底。该隔离填充物例如可为氧化硅。也可使用其它类型的隔离填充物。该氧化硅填充物可通过PECVD沉积。也可使用用于形成该隔离填充物的其它技术。
在一个实施例中，平坦化该表面衬底的该顶部表面，以移除多余隔离填充物。例如，执行化学机械抛光(chemical mechanical polish；CMP)，以移除多余介电隔离填充物。在一个实施例中，该CMP部分移除该多余隔离填充物，保留设于该表面衬底的该表面上方的第一顶部介电层382。该介电层因该CMP而具有平坦的顶部表面。该介电层的厚度例如可为约1微米。也可使用其它厚度。
请参照图3f，在该第一顶部介电层中形成过孔接触370。如图所示，该介电层包括第一及第二过孔接触。也可设置其它数目的过孔接触。形成该过孔接触包括例如在该介电层中形成过孔开口，以暴露例如该表面衬底。该过孔开口可通过掩膜及蚀刻技术形成。在该衬底上可形成金属接触层例如Al。也可使用其它类型的金属接触层。该金属层可通过例如PVD、电子束蒸镀或电镀形成。该金属层填充该过孔开口并覆盖该第一顶部介电层。
在一个实施例中，平坦化该表面衬底的该顶部表面，以移除多余金属接触层。平坦化该表面衬底可通过例如CMP实现。该CMP移除该多余金属层隔离填充物，保留该过孔开口中的过孔接触。该过孔接触因该CMP而具有与该第一顶部介电层齐平的顶部表面。
在图3g中，在该第一顶部介电层及过孔接触上方的该表面衬底上形成第二顶部介电层384。该第一及第二顶部介电层可充当位于该表面衬底上方的顶部介电层。该第二顶部介电层可为氧化硅层。在一个实施例中，该第二顶部介电层是通过PECVD形成的氧化硅层。例如，该氧化硅层为PTEOS层。也可使用其它类型的介电层或沉积技术。可执行平坦化制程，例如CMP，以提供平坦顶部表面。该第二顶部介电层的厚度可为约4微米。例如，该平坦化第二顶部介电层可为约4微米厚。也可使用其它厚度。在该第二顶部介电层中形成顶部过孔开口372，以暴露该过孔接触。该顶部过孔开口可通过掩膜及蚀刻技术形成。
在该顶部装置介电层的表面上形成顶部装置密封或接合环334。该接合环围绕该装置区。在一个实施例中，该接合环设于该隔离区内。也可使用该接合环的其它配置。该接合环促进与另一个接合环共晶接合。该接合环例如可为金属接合环，例如Al。也可使用其它类型的金属接合环。例如，金(Au)、锡(Sn)、锗(Ge)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)以及铬(Cr)。
该接合环包括单个金属层。在其它实施例中，该接合环可为具有多个层的复合接合环，以形成接合环堆叠。该堆叠的该多个层可包括金属层、半导体层或其组合。该堆叠的顶部层或暴露层包括用于促进与另一个接合环或接合环堆叠共晶接合的层。
可通过各种技术形成该接合环层。例如，该一个或多个层可通过物理气相沉积(PVD)、电子束蒸镀、电镀或其组合形成。图案化该接合环层，以形成该接合环。可通过使用掩膜及蚀刻技术实现图案化该接合环层。例如，可通过包含所需图案的光罩曝光光阻层。在显影以后，将该光罩上的所需图案转移至该光阻层。该图案化光阻层充当非等向性蚀刻例如反应离子蚀刻(RIE)的蚀刻掩膜。该RIE移除被该蚀刻掩膜暴露的该接合层，从而形成该接合环。也可采用其它技术例如剥离来形成该接合环。
请参照图3h，图案化该顶部介电层，以暴露该组件区中的该表面衬底。接着，图案化该表面衬底的该暴露部分，以在该表面晶圆上形成MEMS组件的部分。在一个实施例中，图案化该表面晶圆，以形成致动器的部分。例如，在该表面晶圆上形成多个致动器鳍片366。也可形成其它类型的MEMS组件。该致动器的该部分通过使用掩膜及蚀刻技术形成。如图所示，未图案化介电层353。例如，形成该致动器鳍片的该蚀刻(例如RIE)停止于该介电层上。
在图3i，将顶部覆盖晶圆1101与该装置晶圆的该顶部表面接合。例如，将该顶部覆盖晶圆的顶部覆盖接合环132与位于该装置晶圆的该表面晶圆上的顶部装置接合环334接合。该顶部覆盖晶圆在该MEMS组件上方形成上腔体327。在一个实施例中，将该顶部覆盖晶圆通过共晶接合与该装置晶圆接合，以形成顶部共晶接合330。该共晶接合例如可为Al-Ge共晶接合。依据接合环，也可使用其它类型的共晶接合。该共晶接合可通过使用低压及低温共晶接合制程形成。该接合温度例如可为约300至450℃。该接合温度及压力可依赖于该接合环。例如，该共晶温度及压力可依赖于接合环的类型以及该接合的面积。可调节接合室压力及活塞力，以产生基于接合面积满足装置真空要求及压力的热压接合。
在接合该顶部覆盖晶圆以后，可研磨该顶部覆盖晶圆以减小其厚度。例如，可将该顶部覆盖晶圆的厚度减小至约400微米。也可提供具有其它厚度的顶部覆盖晶圆。在研磨以后，可执行抛光制程，例如CMP，以产生该顶部覆盖晶圆的平滑平坦外表面。在该顶部覆盖晶圆的该外表面上形成对准标记391及393。该对准标记可类似形成于该质量块晶圆的该底部表面上的对准标记形成。例如，将位于该质量块晶圆上的该对准标记转移至该顶部覆盖晶圆。
在将该对准标记转移至该顶部覆盖晶圆以后，可研磨该质量块晶圆的该底部表面，以进一步减小其厚度。例如，将该质量块晶圆的厚度减小至约285微米。也可将该质量块晶圆减小至其它厚度。
请参照图3j，在该质量块晶圆的底部表面上形成底部介电层358。该底部介电层可为氧化硅层。在一个实施例中，该底部介电层是通过PECVD形成的氧化硅层。例如，该氧化硅层为PTEOS层。也可使用其它类型的介电层或沉积技术。
在该质量块晶圆的该底部表面上形成底部装置接合环344。例如，该底部装置接合环形成于该底部介电层上。与该顶部装置接合环类似，它围绕该装置区。在一个实施例中，该接合环设于该隔离区内。也可使用该接合环的其它配置。该接合环促进与另一个接合环共晶接合。该接合环例如可为金属接合环，例如Al。也可使用其它类型的金属接合环。例如，金(Au)、锡(Sn)、锗(Ge)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)以及铬(Cr)。
该接合环可包括单个金属层。在其它实施例中，该接合环可为具有多个层的复合接合环，以形成接合环堆叠。该堆叠的该多个层可包括金属层、半导体层或其组合。该堆叠的顶部层或暴露层包括用于促进与另一个接合环或接合环堆叠共晶接合的层。
可通过各种技术形成该接合环层。例如，该一个或多个层可通过物理气相沉积(PVD)、电子束蒸镀、电镀或其组合形成。图案化该接合环层，以形成该接合环。可通过使用掩膜及蚀刻技术实现图案化该接合环层。例如，可通过包含所需图案的光罩曝光光阻层。在显影以后，将该光罩上的所需图案转移至该光阻层。该图案化光阻层充当非等向性蚀刻例如反应离子蚀刻(RIE)的蚀刻掩膜。该RIE移除被该蚀刻掩膜暴露的该接合层，从而形成该接合环。也可采用其它技术例如剥离来形成该接合环。
请参照图3k，图案化该底部介电层，以暴露该组件区中的该质量块晶圆。接着，图案化该质量块晶圆的该暴露部分，以在该质量块晶圆上形成该MEMS组件的部分。在一个实施例中，图案化该质量块晶圆以形成该致动器的部分。例如，形成该致动器的质量块基础368及释放沟道365。也可形成其它类型的MEMS组件。该致动器的该部分通过使用掩膜及蚀刻技术形成。
如图3l中所示，将底部覆盖晶圆1102与该装置晶圆的该顶部表面接合。例如，将该底部覆盖晶圆的底部覆盖接合环142与位于该装置晶圆的该质量块晶圆上的顶部装置接合环344接合。该底部覆盖晶圆在该MEMS组件下方形成下腔体328。在一个实施例中，将该底部覆盖晶圆通过共晶接合与该装置晶圆接合，以形成底部共晶接合340。该共晶接合例如可为Al-Ge共晶接合。依据接合环，也可使用其它类型的共晶接合。该共晶接合可通过使用低压及低温共晶接合制程形成。该接合温度例如可为约300至450℃。该接合温度可依赖于该接合环。接合室压力及活塞力经调节以形成分别基于接合面积满足装置真空要求及压力的热压接合。在一个实施例中，该底部共晶接合通过使用低于先前或顶部共晶接合的接合温度的接合温度形成。
在接合该底部覆盖晶圆以后，可研磨该底部覆盖层以减小其厚度。例如，可将该顶部覆盖晶圆的厚度减小至约400微米。也可提供具有其它厚度的底部覆盖晶圆。在研磨以后，可执行抛光制程，例如CMP，以产生该顶部覆盖晶圆的平滑平坦外表面。
如所述那样，该各种接合晶圆的该晶圆堆叠包括并行形成的多个MEMS装置。在完成该晶圆堆叠的加工以后，切割该晶圆堆叠，以将所述MEMS装置分成单独的装置。
而且，如所述那样，与传统MEMS装置相比，用于包覆当前MEMS装置的顶部及底部共晶接合能够在低压下使用较低的温度。该低温及低压接合减小该装置膜与该覆盖晶圆的粘附。此外，共晶接合不需要类似传统MEMS装置的平滑且平坦的接合表面。另外，第二或底部共晶接合可在与第一或顶部共晶接合相比较低的温度下形成，因此减小包覆该MEMS装置的温度循环。这有利地减小该晶圆堆叠中的机械应力。
可以其它特定形式实施本发明而不背离本发明的精神或基本特征。因此，上述实施例在各方面被视为说明性质而非限制本发明。因此，本发明的范围由所附权利要求而非上述说明表示，且意图包括在该权利要求的等同意义及范围内的所有变更。

Claims (20)

1.一种微机电系统(MEMS)装置，包括：
装置衬底，该装置衬底包括具有MEMS组件的装置区，该装置衬底包括顶部装置表面及底部装置表面，其中
该顶部装置表面包括围绕该装置区的装置顶部接合环，以及
该底部装置表面包括围绕该装置区的装置底部接合环；
顶部覆盖层，具有外顶部覆盖表面及内顶部覆盖表面，其中，该顶部覆盖层包括围绕该装置区的顶部覆盖接合环；
顶部共晶接合，该顶部共晶接合包括该顶部覆盖接合环及顶部装置接合环，该顶部共晶接合将该顶部覆盖层密封于该装置衬底的该顶部装置表面；
底部覆盖层，具有外底部覆盖表面及内底部覆盖表面，其中，该底部覆盖层包括围绕该装置区的底部覆盖接合环；以及
底部共晶接合，该底部共晶接合包括该底部覆盖接合环及底部装置接合环，该底部共晶接合将该底部覆盖层密封于该装置衬底的该底部装置表面。
2.如权利要求1所述的装置，其中：
该顶部装置接合环与该顶部覆盖接合环的其中之一包括铝(Al)；
该顶部装置接合环与该顶部覆盖接合环的其中另一个包括锗(Ge)，该顶部共晶接合包括顶部Al-Ge共晶接合；
该底部装置接合环与该底部覆盖接合环的其中之一包括铝(Al)；以及
该底部装置接合环与该底部覆盖接合环的其中另一个包括锗(Ge)，该底部共晶接合包括底部Al-Ge共晶接合。
3.如权利要求2所述的装置，其中：
该顶部装置接合环包括Al；
该顶部覆盖环包括Ge；
该底部装置接合环包括Al；以及
该底部覆盖环包括Ge。
4.如权利要求1所述的装置，其中，该顶部装置接合环、该顶部覆盖接合环、该底部接合环及底部覆盖接合环包括Al、Ge、金(Au)、锡(Sn)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)及铬(Cr)或其组合。
5.如权利要求1所述的装置，其中，该顶部装置接合环、该顶部覆盖接合环、该底部接合环及底部覆盖接合环包括：
单个共晶可接合层；或者
包括一个或多个共晶可接合层的多个层。
6.如权利要求5所述的装置，其中，该共晶可接合层包括Al、Ge、金(Au)、锡(Sn)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)及铬(Cr)或其组合。
7.如权利要求1所述的装置，其中，该装置衬底包括：
表面衬底；
质量块衬底；以及
介电层，设于该表面衬底与质量块衬底之间。
8.一种用于形成MEMS装置的方法，包括：
提供具有顶部装置表面及底部装置表面的装置晶圆，其中，该装置晶圆经加工而具有位于该装置晶圆的装置区中的MEMS组件，其中
该顶部装置表面包括围绕该装置区的装置顶部接合环，以及
该底部装置表面包括围绕该装置区的装置底部接合环；
提供具有外顶部覆盖表面及内顶部覆盖表面的顶部覆盖晶圆，其中，该顶部覆盖晶圆包括围绕该装置区的顶部覆盖接合环；
提供具有外底部覆盖表面及内底部覆盖表面的底部覆盖晶圆，其中，该底部覆盖晶圆包括围绕该装置区的底部覆盖接合环；
执行顶部共晶接合制程，该顶部共晶接合制程在该顶部覆盖接合环与该顶部装置接合环之间形成顶部共晶接合；以及
执行底部共晶接合制程，该底部共晶接合制程在该底部覆盖接合环与该底部装置接合环之间形成底部共晶接合。
9.如权利要求8所述的方法，其中：
该顶部装置接合环与该顶部覆盖接合环的其中之一包括铝(Al)；
该顶部装置接合环与该顶部覆盖接合环的其中另一个包括锗(Ge)，该顶部共晶接合包括顶部Al-Ge共晶接合；
该底部装置接合环与该底部覆盖接合环的其中之一包括铝(Al)；以及
该底部装置接合环与该底部覆盖接合环的其中另一个包括锗(Ge)，该底部共晶接合包括底部Al-Ge共晶接合。
10.如权利要求9所述的方法，其中：
该顶部装置接合环包括Al；
该顶部覆盖环包括Ge；
该底部装置接合环包括Al；以及
该底部覆盖环包括Ge。
11.如权利要求8所述的方法，其中，该顶部装置接合环、该顶部覆盖接合环、该底部接合环及底部覆盖接合环包括Al、Ge、金(Au)、锡(Sn)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)及铬(Cr)或其组合。
12.如权利要求8所述的方法，其中，该装置晶圆包括：
表面硅晶圆，具有表面晶圆顶部表面及表面晶圆接合表面；
质量块晶圆，具有质量块晶圆底部表面及质量块晶圆接合表面，其中，至少该质量块晶圆接合表面包括接合介电层；以及
执行熔合接合，以将该表面晶圆接合表面与位于该质量块晶圆上的该接合介电层接合，从而形成接合装置晶圆，其中，该表面晶圆顶部表面充当该装置晶圆的该顶部表面且该质量块晶圆底部表面充当该装置晶圆的该底部表面。
13.如权利要求12所述的方法，其中：
该装置晶圆包括多个MEMS装置，各MEMS装置包括位于该装置区中并被位于顶部装置表面上的顶部装置接合环围绕且被位于底部装置表面上的底部装置接合环围绕的MEMS组件；
该顶部覆盖晶圆具有外顶部覆盖表面及内顶部覆盖表面，其中，该顶部覆盖晶圆包括多个顶部覆盖层，各顶部覆盖层包括围绕该装置区的顶部覆盖接合环；
提供具有外底部覆盖表面及内底部覆盖表面的底部覆盖晶圆，其中，该底部覆盖晶圆包括多个底部覆盖层，各底部覆盖层包括围绕该装置区的底部覆盖接合环；
执行顶部共晶接合制程，该顶部共晶接合制程在该多个MEMS装置及顶部覆盖层的该顶部覆盖接合环与该顶部装置接合环之间形成顶部共晶接合；以及
执行底部共晶接合制程，该底部共晶接合制程在该多个MEMS装置及底部覆盖层的该底部覆盖接合环与该底部装置接合环之间形成底部共晶接合；以及
切割包括该顶部覆盖晶圆、装置晶圆及底部覆盖晶圆的该晶圆堆叠，以分离该MEMS装置。
14.如权利要求8所述的方法，其中：
提供该装置晶圆包括提供表面晶圆、质量块晶圆以及位于该表面与质量块晶圆之间的接合介电层，该装置晶圆经部分加工以在该表面晶圆的该装置区中形成该MEMS组件的上部；
执行该顶部共晶接合制程，以接合该顶部覆盖晶圆与该装置晶圆；
加工该质量块晶圆，以形成该MEMS组件的其余部分；以及
执行该底部共晶接合制程，以接合该底部覆盖晶圆与该装置晶圆。
15.如权利要求8所述的方法，其中，在约300至450℃的接合温度下以低接合压力执行该顶部共晶接合制程及该底部共晶接合制程。
16.如权利要求15所述的方法，其中：
在该底部共晶接合制程之前，执行该顶部共晶接合制程；
在与该顶部共晶接合制程相比较低的接合温度下执行该底部共晶接合制程。
17.一种用于形成MEMS装置的方法，包括：
提供具有顶部装置表面及底部装置表面的装置晶圆，其中，该装置晶圆经加工以形成多个MEMS装置，其中，一MEMS装置包括
MEMS组件，位于该装置晶圆的装置区中；
装置顶部接合环，位于围绕该装置区的该顶部装置表面上，以及
装置底部接合环，位于围绕该装置区的该顶部装置表面上；
提供具有外顶部覆盖表面及内顶部覆盖表面的顶部覆盖晶圆，该顶部覆盖晶圆包括多个顶部覆盖层，其中，一顶部覆盖层包括位于围绕该装置区的该内顶部覆盖表面上的顶部覆盖接合环；
提供具有外底部覆盖表面及内底部覆盖表面的底部覆盖晶圆，该底部覆盖晶圆包括多个底部覆盖层，其中，一底部覆盖层包括位于围绕该装置区的该内底部覆盖表面上的底部覆盖接合环；
执行顶部共晶接合制程，该顶部共晶接合制程在该顶部覆盖晶圆及该装置晶圆的该顶部覆盖接合环与该顶部装置接合环之间形成顶部共晶接合；以及
执行底部共晶接合制程，该底部共晶接合制程在该底部覆盖晶圆及该装置晶圆的该底部覆盖接合环与该底部装置接合环之间形成底部共晶接合。
18.如权利要求17所述的方法，其中，该顶部装置接合环、该顶部覆盖接合环、该底部接合环及底部覆盖接合环包括Al、Ge、金(Au)、锡(Sn)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)及铬(Cr)或其组合。
19.如权利要求17所述的方法，其中，在约300至450℃的接合温度下以低接合压力执行该顶部共晶接合制程及该底部共晶接合制程。
20.如权利要求19所述的方法，其中：
在该底部共晶接合制程之前，执行该顶部共晶接合制程；
在与该顶部共晶接合制程相比较低的接合温度下执行该底部共晶接合制程。
CN201811189719.9A 2017-11-13 2018-10-12 用于mems装置的晶圆级封装 Active CN109775652B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/810,163 US10301171B1 (en) 2017-11-13 2017-11-13 Wafer level packaging for MEMS device
US15/810,163 2017-11-13

Publications (2)

Publication Number Publication Date
CN109775652A true CN109775652A (zh) 2019-05-21
CN109775652B CN109775652B (zh) 2023-05-12

Family

ID=66431820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811189719.9A Active CN109775652B (zh) 2017-11-13 2018-10-12 用于mems装置的晶圆级封装

Country Status (3)

Country Link
US (1) US10301171B1 (zh)
CN (1) CN109775652B (zh)
TW (1) TWI690480B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019208399A1 (de) * 2019-06-07 2020-12-10 Robert Bosch Gmbh Verfahren zum Verbinden von Wafern und Vorrichtung
US11981560B2 (en) 2020-06-09 2024-05-14 Analog Devices, Inc. Stress-isolated MEMS device comprising substrate having cavity and method of manufacture
US20220009768A1 (en) * 2020-07-12 2022-01-13 xMEMS Labs, Inc. Sound producing package structure and manufacturing method thereof
DE102021200073A1 (de) 2021-01-07 2022-07-07 Robert Bosch Gesellschaft mit beschränkter Haftung Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193884A1 (en) * 2009-02-02 2010-08-05 Woo Tae Park Method of Fabricating High Aspect Ratio Transducer Using Metal Compression Bonding
US20130193527A1 (en) * 2012-01-31 2013-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system (mems) structures with through substrate vias and methods of forming the same
US9221674B1 (en) * 2014-08-04 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a microelectromechanical systems (MEMS) device with different electrical potentials and an etch stop
US20160185592A1 (en) * 2014-12-26 2016-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Selectively Removing an Anti-Stiction Layer on a Eutectic Bonding Area
US20170081180A1 (en) * 2015-09-18 2017-03-23 Robert Bosch Gmbh Micromechanical component

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2698447B1 (fr) 1992-11-23 1995-02-03 Suisse Electronique Microtech Cellule de mesure micro-usinée.
US6452238B1 (en) 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
US6610582B1 (en) 2002-03-26 2003-08-26 Northrop Grumman Corporation Field-assisted fusion bonding
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US7372074B2 (en) 2005-10-11 2008-05-13 Honeywell International, Inc. Surface preparation for selective silicon fusion bonding
JPWO2009022578A1 (ja) 2007-08-10 2010-11-11 株式会社村田製作所 素子構造およびその製造方法
JP5177015B2 (ja) 2009-02-27 2013-04-03 富士通株式会社 パッケージドデバイスおよびパッケージドデバイス製造方法
US8390089B2 (en) 2010-07-27 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with deep trench isolation structure
US8507913B2 (en) 2010-09-29 2013-08-13 Analog Devices, Inc. Method of bonding wafers
US8569090B2 (en) * 2010-12-03 2013-10-29 Babak Taheri Wafer level structures and methods for fabricating and packaging MEMS
TWI439695B (zh) * 2011-07-12 2014-06-01 Univ Nat Cheng Kung 熱探針
US9778039B2 (en) * 2011-10-31 2017-10-03 The Regents Of The University Of Michigan Microsystem device and methods for fabricating the same
DE102011089569A1 (de) 2011-12-22 2013-06-27 Robert Bosch Gmbh Verfahren zum Verbinden zweier Siliziumsubstrate und entsprechende Anordnung zweier Siliziumsubstrate
US8587077B2 (en) 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
US8987059B2 (en) * 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US8790946B2 (en) * 2012-02-02 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of bonding caps for MEMS devices
US9139420B2 (en) * 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
DE102012208033B4 (de) 2012-05-14 2020-08-06 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
US9040334B2 (en) * 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
JP6339669B2 (ja) 2013-07-08 2018-06-06 モーション・エンジン・インコーポレーテッド Ｍｅｍｓデバイスおよび製造する方法
GB201313840D0 (en) * 2013-08-02 2013-09-18 Rolls Royce Plc Method of Manufacturing a Component
US9463976B2 (en) * 2014-06-27 2016-10-11 Freescale Semiconductor, Inc. MEMS fabrication process with two cavities operating at different pressures
US9938134B2 (en) * 2016-04-14 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193884A1 (en) * 2009-02-02 2010-08-05 Woo Tae Park Method of Fabricating High Aspect Ratio Transducer Using Metal Compression Bonding
US20130193527A1 (en) * 2012-01-31 2013-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system (mems) structures with through substrate vias and methods of forming the same
US9221674B1 (en) * 2014-08-04 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a microelectromechanical systems (MEMS) device with different electrical potentials and an etch stop
US20160185592A1 (en) * 2014-12-26 2016-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Selectively Removing an Anti-Stiction Layer on a Eutectic Bonding Area
US20170081180A1 (en) * 2015-09-18 2017-03-23 Robert Bosch Gmbh Micromechanical component

Also Published As

Publication number Publication date
CN109775652B (zh) 2023-05-12
TW201930177A (zh) 2019-08-01
US10301171B1 (en) 2019-05-28
US20190144265A1 (en) 2019-05-16
TWI690480B (zh) 2020-04-11

Similar Documents

Publication Publication Date Title
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
CN103964366B (zh) 封闭的mems器件的内部电接触
CN109775652A (zh) 用于mems装置的晶圆级封装
US7956428B2 (en) Microelectromechanical devices and fabrication methods
KR100772321B1 (ko) Ｍｅｍｓ 소자의 패키지 및 그 제조방법
CN102718179B (zh) 微机电系统装置及其制造方法
CN102292280B (zh) 与金属锗硅材料接合的衬底
KR100846569B1 (ko) Ｍｅｍｓ 소자의 패키지 및 그 제조방법
CN103508410B (zh) 用于制造具有电覆镀通孔的构件的方法
US20120256308A1 (en) Method for Sealing a Micro-Cavity
JP5913564B2 (ja) アウトオブプレーンスペーサが画成する電極
US10793421B2 (en) Wafer level encapsulation for MEMS device
US20080122020A1 (en) Microelectromechanical devices and fabrication methods
CN101837944A (zh) 用于制备陀螺仪和加速度计的方法
EP1734001A2 (en) Method of packaging mems
TW202016008A (zh) 集成互補金屬氧化物半導體-微機電系統器件及其製法製程
TWI691455B (zh) 包含接觸層的互補式金屬氧化半導體-微電子機械系統（ｃｍｏｓ-ｍｅｍｓ）積體裝置和製造方法
TWI652728B (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
US10882737B2 (en) Through silicon interposer wafer and method of manufacturing the same
JP2015502702A (ja) 犠牲スラブを用いて幅広のトレンチを形成する方法
US10494252B2 (en) MEMS devices and methods of manufacturing the same
CN105486445A (zh) 压力传感器以及其制造方法
TWI632358B (zh) 電容式壓力感測器及方法
TWI542019B (zh) 壓力感測器以及其製造方法
TWI528566B (zh) 單晶積體絕對壓力感測器的結構及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200305

Address after: Singapore

Applicant after: Singapore business world advanced integrated circuit Co.,Ltd.

Address before: Shinka Tojo

Applicant before: GlobalFoundries Semiconductor Pte. Ltd.

GR01 Patent grant
GR01 Patent grant