CN109769095B - 具有多个像素访问设置的图像传感器 - Google Patents

具有多个像素访问设置的图像传感器 Download PDF

Info

Publication number
CN109769095B
CN109769095B CN201811330986.3A CN201811330986A CN109769095B CN 109769095 B CN109769095 B CN 109769095B CN 201811330986 A CN201811330986 A CN 201811330986A CN 109769095 B CN109769095 B CN 109769095B
Authority
CN
China
Prior art keywords
pixel
pixels
image
frame
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811330986.3A
Other languages
English (en)
Other versions
CN109769095A (zh
Inventor
樋爪幸二
平野真理子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN109769095A publication Critical patent/CN109769095A/zh
Application granted granted Critical
Publication of CN109769095B publication Critical patent/CN109769095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS

Abstract

本发明题为“具有多个像素访问设置的图像传感器”。本发明提供了一种成像传感器，所述成像传感器可包括被布置成行和列的像素阵列。行控制电路可耦接到所述像素阵列以重置，控制电荷转移，并且读出操作。处理电路中的像素访问电路可向行控制电路提供控制信号以使用多个像素访问设置来访问所述像素阵列。具体地讲，通过使用多个像素访问设置，所述像素阵列可连续并且有效地生成不同类型的图像帧。

Description

具有多个像素访问设置的图像传感器
技术领域
本发明整体涉及成像设备，并且更具体地讲，涉及成像设备中的像素访问方案。
背景技术
图像传感器常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置中，图像传感器设置有被布置成像素行和像素列的图像像素阵列。图像像素包含用于响应于光(例如，通过光电转换)生成电荷的光电二极管。通常将电路耦接到各个像素列以读出来自图像像素的图像信号。从像素阵列读出的图像信号用于形成图像帧。
一般来讲，像素阵列连续捕获具有相同像素访问设置的图像帧。然而，这降低了像素阵列的灵活性，以利用其他像素访问设置来捕获其他类型的中间图像帧。存在对于被配置为针对不同图像帧有效地实现不同像素访问设置的图像传感器的强烈需要。
因此，可能期望的是能够提供具有改进的像素访问方案的成像设备。
发明内容
一方面，本揭露涉及一种图像传感器，包括：图像像素阵列；行控制电路，所述行控制电路耦接到所述图像像素阵列；和像素访问控制电路，所述像素访问控制电路被配置为控制所述行控制电路以基于第一像素访问模式在给定时间将控制信号提供给所述图像像素阵列中的第一像素，并且基于第二像素访问模式在所述给定时间将控制信号提供给所述图像像素阵列中的第二像素。
另一方面，本揭露涉及一种图像传感器，包括：图像像素阵列，所述图像像素阵列具有布置在第一组行中的多个有源像素以及布置在第二组行中的多个无源像素；行控制电路，所述行控制电路耦接到所述第一组行和所述第二组行；和上下文切换电路，所述上下文切换电路耦接到所述行控制电路，其中所述上下文切换电路控制所述行控制电路以使用第一像素访问设置来访问所述有源像素的第一部分，并且使用第二像素访问设置来访问所述有源像素的第二部分。
附图说明
图1是根据一些实施方案的示例性电子设备的示意图，该电子设备具有用于捕获图像帧的图像传感器和处理电路。
图2是根据一些实施方案的用于形成不同类型的图像帧的示例性像素阵列，相关联读出电路以及像素上下文切换电路的示意图。
图3是根据一些实施方案的可在像素阵列(诸如图2所示的像素阵列)中使用的示例性像素的电路图。
图4A是根据一些实施方案的可被访问以生成不同类型的图像帧的示例性像素组的示意图。
图4B和图4C是根据一些实施方案的用于访问一组像素(诸如图4A所示的像素组)的时序图。
图5是根据一些实施方案的用于操作图像传感器以生成不同类型的图像帧的时序图。
图6是根据一些实施方案的可使用不同像素访问设置生成的示例性图像帧的示意图。
图7是根据一些实施方案的用于操作图像传感器以生成不同类型的多曝光图像帧的时序图。
图8是根据一些实施方案的耦接到有源像素和无源像素的示例性像素访问电路的示意图。
图9A-图9C是根据一些实施方案的用于在像素访问设置中对一组像素单独执行快门和读取操作的时序图。
图10A-图10C是根据一些实施方案的用于在像素访问设置中对一组像素整体执行快门和读取操作的时序图。
图11是根据一些实施方案的通过在阵列上同时执行不同类型的像素访问设置(诸如图9A-图9C和图10A-图10C所示的那些像素访问设置)而生成的示例性帧的示意图。
具体实施方式
电子设备，诸如，数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如，将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可例如具有数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路(诸如，用于操作图像像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件所产生的电荷相对应。
图1为示例性成像系统(诸如，电子设备)的示意图，该成像系统使用图像传感器捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、移动电话、平板计算机、网络相机、摄像机、视频监控系统、汽车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应的图像传感器16。透镜14可包括固定透镜和/或可调透镜，并且可包括形成于图像传感器16的成像表面上的微透镜。在图像捕获操作期间，可通过透镜14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成要提供给存储和处理电路18的对应数字图像数据的电路。如果需要，相机模块12可设置有透镜14的阵列和对应图像传感器16的阵列。
存储和处理电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线和/或无线通信路径将经过处理的图像数据提供给外部设备(如，计算机、外部显示器或其他设备)。
如图2所示，图像传感器16可包括含有被布置成行和列的图像传感器像素22(有时在本文称为图像像素或像素)的像素阵列20以及控制和处理电路24。阵列20可包含例如数百或数千行以及数百或数千列的图像传感器像素22。控制电路24可耦接到行控制电路26和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路26可从控制电路24接收行地址，并且通过行控制路径30将对应的行控制信号，诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素22。可将一根或多根导线(诸如，列线32)耦接至阵列20中的像素22的每一列。列线32可用于从像素22读出图像信号以及用于将偏置信号(如，偏置电流或偏置电压)提供给像素22。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的像素行，并且可沿列线32读出由该像素行中的图像像素22产生的图像信号。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的一行或多行，并且可操纵像素控制信号以便以所需的操作模式对所选择的一行或多行中的像素进行操作。这种操作模式可涉及但可不限于对所选择的行中的像素进行有源重置，或将像素内的电荷或电压从一个节点转移到另一个节点。
图像读出电路28可通过列线32接收图像信号(如，由像素22生成的模拟像素值)。图像读出电路28可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样保持电路、放大器电路、模拟-数字转换(ADC)电路、偏置电路、列存储器、用于选择性启用或禁用列电路的闩锁电路，或者耦接至阵列20中的一个或多个像素列以用于操作像素22以及用于从像素22读出图像信号的其他电路。读出电路28中的ADC电路可将从阵列20接收的模拟像素值转换成对应的数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路28可针对一个或多个像素列中的像素通过一个或多个路径将数字像素数据提供给控制和处理电路24和/或处理器18(图1)。
如果需要，图像像素22可包括一个或多个光敏区，以响应于图像光而生成电荷。图像像素22内的光敏区可成行成列地布置在阵列20上。图像阵列20可设置有滤色器阵列，该滤色器阵列具有多个滤色器元件以允许单个图像传感器对不同颜色的光进行采样。例如，诸如阵列20中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的红色、绿色和蓝色图像传感器像素对对应的红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由重复的2×2个图像像素的单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适的示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是示例性的，并且一般来讲，可在任何所需数量的图像像素22上方形成任何所需颜色和任何所需图案的滤色器元件。
仍然参见图2，控制和处理电路24可包括上下文切换电路40(本文中有时称为像素访问控制电路)，该上下文切换电路是行控制电路26中的耦接像素定时控制电路42。具体地讲，上下文切换电路40可包括和/或耦接到存储电路(例如，寄存器、图1中的存储和处理电路18等)，不同像素访问设置(本文中有时称为像素使用上下文、上下文或像素访问模式)存储在该存储电路上。如果需要，上下文切换电路40可控制像素定时控制电路42以向阵列20提供与不同像素访问设置相关联的控制信号(例如，重置控制信号、像素电荷转移控制信号、行选择信号等)。
上下文切换电路40可组织阵列20中的像素22如何由行控制电路26控制和/或访问(例如，何时将哪些控制信号发送到阵列22中的哪些像素22)。作为一个示例，上下文切换电路40可控制行控制电路26以向第一组像素22提供与第一像素访问设置相关联的第一组控制信号，并且同时向第二组像素22提供与第二像素访问设置相关联的第二组控制信号。作为另一个示例，上下文切换电路40可使用行控制电路26中的像素定时控制电路42来控制第一组控制信号相对于第二组控制信号的定时。
换句话讲，行控制电路26可使用第一像素访问设置开始操作像素22，并且除了以第一像素访问设置操作像素22之外，上下文切换电路40可确定行控制电路何时可使用第二像素访问设置开始操作像素22。上下文切换电路40可进一步确定行控制电路26何时可使用第一像素访问设置来终止操作，以及行控制电路26何时可使用第一像素访问设置来重新开始操作。具体地讲，像素定时控制电路42可控制与不同组(例如，行)的像素22相关联的升压器电路以生成促进像素快门操作、像素读出操作等的控制信号。
有时在本文中作为一个示例所述，第一像素访问设置可由行控制电路26、阵列20、列控制和读出电路28使用以生成一个或多个第一类型的图像帧。第二像素访问设置可由行控制电路26、阵列20、列控制和读出电路28使用以生成一个或多个第二类型的图像帧。图像传感器16可以以交织的方式生成不同类型的帧。作为一个示例，图像传感器16可生成第一类型的第一帧、第二类型的第二帧、第一类型的第三帧、以及第二类型的第四帧等(例如，当以顺序方式生成帧时，奇数帧具有第一类型，而第二数帧具有第二类型)。作为示例，图像传感器16可以以合适的方式生成一个或多个不同类型的帧的任何帧图案。
如果需要，图像帧中的第一个和第二个可具有一个或多个不同的帧特性，诸如帧像素分辨率、帧颜色、帧捕获时间、帧处理效果、用于生成帧的单独曝光的数量等。作为一个示例，第一帧类型可以是全色分辨率帧，而第二帧类型可以是单色帧。作为另一个示例，第一帧类型可具有比第二帧类型更高的分辨率。这些示例仅仅是示例性的。如果需要，上下文切换电路可对不止两个访问设置进行积分(例如，生成不止两种类型的帧)。如果需要，在不同类型的帧之间可以存在任何数量的不同特性。
通过在控制和处理电路24中使用像素访问控制电路40，可以由行控制电路26来控制单个阵列(例如，阵列20)以生成不同类型的图像帧。更具体地讲，像素访问控制电路40可为行控制电路26生成不同的定时和/或控制信号，以在控制阵列20中的像素22时无缝地对多个像素访问设置进行积分。
图3中示出图像传感器16的示例性图像像素22中的像素电路48。如图3所示，像素22包括光敏元件，诸如光电二极管62。像素电路22还可包括诸如转移晶体管44、重置晶体管52、浮动扩散区64(有时在本文中称为浮动扩散节点或电荷存储区)、源极跟随器晶体管54、行选择晶体管56、供压线路50或像素输出线58之类的部件。如果需要，电荷存储结构(诸如存储二极管和存储电容器)还可用于在读出之前存储光电二极管电荷。偏置电压(例如电压VAA)可被供应给供压线路50。电荷生成和/或存储结构(诸如像素22中的光电二极管62和浮动扩散区64)可在使用前被重置为偏置电压。作为一个示例，在使用光电二极管62来捕获入射光之前，控制信号RST和TX可生效以重置光电二极管62或对其进行快门操作。入射光可(例如，在穿过滤色器结构之后)由光电二极管62收集。光电二极管62可将光转换成电荷。
在获取适当量的电荷之后(例如，在合适的积分时间段之后)，可使重置控制信号RST生效。这使重置晶体管52接通并将浮动扩散节点64重置至偏置电压。然后重置控制信号RST可被解除生效，使重置晶体管52截止。在重置过程完成之后，可使转移栅极控制信号TX生效以接通转移晶体管44。当转移晶体管44被接通时，由光电二极管62响应于入射光所生成的电荷被转移至浮动扩散区64。
浮动扩散区64可包括掺杂半导体区(例如，通过离子注入、杂质扩散或其他掺杂技术形成于硅衬底中的掺杂硅区)。浮动扩散区64可包括(通过沉积和蚀刻技术形成的)导电互连区。浮动扩散区(即掺杂半导体区和互连件)表现出可用于存储从光电二极管62转移来的电荷的电容。通过源极跟随器晶体管54将与浮动扩散区64上存储的电荷相关联的信号传输至行选择晶体管56。在一些实施方案中，光电二极管电荷可被转移到其他电荷存储结构，并且然后被转移到浮动扩散区64。
当需要读出所存储电荷的值时，可使行选择控制信号RS生效。当使信号RS生效时，行选择晶体管56接通并且在像素输出线58上产生对应的信号PIXOUT，该信号表示浮动扩散节点64上的电荷的大小。在典型配置中，存在多行和多列像素，诸如在给定图像传感器的图像传感器像素阵列中的像素22。当在给定行中使信号RS生效时，像素输出线58可用于将信号PIXOUT从所述行路由至读出电路。
图3中的像素电路48仅仅是示例性的。如果需要，图2中的阵列20中的像素22可具有任何合适的配置(例如，可包括使用附加电容器耦接到浮动扩散区的附加存储电容器，可包括附加光敏元件，可包括耦接到一个或多个光敏元件的附加晶体管诸如抗晕光晶体管，可具有存储二极管或存储门等)。
图4A示出示例性像素组，诸如图3中的阵列20中的一组像素22。阵列20可包括一组像素22，诸如像素22-A、22-B、22-C和22-D(各自具有类似于图3中的像素22的电路)。作为一个示例，像素22-A、22-B、22-C和22-D可以是相邻像素，诸如跨越两列和两行阵列的一组四个像素(例如，以2×2图案)。具体地讲，按照拜耳马赛克图案，像素22-A可被绿色滤色器覆盖，像素22-B可被红色滤色器覆盖，像素22-C可被蓝色滤色器覆盖，并且像素22-D可被绿色滤色器覆盖。作为一个示例，图4A中的该组像素22的图案可在图2中的阵列20上重复。像素22-A、22-B、22-C和22-D中的每个可生成相应像素输出(例如，像素输出A、B、C和D)。
阵列20中的像素22-A、22-B、22-C和22-D的类型和放置的这些示例仅仅是示例性的。如果需要，像素22-A、22-B、22-C和22-D可位于相同行中，位于相同列中，或者位于阵列20上的任何期望位置处。如果需要，任何类型的滤色器元件可覆盖像素22-A、22-B、22-C和22-D中的每个。
图4B和图4C示出一组像素(诸如图4A中的像素22-A、22-B、22-C和22-D)可如何用于生成图像数据。具体地讲，图4A示出在作为第一像素访问设置的一部分的像素重置或快门操作S和像素读出操作R期间，可如何按顺序方式单独访问来自像素22-A、22-B、22-C和22-D中的每个的图像数据。作为一个示例，在像素快门操作S期间，像素22-A中的光电二极管62可首先使用图3中的对应控制信号RST和图3中的控制信号TX(对于像素22-A有时在本文中称为控制信号TXA)来重置，所述信号对于像素22-A激活图3中的相应晶体管52和44。类似地，像素22-B、22-C和22-D中的相应光电二极管随后可使用对应控制信号RST和控制信号TXB、TXC和TXD按顺序方式重置。换句话讲，快门操作S可以以卷帘方式(作为卷帘快门)进行以生成像素输出A、B、C和D。
上述快门操作仅仅是示例性的。如果需要，附加像素可具有在像素22-A、22-B、22-C和22-D中的光电二极管被重置之前和/或之后被重置的光电二极管。如结合图4A所述，像素22-A、22-B、22-C和22-D可以2×2图案，跨越两列和两行阵列形成。在这种情况下，因为可在每行的基础上提供控制信号，所以快门操作S可对于像素22-A和22-B同时进行，并且对于像素22-C和22-D同时进行。像素22-C和22-D的快门操作仍然可以以卷帘方式跟随像素22-A和22-B的那些快门操作。
在合适的时间段(例如，有时在本文中称为曝光时间段的积分时间段T)之后，可进行像素22-A、22-B、22-C和22-D的读出操作R。作为一个示例，在读出操作R期间，像素22-A中的浮动扩散区64可使用对应控制信号RST来重置，并且随后控制信号TXA可生效以将对于像素22-A的光电二极管62中累积的电荷转移到对于像素22-A的浮动扩散区64。为了完成读出操作R，作为示例，转移的电荷可由像素22-A中的读出电路(诸如图3中的源极跟随器晶体管54和行选择晶体管56)，以及由列电路28读出。类似地，像素22-B、22-C和22-D中的相应浮动扩散区还可接受对应的光电二极管累积电荷，并且相应读出电路可读出转移的电荷。读出操作R可以以卷帘方式进行以生成像素输出A、B、C和D。换句话讲，对于一个或多个像素的读出操作可在对于其他像素的读出操作之后进行。
上述快门操作仅仅是示例性的。如果需要，附加像素可具有在像素22-A、22-B、22-C和22-D中的累积电荷被读出之前和/或之后被读出的累积电荷。如结合图4A所述，像素22-A、22-B、22-C和22-D可以2×2图案，跨越两列和两行阵列形成。在这种情况下，因为控制信号可在每行的基础上提供，所以读出操作R对于像素22-A和22-B可使用不同列线同时进行，并且对于像素22-C和22-D使用不同列线同时进行。像素22-C和22-D的读出操作仍然可以以卷帘方式跟随像素22-A和22-B的那些读出操作。
因为像素22-A、22-B、22-C和22-D中的相应光电二极管62中的累积电荷被单独读出，所以不同颜色数据可从像素中的每个提取，并且可生成彩色帧。图4C示出在第二像素访问方案中用于一组像素(诸如像素22-A、22-B、22-C和22-D)的替代快门和读出方案。具体地讲，在图4C中，快门操作S’和读出操作R’可对于像素组22-E同时进行。作为示例，像素组22-E可以是像素22-A、22-B、22-C和22-D的组合。
在这种情况下，像素22-A、22-B、22-C和22-D(例如，像素组22-E)可在快门操作S’中同时快门。换句话讲，控制信号RST、TXA、TXB、TXC和TXD可同时生效以重置像素22-A、22-B、22-C和22-D中的相应光电二极管，并且同时开始电荷积分。在期望的积分时间段(时间段T’)之后，可进行读出操作R’以生成组合的像素输出E。组合的像素输出E可基于像素输出A、B、C和D来生成(例如，作为像素输出A、B、C和D中的一个或多个的线性组合)。换句话讲，在重置像素22-A、22-B、22-C和22-D的相应浮动扩散区之后，控制信号TXA、TXB、TXC和TXD可同时生效以结束积分时间段T’并且将生成的电荷转移到像素22-A、22-B、22-C和22-D的相应浮动扩散区中。读出电路可单独读出像素输出A、B、C和D中的一个或多个，并且组合像素输出A、B、C和D以生成组合的像素输出E。
如结合图4B类似地描述，快门操作S’和读出操作R’可以以卷帘方式类似地进行。作为一个示例，另一组像素可生成单独像素输出，这些像素输出被组合以形成下一个组合的像素输出的(如省略号所指示)。另外，如结合图4B类似地描述，因为像素22-A、22-B、22-C和22-D中的一些可形成在相同行中，所以读出操作可使用不同列线同时进行。
因为像素22-A、22-B、22-C和22-D中的相应光电二极管62中的累积电荷被组合以形成单个组合的像素输出，所以单色数据可被提取，并且单色帧(例如，来自多个这样的组合像素输出，诸如组合像素输出E和其他类似的组合像素输出)可生成。
虽然仅示出了像素22-A、22-B、22-C和22-D的快门和读出操作，但这仅仅是示例性的。相同阵列(图2中的阵列20)中的其他像素可以以相似方式进行快门操作和被读出(例如，作为图4B和图4C中所示的卷帘快门和卷帘读出的一部分)。虽然操作在图4B和图4C中被描述为以卷帘方式进行，但这仅仅是示例性的。如果需要，快门操作中的一些或全部可以是全局方式(例如，阵列中的像素可被同时访问)。虽然图4B和图4C描述了可由图2中的像素访问控制电路40和行控制电路26使用的两种像素访问设置，但像素访问控制电路40和行控制电路26还可包括附加像素访问设置并且/或者可利用单个像素访问设置周期性地操作。
图5示出像素访问控制电路(诸如图2中的像素访问控制电路40)可如何用于使用两种不同像素访问设置(诸如结合图4B和图4C所述的那些像素访问设置)来生成具有不同特性的图像帧。具体地讲，像素访问控制电路40可控制阵列(诸如图2中的阵列20)以生成帧F1、F2和F3。具体地讲，像素访问控制电路40可使用利用像素访问设置(诸如结合图4B所述的像素访问设置)执行的读出操作R来生成第一帧F1。虽然未示出，但对应于对于第一帧F1的读出操作R的快门操作(类似于对于第三帧F3的快门操作S)可在读出操作R之前进行。作为一个示例，像素访问控制电路40可使用如结合图4B中的像素访问控制设置所述的快门操作S和读出操作R来生成第一帧F1。
具体地讲，读出操作R以卷帘方式在阵列20中的像素22上进行。在读出操作R在阵列20中的所有像素22上完成之前，像素访问控制电路40可使用行控制电路26来控制阵列20以对于第二帧F2执行快门操作S’。换句话讲，对于后一组像素的读出操作R可与对于前一组像素的快门操作S’仅部分重叠。像素访问控制电路40可控制读出操作R的开始和快门操作S’的开始之间的定时以确保不发生相同像素或像素组的同时或重叠使用(例如，对于当前帧的快门操作不同时使用在对于先前帧的读出操作R中使用的像素)。对于第二帧F2的读出操作R’可在积分时间T’之后进行以读出第二帧的数据。作为一个示例，像素访问控制电路40可使用利用像素访问控制设置(诸如结合图4C所述的像素访问控制设置)执行的快门操作S’和读出操作R’来生成第二帧F2。
类似地，在读出操作R’在阵列20中的所有像素22上完成之前，像素访问控制电路40可使用行控制电路26来控制阵列20以对于第三帧F3执行快门操作S。像素访问控制电路40可类似地控制读出操作R’的开始和快门操作S的开始之间的定时以确保不发生相同像素或像素组的同时使用。对于一些像素的读出操作R’可以其他方式与对于其他像素的快门操作S部分地重叠(例如，像素访问控制电路40可控制行控制电路26以访问阵列20的第一部分以执行读出操作R’，同时访问阵列20的第二部分以执行快门操作S)。对于第三帧F3的读出操作R可在积分时间T之后进行以读出第三帧的数据。作为一个示例，像素访问控制电路40可使用如结合图4B中的像素访问控制设置所述的快门操作S和读出操作R来生成第三帧F3。如果需要，像素访问控制电路40可使用第三不同像素访问设置来生成第三帧F3，从而生成与第一帧F1和第二帧F2不同类型的帧。
图6示出帧F1可如何与帧F2不同，但是可与帧F3相同。作为一个示例，帧F1和F3可具有相同像素分辨率并且可以是全色帧，而帧F2与帧F1和F3相比可具有较低像素分辨率并且可以是单色帧。图6还示出图2中的像素访问控制电路40可生成不同类型的连续帧。具体地讲，这是在没有在为连续帧F1-F3生成有用帧数据之间浪费任何图像像素数据的情况下完成的。
另外，虽然图5示出单个曝光时段(例如，单个连续积分时间段)可如何用于生成每个帧，但图7示出像素访问控制电路40可如何使用来自多个曝光时段的像素输出数据来控制阵列20以生成每个帧。具体地讲，如图7所示，三个单独积分时间段可用生成三组对应的图像数据。换句话讲，三个曝光时间段(例如，积分时间段)中的每个可具有对应的快门和读取操作。三个曝光时间段可具有不同长度。作为示例，曝光时间段T1可以是最长的，曝光时间段T2可以是第二长的，并且曝光时间段T3可以是最短的。三组图像数据可用于通过选择每组图像数据的部分来生成单个帧以用于生成最终的单个帧。
图7的示例仅仅是示例性的。如果需要，可使用任何数量的曝光时间段(例如，一个曝光时间段、两个曝光时间段、四个或更多个曝光时间段)来为每个图像帧生成对应组的像素数据。如果需要，不同帧可使用不同数量的曝光时间来生成。
因为在任何给定时间处，行控制电路26以及行控制电路26中的升压器电路可向阵列20中的像素22提供不同数量的控制信号以使用不同像素访问设置来选择性且同时地访问不同像素22，所以应当特别注意平衡行控制电路26(例如，从行控制电路26接收控制信号的像素电路)的负载。作为一个示例，返回参考图5，在第一给定时间处，行控制电路26可仅提供与对于帧F1的读出操作相关联的控制信号。在第二给定时间处，行控制电路26可向后一组像素提供与对于帧F1的读出操作相关联的控制信号，而行控制电路26向前一组像素提供与对于帧F2的快门操作相关联的控制信号。在第三给定时间处，行控制电路26可仅提供与对于帧F2的快门操作相关联的控制信号。在第四给定时间处，行控制电路26可仅提供与对于帧F2的读出操作相关联的控制信号。在第五给定时间处，行控制电路26可向后一组像素提供与对于帧F4的读出操作相关联的控制信号，而行控制电路26向前一组像素提供与对于帧F3的快门操作相关联的控制信号。在帧F2使用单色像素访问设置的情况下行控制电路26的负载平衡可能甚至更成问题，该单色像素访问设置包括四个同时转移控制信号，而帧F1和F3使用全色分辨率像素访问设置，该全色分辨率像素访问设置包括单独的转移控制信号。
为了缓解这些问题并且进一步改善多个像素访问设置的使用，除了有源像素诸如布置在图8中的阵列20的行中的有源像素100之外，阵列20可具有无源像素诸如布置在阵列20的行中的无源像素102(有时在本文中称为虚拟像素或暗像素)。具体地讲，行控制电路26可包括逻辑门的网络，通过该逻辑门将控制信号提供给阵列20中的像素22。控制信号READ_EN_TX和READ_ADDR_SEL可用于与任何像素访问设置相关联的读出操作，并且被提供为到逻辑与门104的输入。控制信号ES1_TX和ES1_ADDR_SEL可用于与第一像素访问设置相关联的第一组快门操作，并且被提供为到逻辑与门106的输入。控制信号ES2_TX和EX2_ADDR_SEL可用于与附加像素访问设置相关联的第二组快门操作，并且被提供为到逻辑与门108的输入。如果需要，附加控制信号可用于对于其他附加像素访问设置的附加组的快门操作和/或读出操作。
作为一个示例，控制信号ADDR_SEL(例如，READ_ADDR_SEL、ES1_ADDR_SEL、ES2_ADDR_SEL)可以是使能信号，该使能信号在生效时启用对应操作。控制信号TX(例如，READ_EN_TX、ES1_TX和ES2_TX)可对应于启用特定晶体管(诸如图3中的晶体管44)以执行对应操作。
逻辑与门104、106和108的输出可被提供为到逻辑或门110的输入。逻辑或门110的输出可用于控制电荷转移晶体管，诸如图3中的电荷转移晶体管44。换句话讲，逻辑或门的输出可以是在阵列20中的一行像素22上的像素生成控制信号TX或者用于为在阵列20中的一行像素22上的像素生成控制信号TX。如果需要，类似于逻辑门104、106、108和110的电路可被提供用于阵列20中的有源像素100的每一行(或任何其他部分)并且耦接到阵列20中的有源像素100的每一行(或任何其他部分)。逻辑门104、106、108和110可在本文中统称为用于有源像素的像素访问电路。如果需要，类似于逻辑门104、106、108和110的电路可被提供用于每两行有源像素100并且耦接到每两行有源像素100，使得可以控制两行像素。
作为一个示例，当控制信号READ_EN_TX和READ_ADDR_SEL处于逻辑高(例如，处于逻辑“1”)时，一行有源像素100中的一个或多个转移晶体管可被激活以转移光电二极管累积电荷以用于读出操作。作为另一个示例，当控制信号ES1_TX和ES1_ADDR_SEL处于逻辑高时，一行有源像素100中的一个或多个转移晶体管(与其他晶体管结合)可被激活以重置一行有源像素100中的一个或多个光电二极管以用于与第一像素访问设置相关联的快门操作。作为另一个示例，当控制信号ES2_TX和ES2_ADDR_SEL处于逻辑高时，一行有源像素100中的一个或多个转移晶体管(与其他晶体管结合)可被激活以重置一行有源像素100中的一个或多个光电二极管以用于与第二像素访问设置相关联的快门操作。
另外，阵列20中的第一组无源像素102(例如，第一行无源像素102)可被耦接到逻辑与门112。逻辑与门112可接收控制信号IN1_TX和IN1_ADDR_SEL作为输入。如果需要，IN1_TX可被直接提供给第一组无源像素102(例如，而不考虑控制信号IN1_ADDR_SEL的状态)。具体地讲，当这些控制信号的状态实际上是无源的时，IN1_TX可监测由有源像素100接收的控制信号(例如，信号ES1_TX)的有源状态。
类似地，阵列20中的第二组无源像素102(例如，第二行无源像素102)可被耦接到逻辑与门114。逻辑与门114可接收控制信号IN2_TX和IN2_ADDR_SEL作为输入。如果需要，IN2_TX可被直接提供给第二组无源像素102。具体地讲，当这些控制信号的状态实际上是无源的时，IN2_TX可监测由有源像素100接收的控制信号(例如，信号ES2_TX)的有源状态。逻辑门112和114可在本文中统称为用于无源像素的像素访问电路。
通过为有源像素和无源像素生成控制信号，升压器电路负载和行控制电路可被保持为恒定。换句话讲，任何生效的像素访问控制信号可总是被提供给阵列20中的像素22，无论是提供给有源像素100(例如，通过逻辑门104、106、108和110)还是无源像素102(例如，通过逻辑门112和114)。
图9A-图9C进一步示出给定像素访问设置的该点。在图9A所示的示例性时序图中，示出类似于图4B的像素访问设置的像素访问设置。具体地讲，使用像素访问设置生成的帧可基于四个曝光时间段T1、T2、T3和T4来生成。在每个曝光时间段的每个行时间RT期间，像素22诸如像素22-A、22-B、22-C和22-D可被单独执行快门操作(例如，使用控制信号RST和TX的组合，使用图8中的控制信号ES1_TX和ES1_ADDR_SEL，使用图8中的控制信号ES2_TX和ES2_ADDR_SEL来重置)。这些像素可以是阵列20中的有源像素100(称为“快门组”)。因为有源像素可有源地使用这些生效的控制信号RST和TX，所以可以不需要无源像素102来接收任何控制信号(例如，在周期ES1期间)。因此，对于对应于无源像素102的“快门无源组”，可能没有信号生效。换句话讲，控制信号IN1_TX和/或IN2_TX可被解除生效或处于逻辑低(即，处于逻辑“0”)。
如图9A中的图表所示，作为一个示例，在每个行时间RT期间，TX生效的总数被保持为1。具体地讲，在周期ES1期间，有源像素100可每个行时间RT具有一个生效，而无源像素102可每个行时间RT不具有生效。
图9B示出在周期ES2内无源像素102的操作，在此期间像素22-A、22-B、22-C和22-D可以不被有源地执行快门操作，如结合图9A所示来描述。具体地讲，为了保持图2中的行控制电路26的负载平衡，行控制电路26可将控制信号(诸如图9B中的TXA)发送到无源像素102，并且更具体地讲，发送到接收类似控制信号的给定无源像素。如图9B中的图表所示，作为一个示例，在每个行时间期间，生效的总数仍被保持为1。具体地讲，在该像素访问设置中由有源像素100接收的生效信号的缺乏由无源像素102(或更具体地讲，图9B的示例中的特定虚拟像素)接收的生效信号来平衡。如果需要，在每个行时间期间，可使用任何数量的虚拟像素来将生效的总数保持为1。
图9C示出用于对于四个曝光时间段T1、T2、T3和T4中的每个读出生成图像数据的时序图。具体地讲，在每个行时间RT期间，有源像素中的给定一者可被读出。如果需要，在使转移待读出的图像信号的电荷转移信号生效之前，重置信号可生效。
虽然图9A-图9C示出各自具有单独行时间RT的四个曝光时间段和四个像素，但这仅仅是示例性的。如果需要，任何数量的曝光时间段可代替任何时间长度(例如，曝光时间段中的每个的一个或多个可具有不同时间长度)。如果需要，附加像素可被执行快门操作，并且可对于每个曝光时间段读出对应的图像数据。虽然像素22-A、22-B、22-C和22-D被分组为一组，但这仅仅是示例性的。如果需要，可以对任何数量的像素进行分组。如果需要，快门组可以是快门行，其中整个行以卷帘方式快门和读出。
在图10A所示的示例性时序图中，示出类似于图4C的像素访问设置的像素访问设置。具体地讲，使用像素访问设置生成的帧可基于四个曝光时间段T1、T2、T3和T4来生成。在每个曝光时间段的第一行时间RT期间，一组像素22(在图10C中参考为像素组E或22-E)诸如像素22-A、22-B、22-C和22-D可被同步执行快门操作(例如，使用控制信号RST和TX的组合，使用图8中的控制信号ES1_TX和ES1_ADDR_SEL，使用图8中的控制信号ES2_TX和ES2_ADDR_SEL来重置)。作为一个示例，这些像素可以是在操作期间的不同时间图9A中所指的阵列20中的相同有源像素100。因为有源像素可在第一行时间RT中有源地使用这些生效的控制信号RST和TX，所以在第一行时间RT期间(例如，在周期ES1内)可以不需要无源像素102来接收任何控制信号。因此，对于对应于第一行时间RT中的无源像素102的“快门无源组”，可能没有信号生效。换句话讲，控制信号IN1_TX和/或IN2_TX可被解除生效或处于逻辑低。
相反，在第二行时间RT期间，四个像素22-A、22-B、22-C和22-B中没有一个可被快门。为了平衡行控制电路26的负载，控制信号IN1_TX和/或IN2_Tx可生效或处于逻辑高。如图10A中的图表所示，作为一个示例，在每个行时间RT期间，TX生效的总数被保持为4。具体地讲，在周期ES1的第一行时间RT期间，有源像素100可具有四个生效，而无源像素102对于该行时间RT可以不具有生效。在周期ES1的第二行时间RT期间，有源像素100可以不具有生效，而无源像素102对于该行时间RT可具有四个生效。
图10B示出在周期ES2内无源像素102的操作，在此期间像素22-A、22-B、22-C和22-D可以不被有源地快门，如结合图9A所述。具体地讲，为了保持图2中的行控制电路26的负载平衡，行控制电路26可将控制信号(诸如图10B中的TXA、TXB、TXC和TXD)发送到无源像素102，并且更具体地讲，发送到类似于像素22-A、22-B、22-C和22-D的无源像素。如图10B中的图表所示，作为一个示例，在每个行时间期间，生效的总数仍被保持为4。具体地讲，在该像素访问设置中由有源像素100接收的生效信号的缺乏由无源像素102(或更具体地讲，图10B的示例中的相应虚拟像素)接收的生效信号来平衡。如果需要，在每个行时间期间，可使用任何数量的虚拟像素来将生效的总数保持为4。
图10C示出用于对于四个曝光时间段T1、T2、T3和T4中的每个读出生成图像数据的时序图。具体地讲，在每个曝光时间段的第一行时间RT期间，像素22-A、22-B、22-C和22-D的累积电荷可被同步转移并且随后读出。如果需要，在使转移待读出的图像信号的电荷转移信号生效之前，重置信号可生效。
虽然图10A-图10C示出各自具有单独行时间RT的四个曝光时间段和四个像素，但这仅仅是示例性的。如果需要，任何数量的曝光时间段可代替任何时间长度(例如，曝光时间段中的每个的一个或多个可具有不同时间长度)。如果需要，附加像素可被快门，并且可对于每个曝光时间段读出对应的图像数据。虽然像素22-A、22-B、22-C和22-D被分组为一组，但这仅仅是示例性的。如果需要，可以对任何数量的像素进行分组。如果需要，快门组可以是快门行，其中整个行以卷帘方式被执行快门操作和读出。
因为可同时使用不同的像素访问操作来访问阵列20的不同部分，所以可同时使用多组或多行无源像素102来平衡行控制电路26的负载。作为一个示例，第一行无源像素102可用于图9A-图9C中所述的操作，并且第二行无源像素102可用于图10A-图10C中所述的操作。
图11示出如结合图9A-图9C和图10A-图10C所述的对于两种不同像素访问设置的快门和读出操作可如何组合。具体地讲，图2中的上下文切换电路或像素访问控制电路40可提供控制信号以保持并更新对于每个像素访问设置的单独读取和快门指针。如果需要，可使用图2中的像素定时控制电路42来更新这些读取和快门指针。
作为一个示例，单独快门指针可被初始化以对于帧F2的积分时间段T1’开始快门操作S’。该快门指针可被更新以对阵列上的像素进行快门(例如，基于像素或像素行地址)，并且可独立于其他快门指针(例如，用于其他像素访问设置的快门指针)来更新该快门指针。因为对应的读出指针(例如，对于帧F2的积分时间段T1’的读出操作R’)可基于该快门指针，所以可在期望的积分时间段T1之后初始化对应的读出指针。
用于帧F2的积分时间段T1’的快门指针可开始使用与用于生成先前帧的先前像素访问设置不同的像素访问设置。因此，像素访问控制电路40可初始化与不同像素访问设置的快门指针相关联的访问寄存器的一部分。在先前的像素访问设置完全终止之后(例如，没有像素是使用先前的像素访问设置来访问的)，与不同像素访问设置相关联的访问寄存器的剩余部分(例如，对于帧F2的快门和读取操作)可被初始化。
类似地，用于帧F3的快门指针可被初始化(使用访问寄存器的一部分)，而一些像素仍使用用于帧F2的像素访问设置来访问。在用于帧F2的像素访问设置完成之后，可使用访问寄存器的剩余部分来提供对于帧F3的快门和读出操作。
图4-图11中提供的示例仅仅是示例性的。如果需要，图2中的像素访问控制电路40可使用在图像传感器中具有相同图像像素阵列的不同像素阵列访问和处理设置来生成不同图像帧。作为示例，像素阵列访问设置可包括快门和读取序列设置、图像颜色设置、帧速率设置、曝光时间设置、积分时间设置、像素阵列窗口设置、像素数据处理设置、像素数据求和或平均设置等。如果需要，可在不同图像帧上调整与图像数据的捕获、处理和存储相关联的任何合适的设置。
具体地讲，可能期望使用交替像素阵列访问设置来捕获连续图像帧。可使用相同的图像传感器像素阵列，利用不同颜色方案以不同帧速率生成连续帧。作为一个示例，可以以每秒30帧生成第一帧(即，可在33.33毫秒内读取单个帧的数据)。第一帧可以是使用四个单独的积分时间(例如，积分时间T1、T2、T3和T4)生成的八百万像素全分辨率帧。如果需要，积分时间T1可大于积分时间T2，积分时间T2可大于积分时间T3，积分时间T3可大于积分时间T4。每次积分可生成对应的图像信号，然后存储该图像信号。可以以逐行方式执行快门和读取操作。
第二后续帧可以是使用与用于生成第一帧的设置不同的像素访问设置生成的帧(例如，以每秒45帧生成的两百万像素单色帧)(即，可在22.22毫秒内读取单个帧的数据)。对于第二帧的快门操作可至少暂时地与第一帧的快门和读取操作的一部分重叠。作为一个示例，第二帧的快门操作可在阵列中的像素第一行开始，而第一帧的读取和快门操作仍然在阵列中的后续像素行(例如，像素阵列中间的像素行)进行。类似地，可使用四个单独的积分时间来生成第二帧，第一积分时间可以是四个积分时间中最长的。作为一个示例，第二帧的快门操作可从收集第二帧的第一积分时间T1的图像信号开始。在完成对于第一帧的积分时间T4的快门和读取操作之后，可开始对于第二帧的积分时间T1的读取操作。
第三帧可以是使用以每秒30帧生成的像素访问设置生成的帧(即，可在33.33毫秒内读取单个帧的数据)。作为一个示例，第三帧可使用与第一帧相同的像素访问设置来生成。然而，如果需要，可使用任何其他像素访问设置来生成第三帧。作为一个示例，第三帧还可包括四个单独积分时间T1-T4。第三帧的第一积分时间T1的快门操作可在对于第二帧的快门和读取操作结束之前开始。在积分时间T1处收集的数据的读取操作可在对于第二帧的最后积分时间段的读取操作之后进行。
以这样的方式，图像传感器可形成使用不同像素访问设置生成的帧。这些不同地生成的帧可以在彼此内有效地交织，使得不从帧输出无效数据。换句话讲，图像传感器可以以时间有效的方式生成图像数据(例如，通过暂时地与相邻帧的快门和读取操作重叠)。
具体地讲，图像传感器可包括形成在控制电路和/或处理电路上的上下文切换电路。图像传感器可包括形成在第一管芯或衬底上的图像像素阵列。上下文切换电路可形成在第一管芯上。如果需要，控制切换电路可形成在第二单独管芯上，该第二单独管芯以堆叠配置或者以任何其他合适的配置耦接到第一管芯。
上下文切换电路可向像素阵列提供控制信号以选择性地控制快门和读取操作以用于生成不同帧。上下文切换电路可包括寄存器、将图像传感器阵列耦接到寄存器的控制路径、处理电路、存储电路等。使用不同设置生成的连续帧可在彼此之间交织。作为一个示例，八百万像素全分辨率帧和两百万像素单色帧可由像素阵列交替地生成。第一上下文A(有时在本文中称为像素访问设置或像素访问模式)可与生成和输出第一帧类型相关联，并且第二上下文B可与生成和输出第二帧类型相关联。
上下文切换电路可使用上下文A来控制阵列以执行对于第一帧的快门和读取操作。上下文切换电路然后可提供与上下文B相关联的第一组控制信号，以仅开始对于第二帧的积分时间T1的快门操作(例如，部分地更新阵列的控制方案)。上下文切换电路可继续向阵列的部分供压与上下文A相关联的控制信号以继续生成第一帧。一旦完全生成第一帧，上下文切换电路便可提供与上下文B相关联的第二组控制信号，以完全更新阵列的控制方案。
类似地，当开始生成第三帧时，上下文切换电路可部分地切换回上下文A。上下文切换电路可通过将控制快门操作的电路的上下文(例如，设置)切换为上下文A来控制阵列以开始执行对于第三帧的快门操作(例如，第一积分时间的快门操作)。上下文切换电路可随后将任何合适剩余电路的上下文切换为上下文A。
已经描述了各种实施方案，说明了用于使用像素访问控制电路来生成具有不同特性的图像帧的系统和方法。
图像传感器可包括具有有源像素和无源像素的图像像素阵列。行控制电路可使用第一组行控制路径耦接到有源像素，并且使用第二组行控制路径耦接到无源像素。像素访问控制电路可被配置为控制行控制电路。具体地讲，像素访问控制电路可控制有源像素的第一部分(诸如第一像素)以生成用于基于第一像素访问模式(例如，像素访问设置，上下文)生成第一图像帧的图像数据。像素访问控制电路可控制有源像素的第二部分(诸如第二像素)以生成用于基于第二像素访问模式生成第二图像帧的图像数据。如果需要，像素访问控制电路可控制有源像素以生成第三图像帧。
第一图像帧和第三图像帧可具有相同帧特性。第一图像帧和第二图像帧可具有至少一个不同帧特性诸如不同颜色分辨率(例如，彩色帧与单色帧)、不同像素分辨率(例如，较高像素分辨率与较低像素分辨率)。如果需要，第一图像帧、第二图像帧和第三图像帧可各自使用多个单独的曝光时间来生成。
行控制电路可被配置为基于第一像素访问模式使由第一像素接收的至少第一控制信号生效以执行快门操作，而行控制电路基于第二像素访问模式使由第二像素接收的至少第二控制信号生效以执行读出操作。行控制电路可被配置为在积分时间段之后使至少第一控制信号生效。行控制电路可被配置为在积分时间段期间使至少第二控制信号生效以执行快门操作。换句话讲，与一种像素访问模式相关联的快门操作可暂时地与另一种像素访问模式的读出操作重叠。
行控制电路可被配置为在第一时间段期间基于第一像素访问设置对有源像素的第一部分执行快门操作，并且可被配置为在第二时间段期间基于第一像素访问设置对无源像素的第一部分执行快门操作。行控制电路可被配置为在第三时间段期间基于第二像素访问设置对有源像素的第二部分执行快门操作，并且可被配置为在第四时间段期间基于第二像素访问设置对无源像素的第二部分执行快门操作。第一时间段和第二时间段可暂时地不重叠，并且第三时间段和第四时间段可暂时地不重叠。
根据一个实施方案，图像传感器可包括图像像素阵列、耦接到图像像素阵列的行控制电路、以及像素访问控制电路，该像素访问控制电路被配置为控制行控制电路以基于第一像素访问模式在给定时间将控制信号提供给图像像素阵列中的第一像素，并且基于第二像素访问模式在给定时间将控制信号提供给图像像素阵列中的第二像素。
根据另一个实施方案，第一像素可被配置为使用第一像素访问模式来生成第一图像帧，并且第二像素被配置为使用第二像素访问模式来生成第二图像帧。第二图像帧可具有与第一图像帧不同的帧特性。
根据另一个实施方案，行控制电路可被配置为基于第一像素访问模式使由第一像素接收的至少第一控制信号生效以执行快门操作，而行控制电路基于第二像素访问模式使由第二像素接收的至少第二控制信号生效以执行读出操作。
根据另一个实施方案，行控制电路可被配置为在积分时间段之后使至少第一控制信号生效。
根据另一个实施方案，行控制电路可被配置为在积分时间段期间使至少第二控制信号生效以执行快门操作。
根据另一个实施方案，第一图像帧可基于至少两个曝光时间段来生成，并且第二图像帧可基于至少两个曝光时间段来生成。
根据另一个实施方案，第一图像帧可被生成为彩色图像帧，并且第二图像帧可被生成为单色图像帧。
根据另一个实施方案，第一图像帧可具有第一分辨率，并且第二图像帧可具有与第一分辨率不同的第二分辨率。
根据一个实施方案，图像传感器可包括图像像素阵列、耦接到图像像素阵列的行控制电路、以及耦接到行控制电路的上下文切换电路。上下文切换电路可控制图像像素阵列以生成第一连续图像帧、第二连续图像帧和第三连续图像帧，并且其中第一图像帧和第二图像帧具有至少一个不同的帧特性。
根据另一个实施方案，第一图像帧和第三图像帧可具有相同帧特性。
根据另一个实施方案，至少一个不同的帧特性可包括像素分辨率。
根据另一个实施方案，至少一个不同的帧特性可包括颜色分辨率。
根据另一个实施方案，上下文切换电路可被配置为向行控制电路提供与第一上下文相关联的控制信号，并且行控制电路可被配置为基于第一上下文使用快门操作和读出操作来控制阵列以生成第一图像帧和第三图像帧。
根据另一个实施方案，上下文切换电路可被配置为向行控制电路提供与第二上下文相关联的控制信号，并且行控制电路可被配置为基于第二上下文使用快门操作和读出操作来控制阵列以生成第二图像帧。
根据另一个实施方案，行控制电路可被配置为基于第一上下文来控制阵列的第一部分以执行快门操作，同时基于第二上下文来控制阵列的第二部分以执行读出操作。
根据另一个实施方案，行控制电路可被配置为基于第二上下文来控制阵列的第一部分以执行快门操作，同时基于第一上下文来控制第二部分以执行读出操作。
根据一个实施方案，图像传感器可包括图像像素阵列，该图像像素阵列具有布置在第一组行中的多个有源像素以及布置在第二组行中的多个无源像素；行控制电路，该行控制电路耦接到第一组行和第二组行；以及上下文切换电路，该上下文切换电路耦接到行控制电路。上下文切换电路可控制行控制电路以使用第一像素访问设置来访问有源像素的第一部分，并且使用第二像素访问设置来访问有源像素的第二部分。
根据另一个实施方案，行控制电路可被配置为在第一时间段期间基于第一像素访问设置对有源像素的第一部分执行快门操作，并且可被配置为在第二时间段期间基于第一像素访问设置对无源像素的第一部分执行快门操作。
根据另一个实施方案，行控制电路可被配置为在第三时间段期间基于第二像素访问设置对有源像素的第二部分执行快门操作，并且可被配置为在第四时间段期间基于第二像素访问设置对无源像素的第二部分执行快门操作。
根据另一个实施方案，第一时间段和第二时间段可以不重叠，并且第三时间段和第四时间段可以不重叠。
前述内容仅是对本发明原理的示例性说明，因此本领域技术人员可以在不脱离本发明的实质和范围的前提下进行多种修改。上述实施方案可单独实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，包括：
图像像素阵列；
行控制电路，所述行控制电路耦接到所述图像像素阵列；和
像素访问控制电路，所述像素访问控制电路被配置为控制所述行控制电路以基于第一像素访问模式将第一控制信号提供给所述图像像素阵列中的第一像素，并且基于第二像素访问模式将第二控制信号提供给所述图像像素阵列中的第二像素，其中所述行控制电路被配置为在给定时间段期间基于所述第一像素访问模式使由所述第一像素接收的所述第一控制信号生效以执行快门操作，且所述行控制电路被配置为在所述给定时间段期间基于所述第二像素访问模式使由所述第二像素接收的所述第二控制信号生效以执行读出操作。
2.根据权利要求1所述的图像传感器，其中所述第一像素被配置为使用所述第一像素访问模式来生成第一图像帧，并且所述第二像素被配置为使用所述第二像素访问模式来生成第二图像帧，并且其中所述第二图像帧具有与所述第一图像帧不同的帧特性。
3.根据权利要求2所述的图像传感器，其中所述行控制电路被配置为在积分时间段之前使所述第一控制信号生效。
4.根据权利要求3所述的图像传感器，其中所述行控制电路被配置为在不同于所述积分时间段的额外积分时间段之后使所述第二控制信号生效。
5.根据权利要求2所述的图像传感器，其中所述第一图像帧基于至少两个曝光时间段来生成，并且其中所述第二图像帧基于至少两个曝光时间段来生成。
6.根据权利要求2所述的图像传感器，其中所述第一图像帧被生成为彩色图像帧，并且所述第二图像帧被生成为单色图像帧，并且其中所述第一图像帧具有第一分辨率，并且所述第二图像帧具有不同于所述第一分辨率的第二分辨率。
7.一种图像传感器，包括：
图像像素阵列，所述图像像素阵列具有布置在第一组行中的多个有源像素以及布置在第二组行中的多个无源像素，所述多个有源像素包括给定有源像素；
行控制电路，所述行控制电路耦接到所述第一组行和所述第二组行；和
上下文切换电路，所述上下文切换电路耦接到所述行控制电路，其中所述上下文切换电路控制所述行控制电路以在第一时间段期间使用第一像素访问设置来访问所述给定有源像素，并且在第二时间段期间使用第二像素访问设置来访问所述给定有源像素。
8.根据权利要求7所述的图像传感器，其中所述行控制电路被配置为在所述第一时间段期间基于所述第一像素访问设置对所述给定有源像素执行第一快门操作，并且被配置为在第三时间段期间基于所述第一像素访问设置对所述多个无源像素中的给定无源像素执行第二快门操作。
9.根据权利要求8所述的图像传感器，其中所述行控制电路被配置为在所述第二时间段期间基于所述第二像素访问设置对所述给定有源像素执行第三快门操作，并且被配置为在第四时间段期间基于所述第二像素访问设置对所述给定无源像素执行第四快门操作，并且其中所述第一时间段和所述第二时间段不重叠，并且其中所述第三时间段和所述第四时间段不重叠。
10.根据权利要求7所述的图像传感器，其中所述多个有源像素包括额外有源像素，且其中所述上下文切换电路控制所述行控制电路以在所述第一时间段期间使用所述第二像素访问设置来访问所述额外有源像素。
CN201811330986.3A 2017-11-09 2018-11-09 具有多个像素访问设置的图像传感器 Active CN109769095B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762583981P 2017-11-09 2017-11-09
US62/583,981 2017-11-09
US16/155,932 2018-10-10
US16/155,932 US10873714B2 (en) 2017-11-09 2018-10-10 Image sensor with multiple pixel access settings

Publications (2)

Publication Number Publication Date
CN109769095A CN109769095A (zh) 2019-05-17
CN109769095B true CN109769095B (zh) 2023-03-17

Family

ID=66327816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811330986.3A Active CN109769095B (zh) 2017-11-09 2018-11-09 具有多个像素访问设置的图像传感器

Country Status (2)

Country Link
US (1) US10873714B2 (zh)
CN (1) CN109769095B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195002B2 (en) 2018-08-22 2021-12-07 Ideal Industries Lighting Llc Method and system for image based occupancy detection
US11252337B1 (en) * 2020-12-29 2022-02-15 Himax Imaging Limited Method and apparatus of performing automatic exposure control for image sensor with context switching

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104349087A (zh) * 2013-07-25 2015-02-11 索尼公司 图像传感器、控制方法以及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515702B1 (en) 1997-07-14 2003-02-04 California Institute Of Technology Active pixel image sensor with a winner-take-all mode of operation
TW439285B (en) 1998-11-30 2001-06-07 Toshiba Corp Solid-state imaging device
JP2001186419A (ja) 1999-12-24 2001-07-06 Nec Corp イメージセンサ及び画素読出し方法
DE10218313B4 (de) 2002-04-24 2018-02-15 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Digitale Laufbildkamera
JP4487944B2 (ja) 2006-02-09 2010-06-23 ソニー株式会社 固体撮像装置
US7825969B2 (en) 2006-12-15 2010-11-02 Nokia Corporation Image stabilization using multi-exposure pattern
JP5163935B2 (ja) * 2007-05-17 2013-03-13 ソニー株式会社 イメージセンサ
DE102008052916A1 (de) 2008-10-23 2010-04-29 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
US8587681B2 (en) 2008-11-21 2013-11-19 Omnivision Technologies, Inc. Extended depth of field for image sensor
US20100309340A1 (en) 2009-06-03 2010-12-09 Border John N Image sensor having global and rolling shutter processes for respective sets of pixels of a pixel array
US20110080500A1 (en) 2009-10-05 2011-04-07 Hand Held Products, Inc. Imaging terminal, imaging sensor having multiple reset and/or multiple read mode and methods for operating the same
US8488025B2 (en) * 2009-10-20 2013-07-16 AltaSens, Inc Sub-frame tapered reset
DE102010051438B4 (de) 2010-11-15 2024-03-14 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
GB201311366D0 (en) 2013-06-26 2013-08-14 Thermoteknix Systems Ltd High dynamic range imaging
TWI672952B (zh) * 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
KR102125812B1 (ko) 2014-03-28 2020-07-09 에스케이하이닉스 주식회사 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
KR102511493B1 (ko) 2015-05-19 2023-03-16 매직 립, 인코포레이티드 세미-글로벌 셔터 이미저

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104349087A (zh) * 2013-07-25 2015-02-11 索尼公司 图像传感器、控制方法以及电子设备

Also Published As

Publication number Publication date
CN109769095A (zh) 2019-05-17
US10873714B2 (en) 2020-12-22
US20190141274A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
TWI499293B (zh) 影像感測器之取樣及讀出
US9848141B2 (en) Image pixels having processed signal storage capabilities
TWI707464B (zh) 影像感測器及其操作方法
US9686486B2 (en) Multi-resolution pixel architecture with shared floating diffusion nodes
US8803990B2 (en) Imaging system with multiple sensors for producing high-dynamic-range images
US20200137331A1 (en) Imaging systems having dual storage gate overflow capabilities
KR102009189B1 (ko) 이미지 센서 및 2행 동시 독출 방법
US20140063300A1 (en) High dynamic range imaging systems having clear filter pixel arrays
US10791294B2 (en) Image sensors having capacitively coupled pixels
US9066030B2 (en) Image sensors with column failure correction circuitry
CN110557585B (zh) 图像传感器、操作图像传感器的方法及系统
US11165977B2 (en) Imaging systems and methods for generating high dynamic range images
CN212811862U (zh) 图像传感器
CN109769095B (zh) 具有多个像素访问设置的图像传感器
CN114650374A (zh) 具有黑电平校正的图像传感器
US10708528B2 (en) Image sensors having dummy pixel rows
US10880500B2 (en) Pixel apparatus and CMOS image sensor using the same
US20190356871A1 (en) Apparatus and methods for generating high dynamic range images
US9445061B2 (en) Image sensors with pixel array sub-sampling capabilities
CN110557583B (zh) 图像传感器、操作图像传感器的方法及成像系统
CN115665572A (zh) 具有多增益读出的图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant