CN109755714A - 一种集成波导结构及其制备方法 - Google Patents
一种集成波导结构及其制备方法 Download PDFInfo
- Publication number
- CN109755714A CN109755714A CN201711079611.XA CN201711079611A CN109755714A CN 109755714 A CN109755714 A CN 109755714A CN 201711079611 A CN201711079611 A CN 201711079611A CN 109755714 A CN109755714 A CN 109755714A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layers
- metal laminated
- guide structure
- wave guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种集成波导结构及其制备方法，所述制备方法包括提供一衬底，并对所述衬底进行刻蚀，以形成复数个盲孔；于所述盲孔表面形成一覆盖层；于所述衬底及所述覆盖层表面形成至少一组第一金属叠层，并于所述衬底及所述第一金属叠层表面形成一钝化层；去除至少一组第一金属叠层上表面的钝化层，以形成焊盘；对所述衬底进行背面减薄，直至去除盲孔底部的钝化层；于所述衬底背面形成第二金属叠层，其中，所述第二金属叠层与所述第一金属叠层电接触。通过本发明所述的集成波导结构及其制备方法，解决了采用现有方法制备集成波导结构时，存在成本高、工艺复杂且容易产生衬底吸附漏真空的问题。
Description
技术领域
本发明属于射频微波集成电路领域，特别是涉及一种集成波导结构及其制备方法。
背景技术
基片集成波导(SIW)也是一种平面波导结构，类似于普通矩形波导的结构。这种结构能够在基片上实现矩形波导传输线及其各种不连续性结构，如滤波器、功分器以及天线等等。与传统的波导元器件相比，这种结构成本低，加工简单，且能够在普通介质基片上实现高Q值的部件。而且，基片集成波导与新的电路工艺技术(低温共烧结陶瓷LTCC、多芯片组件MCM和微机械加工MEMS等)进一步结合，就可使得基片集成波导及其电路不断地从理论研究走向实际应用，并充分显示其优越性(轻量小型化、低损耗、低辐射和高度平面集成等)。
传统基片集成波导结构基本采用在陶瓷基板上丝网印刷金线或铜线形成，当采用的正面金属为Au时，因为Au的功函数高，所以Au与半导体接触时容易渗透到半导体中从而破坏器件性能，导致IC工艺线的污染问题；当采用的正面金属为Cu时，因为生长厚的Cu膜只能使用电镀工艺，而电镀工艺会使Cu表面变得粗糙，故需要进行化学机械研磨，从而增加了工艺复杂性。而且，采用传统打孔工艺需要将衬底打穿，由此就产生了IC工艺中衬底吸附漏真空的问题。
鉴于此，有必要设计一种新的集成波导结构及其制备方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种集成波导结构及其制备方法，用于解决采用现有方法制备集成波导结构时，存在成本高、工艺复杂且容易产生衬底吸附漏真空的问题。
为实现上述目的及其他相关目的，本发明提供一种集成波导结构的制备方法，所述制备方法包括：
步骤1)提供一衬底，并对所述衬底进行刻蚀，以形成复数个盲孔；
步骤2)于所述盲孔表面形成一覆盖层；
步骤3)于所述衬底及所述覆盖层表面形成至少一组第一金属叠层，并于所述衬底及所述第一金属叠层表面形成一钝化层；
步骤4)去除至少一组第一金属叠层上表面的钝化层，以形成焊盘；
步骤5)对所述衬底进行背面减薄，直至去除盲孔底部的钝化层；
步骤6)于所述衬底背面形成第二金属叠层，其中，所述第二金属叠层与所述第一金属叠层电接触。
优选地，步骤1)中采用深反应离子刻蚀工艺形成所述盲孔；其中，刻蚀气体包括SiCl4、Cl2、或BCl3，刻蚀气体的流量为100sccm～2000sccm，反应腔室的压力为40mTorr～120mTorr，源功率为1500W～3000W，偏置功率以脉冲方式输出，且大于300W。
优选地，所述盲孔的深宽比小于4，且相邻所述盲孔的距离为50um～150um。
优选地，步骤2)中形成所述覆盖层的方法包括：
步骤2.1)采用化学气相沉积工艺于所述衬底上表面及所述盲孔表面形成一覆盖层；
步骤2.2)采用化学机械研磨工艺去除所述衬底上表面的覆盖层，以保留所述盲孔表面的覆盖层。
优选地，步骤3)中形成所述第一金属叠层的方法包括：
步骤3.1)于所述衬底上表面涂覆一层光刻胶，并对所述光刻胶进行刻蚀，形成图形化窗口，以暴露部分所述衬底；
步骤3.2)采用等离子体处理工艺对所述衬底进行表面处理；
步骤3.3)采用蒸镀工艺于所述衬底上表面及所述覆盖层表面形成至少一组第一金属叠层；
步骤3.4)采用金属剥离工艺去除所述衬底上表面的光刻胶及第一金属叠层。
优选地，步骤3.1)中所述光刻胶为负胶或反转胶；所述图形化窗口的截面形状为梯形。
优选地，步骤3.2)采用O2等离子体处理工艺对所述衬底进行表面处理，其中，O2的气体流量为500mTorr～1500mTorr，处理腔室的压力为300mTorr～1000mTorr，源功率为800W～1500W。
优选地，步骤3.3)中蒸镀工艺反应腔室的真空度为10-6Pa～10-5Pa，反应温度为100℃～200℃，金属沉积率为60nm/min～300nm/min。
优选地，步骤3.4)中采用99％的N-甲基吡咯烷酮浸泡去除所述光刻胶及所述第一金属叠层。
优选地，步骤3)中采用高温生长工艺形成所述钝化层。
优选地，所述第一金属叠层从下至上依次包括Ti层，Ni层，及Ag层；所述第二金属叠层从上至下依次包括Ti层，Ni层，及Ag层。
优选地，所述衬底包括高阻硅衬底。
优选地，步骤1)中还包括对所述衬底进行清洗的步骤。
本发明还提供了一种集成波导结构，所述集成波导结构包括：
衬底；
贯穿所述衬底的复数个通孔；
形成于所述通孔侧壁表面的覆盖层；
形成于所述衬底上表面及所述覆盖层表面的至少一组第一金属叠层；
形成于所述衬底上表面、所述第一金属叠层侧壁表面及部分所述第一金属叠层上表面的钝化层；及
形成于所述衬底背面的第二金属叠层，其中，所述第二金属叠层与所述第一金属叠层电接触。
优选地，相邻所述通孔的距离为50um～150um。
优选地，所述覆盖层从内至外依次包括Ti层、TiN层、及W层，其中，所述Ti层的厚度小于0.3um，所述TiN层的厚度小于0.1um，所述W层的厚度小于3um。
优选地，形成于所述衬底上表面的第一金属叠层的总厚度为3um～5um。
优选地，所述第一金属叠层从下至上依次包括Ti层，Ni层，及Ag层，其中，所述Ti层的厚度为0.2um～0.7um，所述Ni层的厚度为0.3um～0.8um，所述Ag层的厚度为2.5um～3.5um。
优选地，所述钝化层包括SiO2层或Si3N4层，所述钝化层的厚度为0.2um～0.5um。
优选地，所述第二金属叠层从上至下依次包括Ti层，Ni层，及Ag层，其中，所述Ti层的厚度为0.1um～0.5um，所述Ni层的厚度为0.1um～0.5um，所述Ag层的厚度为0.5um～1um。
如上所述，本发明的集成波导结构及其制备方法，具有以下有益效果：
1、本发明通过在对衬底进行打孔时，不完全将衬底打穿，即形成盲孔，避免了后续IC工艺中衬底吸附漏真空的问题，并由此解决了IC工艺中高深宽比通孔刻蚀的难题。
2、本发明利用微电子技术，首次采用高阻硅衬底和Ti/Ni/Ag金属叠层的材料体系实现制备基片集成波导结构，能够满足制备过程与IC工艺的兼容从而大大降低了批量生产的成本，并缩短了生产周期。
3、本发明通过在第一金属叠层中引入比Au和Cu具有更低电阻率的Ag，使基片集成波导结构具有更小的传输损耗，即器件具有更小的插入损耗，从而提高了器件射频性能。
4、本发明通过在集成波导结构中形成钝化层，可以有效防止Ag的电迁移。
附图说明
图1显示为本发明所述制备方法的流程图。
图2显示为本发明所述制备方法在衬底中形成盲孔的结构示意图。
图3显示为本发明所述制备方法形成覆盖层的结构示意图。
图4显示为本发明所述制备方法去除部分覆盖层的结构示意图。
图5显示为本发明所述制备方法形成光刻胶图形化窗口的结构示意图。
图6显示为本发明所述制备方法形成第一金属叠层的结构示意图。
图7显示为本发明所述制备方法去除光刻胶和部分第一金属叠层的结构示意图。
图8显示为本发明所述制备方法形成钝化层的结构示意图。
图9显示为本发明所述制备方法去除部分钝化层的结构示意图。
图10显示为本发明所述制备方法减薄衬底的结构示意图。
图11显示为本发明所述制备方法形成第二金属叠层的结构示意图。
元件标号说明
10 衬底
20 盲孔
30 覆盖层
31 Ti层
32 TiN层
33 W层
40 光刻胶
50 图形化窗口
60 第一金属叠层
61 第一Ti层
62 第一Ni层
63 第一Ag层
70 钝化层
80 第二金属叠层
81 第二Ti层
82 第二Ni层
83 第二Ag层
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1至图11。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
如图1所示，本发明提供一种集成波导结构的制备方法，所述制备方法包括：
步骤1)提供一衬底10，并对所述衬底10进行刻蚀，以形成复数个盲孔20；
步骤2)于所述盲孔20表面形成一覆盖层30；
步骤3)于所述衬底10及所述覆盖层30表面形成至少一组第一金属叠层60，并于所述衬底10及所述第一金属叠层60表面形成一钝化层70；
步骤4)去除至少一组第一金属叠层60上表面的钝化层70，以形成焊盘；
步骤5)对所述衬底10进行背面减薄，直至去除盲孔20底部的钝化层70；
步骤6)于所述衬底10背面形成第二金属叠层80，其中，所述第二金属叠层80与所述第一金属叠层60电接触。
下面请参阅图2至图11对本实施例所述集成波导结构的制备方法进行详细说明。
如图2所示，提供一衬底10，并对所述衬底10进行刻蚀，以形成复数个盲孔20。
作为示例，所述衬底10为高阻硅衬底，其中，所述高阻硅衬底的电阻率为100Ω·cm～300Ω·cm。
作为示例，上述步骤还包括对所述衬底10进行清洗的步骤；具体为使用低浓度盐酸、及SPM(H2SO4+H2O2)溶液对所述衬底10进行表面清洗，以降低所述衬底的表面态，提升表面亲水性，使得后续形成的金属与衬底之间接触更紧密、粘附性更好。
作为示例，采用深反应离子刻蚀工艺形成所述盲孔20；其中，刻蚀气体包括SiCl4、Cl2、或BCl3，刻蚀气体的气体流量为100sccm～2000sccm，反应腔室的压力为40mTorr～120mTorr，源功率为1500W～3000W，偏置功率以脉冲方式输出，且大于300W。
作为示例，所述盲孔20的深宽比小于4，且相邻所述盲孔20的距离为50um～150um，以实现输入阻抗与输出阻抗一致。
需要说明的是，本实施例通过于衬底中形成盲孔，避免将衬底打穿，以防止后续工艺中出现衬底吸附漏真空的问题。
如图3和图4所示，于所述盲孔20表面形成一覆盖层30。
作为示例，形成所述覆盖层30的方法包括：
如图3所示，采用化学气相沉积工艺于所述衬底10上表面及所述盲孔20表面形成一覆盖层30；
如图4所示，采用化学机械研磨工艺去除所述衬底10上表面的覆盖层30，以保留所述盲孔20表面的覆盖层30。
作为示例，所述覆盖层30从下至上依次包括Ti层31，TiN层32，及W层33；其中，所述Ti层的厚度小于0.3um，所述TiN层的厚度小于0.1um，所述W层的厚度小于3um。
需要说明的是，当所述盲孔的数量大于等于3时，即保证必须有一个盲孔后续用于焊盘，一个盲孔后续用于导线时，由于所述盲孔的深宽比原因，可以使覆盖层直接填满一组所述盲孔。
如图5至图8所示，于所述衬底10及所述覆盖层30表面形成至少一组第一金属叠层60，并于所述衬底10及所述第一金属叠层60表面形成一钝化层70。
作为示例，形成所述第一金属叠层60的方法包括：
如图5所示，于所述衬底10上表面涂覆一层光刻胶40，并对所述光刻胶40进行刻蚀，形成图形化窗口50，以暴露部分所述衬底10；
采用等离子体处理工艺对所述衬底10进行表面处理；
如图6所示，采用蒸镀工艺于所述衬底10上表面及所述覆盖层30表面形成至少一组第一金属叠层60；
如图7所示，采用金属剥离工艺去除所述衬底10上表面的光刻胶40及第一金属叠层60。
作为示例，所述光刻胶40为负胶或反转胶，且所述图形化窗口50的截面形状为梯形，以便于后续金属剥离工艺的完成。
作为示例，采用O2等离子体处理工艺对所述衬底10进行表面处理，其中，O2的气体流量为500mTorr～1500mTorr，处理腔室的压力为300mTorr～1000mTorr，源功率为800W～1500W。
需要说明的是，光刻完成后，对所述衬底表面进行等离子体处理，既可以避免光刻胶残留，又可以提高后续蒸镀金属的稳定性和粘附力。
作为示例，蒸镀工艺反应腔室的真空度为10-6Pa～10-5Pa，反应温度为100℃～200℃，金属沉积率为60nm/min～300nm/min。
需要说明的是，通过在真空度为10-6Pa～10-5Pa的条件下形成第一金属叠层，有利于提高第一金属叠层的质量，及增强第一金属叠层的粘附力。
作为示例，所述第一金属叠层60从下至上依次包括第一Ti层61，第一Ni层62，及第一Ag层63；其中，所述第一Ti层61的厚度为0.2um～0.7um，所述第一Ni层62的厚度为0.3um～0.8um，所述第一Ag层的厚度为2.5um～3.5um。
需要说明的是，所述第一Ti层作为粘附层，用于增强所述衬底与所述第一金属叠层之间的粘附力；所述第一Ni层作为阻挡层，用于阻挡第一Ag层中Ag离子向所述第一Ti层中扩散；所述第一Ag层用于导电。
进一步需要说明的是，由于Ag的导电、导热性能良好，且成本较低，不仅有利于减小传输损耗，还有利于降低成本。
作为示例，形成于所述衬底10上表面的第一金属叠层60的总厚度为3um～5um。
需要说明的是，考虑到器件性能与引线键合的难度，本实施例将形成于所述衬底10上表面的第一金属叠层60的总厚度设计为3um～5um。具体为当形成于所述衬底上表面的所述第一金属叠层为一组时，其一组所述第一金属叠层的厚度为3um～5um；当形成于所述衬底上表面的所述第一金属叠层为多组时，则多组所述第一金属叠层的总厚度为3um～5um。
作为示例，采用99％的N-甲基吡咯烷酮浸泡去除所述光刻胶及所述第一金属叠层；其中，浸泡时间为1小时。
需要说明的是，采用本实施例所述金属剥离方法在实现金属剥离的同时，还实现了去除光刻胶的操作。
作为示例，如图8所示，采用高温生长工艺形成所述钝化层70，以在形成所述钝化层70的同时完成所述第一金属叠层60的退火工艺。
作为示例，所述钝化层70包括SiO2层或Si3N4层，且所述钝化层70的厚度为0.2um～0.5um。
如图9所示，去除至少一组第一金属叠层60上表面的钝化层70，以形成焊盘；其中，未去除钝化层的所述第一金属叠层用作导线。
如图10所示，对所述衬底10进行背面减薄，直至去除盲孔20底部的钝化层70。
如图11所示，于所述衬底10背面形成第二金属叠层80，其中，所述第二金属叠层80与所述第一金属叠层60电接触。
作为示例，所述第二金属叠层80从上至下依次包括第二Ti层81，第二Ni层82，及第二Ag层83；其中，所述第二Ti层81的厚度为0.1um～0.5um，所述第二Ni层82的厚度为0.1um～0.5um，所述第二Ag层83的厚度为0.5um～1um。
实施例二
如图11所示，本实施例提供一种集成波导结构，所述集成波导结构包括：
衬底10；
贯穿所述衬底10的复数个通孔；
形成于所述通孔侧壁表面的覆盖层30；
形成于所述衬底10上表面及所述覆盖层30表面的至少一组第一金属叠层60；
形成于所述衬底10上表面、所述第一金属叠层60侧壁表面及部分所述第一金属叠层60上表面的钝化层70；及
形成于所述衬底10背面的第二金属叠层80，其中，所述第二金属叠层80与所述第一金属叠层60电接触。
作为示例，所述衬底10为高阻硅衬底，其中，所述高阻硅衬底的电阻率为100Ω·cm～300Ω·cm。
作为示例，相邻所述通孔的距离为50um～150um。
作为示例，所述覆盖层30从内至外依次包括Ti层、TiN层、及W层，其中，所述Ti层的厚度小于0.3um，所述TiN层的厚度小于0.1um，所述W层的厚度小于3um。
作为示例，所述第一金属叠层60从下至上依次包括第一Ti层61，第一Ni层62，及第一Ag层63；其中，所述第一Ti层61的厚度为0.2um～0.7um，所述第一Ni层62的厚度为0.3um～0.8um，所述第一Ag层的厚度为2.5um～3.5um
需要说明的是，所述第一Ti层作为粘附层，用于增强所述衬底与所述第一金属叠层之间的粘附力；所述第一Ni层作为阻挡层，用于阻挡第一Ag层中Ag离子向所述第一Ti层中扩散；所述第一Ag层用于导电。
进一步需要说明的是，由于Ag的导电、导热性能良好，且成本较低，不仅有利于减小传输损耗，还有利于降低成本。
作为示例，形成于所述衬底10上表面的第一金属叠层60的总厚度为3um～5um。
需要说明的是，考虑到器件性能与引线键合的难度，本实施例将形成于所述衬底10上表面的第一金属叠层60的总厚度设计为3um～5um。具体为当形成于所述衬底上表面的所述第一金属叠层为一组时，其一组所述第一金属叠层的厚度为3um～5um；当形成于所述衬底上表面的所述第一金属叠层为多组时，则多组所述第一金属叠层的总厚度为3um～5um。
作为示例，所述钝化层70包括SiO2层或Si3N4层，所述钝化层70的厚度为0.2um～0.5um。
作为示例，所述第二金属叠层80从上至下依次包括第二Ti层81，第二Ni层82，及第二Ag层83；其中，所述第二Ti层81的厚度为0.1um～0.5um，所述第二Ni层82的厚度为0.1um～0.5um，所述第二Ag层83的厚度为0.5um～1um。
综上所述，本发明的集成波导结构及其制备方法，具有以下有益效果：
1、本发明通过在对衬底进行打孔时，不完全将衬底打穿，即形成盲孔，避免了后续IC工艺中衬底吸附漏真空的问题，并由此解决了IC工艺中高深宽比通孔刻蚀的难题。
2、本发明利用微电子技术，首次采用高阻硅衬底和Ti/Ni/Ag金属叠层的材料体系实现制备基片集成波导结构，能够满足制备过程与IC工艺的兼容从而大大降低了批量生产的成本，并缩短了生产周期。
3、本发明通过在第一金属叠层中引入比Au和Cu具有更低电阻率的Ag，使基片集成波导结构具有更小的传输损耗，即器件具有更小的插入损耗，从而提高了器件射频性能。
4、本发明通过在集成波导结构中形成钝化层，可以有效防止Ag的电迁移。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (20)
1.一种集成波导结构的制备方法，其特征在于，所述制备方法包括：
步骤1)提供一衬底，并对所述衬底进行刻蚀，以形成复数个盲孔；
步骤2)于所述盲孔表面形成一覆盖层；
步骤3)于所述衬底及所述覆盖层表面形成至少一组第一金属叠层，并于所述衬底及所述第一金属叠层表面形成一钝化层；
步骤4)去除至少一组第一金属叠层上表面的钝化层，以形成焊盘；
步骤5)对所述衬底进行背面减薄，直至去除盲孔底部的钝化层；
步骤6)于所述衬底背面形成第二金属叠层，其中，所述第二金属叠层与所述第一金属叠层电接触。
2.根据权利要求1所述的集成波导结构的制备方法，其特征在于，步骤1)中采用深反应离子刻蚀工艺形成所述盲孔；其中，刻蚀气体包括SiCl4、Cl2、或BCl3，刻蚀气体的流量为100sccm～2000sccm，反应腔室的压力为40mTorr～120mTorr，源功率为1500W～3000W，偏置功率以脉冲方式输出，且大于300W。
3.根据权利要求1所述的集成波导结构的制备方法，其特征在于，所述盲孔的深宽比小于4，且相邻所述盲孔的距离为50um～150um。
4.根据权利要求1所述的集成波导结构的制备方法，其特征在于，步骤2)中形成所述覆盖层的方法包括：
步骤2.1)采用化学气相沉积工艺于所述衬底上表面及所述盲孔表面形成一覆盖层；
步骤2.2)采用化学机械研磨工艺去除所述衬底上表面的覆盖层，以保留所述盲孔表面的覆盖层。
5.根据权利要求1所述的集成波导结构的制备方法，其特征在于，步骤3)中形成所述第一金属叠层的方法包括：
步骤3.1)于所述衬底上表面涂覆一层光刻胶，并对所述光刻胶进行刻蚀，形成图形化窗口，以暴露部分所述衬底；
步骤3.2)采用等离子体处理工艺对所述衬底进行表面处理；
步骤3.3)采用蒸镀工艺于所述衬底上表面及所述覆盖层表面形成至少一组第一金属叠层；
步骤3.4)采用金属剥离工艺去除所述衬底上表面的光刻胶及第一金属叠层。
6.根据权利要求5所述的集成波导结构的制备方法，其特征在于，步骤3.1)中所述光刻胶为负胶或反转胶；所述图形化窗口的截面形状为梯形。
7.根据权利要求5所述的集成波导结构的制备方法，其特征在于，步骤3.2)采用O2等离子体处理工艺对所述衬底进行表面处理，其中，O2的气体流量为500mTorr～1500mTorr，处理腔室的压力为300mTorr～1000mTorr，源功率为800W～1500W。
8.根据权利要求5所述的集成波导结构的制备方法，其特征在于，步骤3.3)中蒸镀工艺反应腔室的真空度为10-6Pa～10-5Pa，反应温度为100℃～200℃，金属沉积率为60nm/min～300nm/min。
9.根据权利要求5所述的集成波导结构的制备方法，其特征在于，步骤3.4)中采用99％的N-甲基吡咯烷酮浸泡去除所述光刻胶及所述第一金属叠层。
10.根据权利要求1所述的集成波导结构的制备方法，其特征在于，步骤3)中采用高温生长工艺形成所述钝化层。
11.根据权利要求1所述的集成波导结构的制备方法，其特征在于，所述第一金属叠层从下至上依次包括Ti层，Ni层，及Ag层；所述第二金属叠层从上至下依次包括Ti层，Ni层，及Ag层。
12.根据权利要求1所述的集成波导结构的制备方法，其特征在于，所述衬底包括高阻硅衬底。
13.根据权利要求1所述的集成波导结构的制备方法，其特征在于，步骤1)中还包括对所述衬底进行清洗的步骤。
14.一种集成波导结构，其特征在于，所述集成波导结构包括：
衬底；
贯穿所述衬底的复数个通孔；
形成于所述通孔侧壁表面的覆盖层；
形成于所述衬底上表面及所述覆盖层表面的至少一组第一金属叠层；
形成于所述衬底上表面、所述第一金属叠层侧壁表面及部分所述第一金属叠层上表面的钝化层；及
形成于所述衬底背面的第二金属叠层，其中，所述第二金属叠层与所述第一金属叠层电接触。
15.根据权利要求14所述的集成波导结构，其特征在于，相邻所述通孔的距离为50um～150um。
16.根据权利要求14所述的集成波导结构，其特征在于，所述覆盖层从内至外依次包括Ti层、TiN层、及W层，其中，所述Ti层的厚度小于0.3um，所述TiN层的厚度小于0.1um，所述W层的厚度小于3um。
17.根据权利要求14所述的集成波导结构，其特征在于，形成于所述衬底上表面的第一金属叠层的总厚度为3um～5um。
18.根据权利要求14所述的集成波导结构，其特征在于，所述第一金属叠层从下至上依次包括Ti层，Ni层，及Ag层，其中，所述Ti层的厚度为0.2um～0.7um，所述Ni层的厚度为0.3um～0.8um，所述Ag层的厚度为2.5um～3.5um。
19.根据权利要求14所述的集成波导结构，其特征在于，所述钝化层包括SiO2层或Si3N4层，所述钝化层的厚度为0.2um～0.5um。
20.根据权利要求14所述的集成波导结构，其特征在于，所述第二金属叠层从上至下依次包括Ti层，Ni层，及Ag层，其中，所述Ti层的厚度为0.1um～0.5um，所述Ni层的厚度为0.1um～0.5um，所述Ag层的厚度为0.5um～1um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711079611.XA CN109755714B (zh) | 2017-11-06 | 2017-11-06 | 一种集成波导结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711079611.XA CN109755714B (zh) | 2017-11-06 | 2017-11-06 | 一种集成波导结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109755714A true CN109755714A (zh) | 2019-05-14 |
| CN109755714B CN109755714B (zh) | 2021-06-04 |
Family
ID=66400932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711079611.XA Active CN109755714B (zh) | 2017-11-06 | 2017-11-06 | 一种集成波导结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109755714B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200520235A (en) * | 2003-12-10 | 2005-06-16 | Chip Integration Tech Co Ltd | Schottky barrier diode and method of making the same |
| US20140154879A1 (en) * | 2004-09-02 | 2014-06-05 | Micron Technology, Inc. | Methods of forming interconnects and semiconductor structures |
| CN104064554A (zh) * | 2010-03-24 | 2014-09-24 | 富士通半导体股份有限公司 | 半导体器件 |
| CN106252800A (zh) * | 2016-07-18 | 2016-12-21 | 中国科学院微电子研究所 | 中心频率可调的基片集成波导滤波器及其制作方法 |
| CN107293515A (zh) * | 2017-06-20 | 2017-10-24 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv封装结构的制备方法及其所制备的tsv封装结构 |
-
2017
- 2017-11-06 CN CN201711079611.XA patent/CN109755714B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200520235A (en) * | 2003-12-10 | 2005-06-16 | Chip Integration Tech Co Ltd | Schottky barrier diode and method of making the same |
| US20140154879A1 (en) * | 2004-09-02 | 2014-06-05 | Micron Technology, Inc. | Methods of forming interconnects and semiconductor structures |
| CN104064554A (zh) * | 2010-03-24 | 2014-09-24 | 富士通半导体股份有限公司 | 半导体器件 |
| CN106252800A (zh) * | 2016-07-18 | 2016-12-21 | 中国科学院微电子研究所 | 中心频率可调的基片集成波导滤波器及其制作方法 |
| CN107293515A (zh) * | 2017-06-20 | 2017-10-24 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv封装结构的制备方法及其所制备的tsv封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109755714B (zh) | 2021-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sukumaran et al. | Low-cost thin glass interposers as a superior alternative to silicon and organic interposers for packaging of 3-D ICs | |
| CN102723306B (zh) | 一种利用穿硅通孔的微波多芯片封装结构及其制作方法 | |
| US20160079149A1 (en) | Wiring board provided with through electrode, method for manufacturing same and semiconductor device | |
| CN207938784U (zh) | Ti/Ni/Ag材料体系的基片集成波导结构 | |
| TW201806082A (zh) | 在基板中形成通孔的物件及方法 | |
| JP6838328B2 (ja) | インダクタおよびインダクタの製造方法 | |
| KR20090105775A (ko) | 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물 | |
| CN106206213B (zh) | 一种采用mems工艺制备有机微通道板的方法 | |
| CN103715070B (zh) | 一种带胶磁控溅射厚膜的方法 | |
| CN108448217A (zh) | Ti/Ni/Ag材料体系的射频微带结构 | |
| CN101694012B (zh) | 钛酸锶钡和铌酸锌铋复合薄膜的湿法刻蚀方法 | |
| CN114156621B (zh) | 基于mems技术的通讯用集总参数环行器及其制作方法 | |
| RU2629926C1 (ru) | Способ изготовления сквозных металлизированных микроотверстий в кремниевой подложке | |
| Lu et al. | Demonstration of 3–5 μm RDL line lithography on panel-based glass interposers | |
| CN104485288A (zh) | 一种超薄玻璃转接板的制作方法 | |
| CN103121659A (zh) | 用光刻工艺在高定向热解石墨上加工微结构的方法 | |
| TW201534765A (zh) | 蝕刻底層凸塊金屬化層及產生的裝置 | |
| CN108511327A (zh) | 一种无需临时键合的超薄硅转接板的制作方法 | |
| JP2013048243A (ja) | 導体パターン及びこれを含む電子部品 | |
| CN104931137B (zh) | 一种太赫兹谐振腔型等离子芯片及其制备方法 | |
| CN109755714A (zh) | 一种集成波导结构及其制备方法 | |
| JP5708762B2 (ja) | 貫通電極基板の製造方法 | |
| CN106252276B (zh) | 基于tsv技术开关矩阵射频单元的制造方法 | |
| CN105762019A (zh) | 一种lcp基材的rf mems开关制备方法 | |
| CN106024720B (zh) | 硅基薄膜晶体管及制备方法、有源矩阵装置及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |