CN109754842B - 用于修复有缺陷的串的方法和非易失性存储器器件 - Google Patents

用于修复有缺陷的串的方法和非易失性存储器器件 Download PDF

Info

Publication number
CN109754842B
CN109754842B CN201811301816.2A CN201811301816A CN109754842B CN 109754842 B CN109754842 B CN 109754842B CN 201811301816 A CN201811301816 A CN 201811301816A CN 109754842 B CN109754842 B CN 109754842B
Authority
CN
China
Prior art keywords
memory
defective
memory block
repair
string selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811301816.2A
Other languages
English (en)
Other versions
CN109754842A (zh
Inventor
沈善一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109754842A publication Critical patent/CN109754842A/zh
Application granted granted Critical
Publication of CN109754842B publication Critical patent/CN109754842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

非易失性存储器器件可以用修复存储器块的替换串选择线替换连接到多个存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线；以及访问修复存储器块的替换串选择线而不是有缺陷的存储器块的缺陷串选择线。非易失性存储器器件以串选择线为单位执行修复操作，并且可以有效地使用修复资源。

Description

用于修复有缺陷的串的方法和非易失性存储器器件
相关申请的交叉引用
本申请要求于2017年11月3日在韩国知识产权局提交的韩国专利申请第10-2017-0146180号的权益，其公开通过引用整体被并入本文。
技术领域
本发明构思的示例实施例涉及半导体存储器器件。例如，至少一些示例实施例涉及修复有缺陷的串的方法和/或用于修复有缺陷的串的非易失性存储器(non-volatilememory，NVM)器件。
背景技术
为了增加半导体存储器器件的集成度，正在进行对具有三维结构的存储器器件的研究。三维半导体存储器器件具有不同于常规二维半导体存储器器件的结构特征的结构特征。由于三维半导体存储器器件和二维半导体存储器器件之间的结构差异，正在进行对驱动三维半导体存储器器件的各种方法的研究。
为了三维非易失性存储器器件的有效管理或操作，需要能够支持修复有缺陷的存储器单元的操作的修复方法。
发明内容
本发明构思的示例实施例提供以串选择线为单位修复有缺陷的串的方法、用于以串选择线为单位修复有缺陷的串的非易失性存储器器件和/或存储器系统。
根据本发明构思的示例实施例，提供一种修复包括多个存储器块的非易失性存储器器件的有缺陷的串的方法，所述方法可以包括：用修复存储器块的替换串选择线替换连接到多个存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线；以及访问修复存储器块的替换串选择线而不是有缺陷的存储器块的缺陷串选择线。
根据本发明构思的另一示例实施例，提供一种非易失性存储器器件，包括：存储器单元阵列，其包括多个存储器块，所述多个存储器块包括多个串，所述多个串每个包括连接到多个串选择线中的相同的一个串选择线的多个存储器单元；和控制器，其被配置为用修复存储器块的替换串选择线替换连接到多个存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线，所述缺陷串选择线是多个串选择线中的一个串选择线，并且有缺陷的存储器块是多个存储器块中的一个存储器块以及修复存储器块是多个存储器块中的一个存储器块。
根据本发明构思的另一示例实施例，提供一种包括存储器控制器的存储器系统；以及非易失性存储器器件，所述非易失性存储器器件包括：存储器单元阵列，其包括多个存储器块，所述多个存储器块包括多个串，所述多个串每个包括连接到多个串选择线中的相同的一个串选择线的多个存储器单元；和控制器，其被配置为用修复存储器块的替换串选择线替换连接到多个存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线，所述缺陷串选择线是多个串选择线中的一个串选择线，并且有缺陷的存储器块是多个存储器块中的一个存储器块以及修复存储器块是多个存储器块中的一个存储器块。
附图说明
从结合附图的以下详细描述中将更清楚的理解本发明构思的示例实施例，其中：
图1是示出根据本发明构思的示例实施例的存储器系统的框图；
图2是示出图1的非易失性存储器器件的框图；
图3是图2的第一存储器块的等效电路图；
图4是示出图2的第一存储器块的示例的透视图；
图5A和图5B是示出修复有缺陷的串的公共块修复方法的视图；
图6A和图6B是示出根据本发明构思的示例实施例的以串选择线为单位修复有缺陷的串的方法的视图；
图7和图8是示出根据本发明构思的示例实施例的执行以串选择线为单位修复有缺陷的串的方法的非易失性存储器器件的操作的流程图；
图9是示出应用根据本发明构思的示例实施例的执行以串选择线为单位修复有缺陷的串的方法的非易失性存储器器件的示例固态驱动器(Solid State Drive，SSD)系统的框图；和
图10是示出由电子设备实施根据本发明构思的示例实施例的执行以串选择线为单位修复有缺陷的串的方法的非易失性存储器器件的示例的框图。
具体实施方式
图1是示出根据本发明构思的示例实施例的存储器系统的框图。
参考图1，存储器系统100包括存储器控制器110和非易失性存储器器件120。
非易失性存储器器件120可以由存储器芯片实施。非易失性存储器器件120可以包括存储器单元阵列122和控制逻辑块124。在一些示例实施例中，存储系统100可以由嵌入在电子设备中的内部存储器实施，并且可以是例如嵌入式通用快闪存储(Universal FlashStorage，UFS)存储器器件、嵌入式多媒体卡(embedded Multi-Media Card，eMMC)或者SSD。在一些示例实施例中，存储器系统100可以由从电子设备可拆除的(releasable)外部存储器实施，并且可以是例如UFS存储器卡、紧凑式闪存(Compact Flash，CF)卡、安全数字(Secure Digital，SD)卡、微型安全数字(Micro Secure Digital，Micro-SD)卡、迷你安全数字(mini Secure Digital，mini-SD)卡、极限数字(extreme Digital，xD)卡或记忆棒。
响应于来自主机HOST的读取/写入请求，存储器控制器110可以控制非易失性存储器器件120读取存储在非易失性存储器器件120中的数据和/或将数据编程到非易失性存储器器件120中。详细地，存储器控制器110可以向非易失性存储器器件120提供诸如命令CMD、地址ADDR和控制信号CTRL的一个或多个命令，并且可以控制非易失性存储器器件120的编程操作、读取操作、和/或擦除操作。另外，用于执行编程的数据(DATA)和读取数据DATA可以在存储器控制器110和非易失性存储器器件120之间交换。
存储器单元阵列122可以包括多个存储器单元，例如快闪存储器单元。在下文中，将通过以多个存储器单元是NAND快闪存储器单元的情况为例来详细描述示例实施例。如下面参考图3和图4详细描述的，存储器单元阵列122可以包括三维存储器单元阵列，所述三维存储器单元阵列包括多个NAND串。然而，示例实施例不限于此。
三维存储器单元阵列被形成为存储器单元阵列的至少一个物理级(level)处的“单片(monolithic)”，所述存储器单元阵列具有布置在硅衬底上的有源区域和形成在衬底上或衬底中作为与存储器的操作有关的电路的电路。术语“单片”意味着形成阵列的各个级的层直接地层叠在阵列中各个较下级的层上。根据本发明构思的示例实施例，三维存储器单元阵列包括沿垂直方向布置的NAND串，使得至少一个存储器单元位于另一个存储器单元上。该至少一个存储器单元包括电荷陷阱层。由多个级形成并且其中字线和/或位线在级之间共享的三维存储器阵列的配置在美国专利公开第7,679,133号、美国专利公开第8,553,466号、美国专利公开第8,654,587号、美国专利公开第8,559,235号和美国专利公开第2011/0233648号中详细描述，所述专利中的每一个的全部内容通过引用整体被并入本文。
控制逻辑块124可以包括具有处理电路的控制器。处理电路可以是但不限于处理器、中央处理单元(Central Processing Unit，CPU)、控制器、算术逻辑单元(ArithmeticLogic Unit，ALU)、数字信号处理器、微计算机、现场可编程门阵列(Field ProgrammableGate Array，FPGA)、专用集成电路(Application Specific Integrated Circuit，ASIC)、片上系统(System-on-Chip、SoC)、可编程逻辑单元、微处理器或能够以定义的方式执行操作的任何其他设备。
通过存储在存储器(例如存储器单元阵列122)中的计算机可读指令的布局设计或运行，控制逻辑块124的控制器可以被配置为控制非易失性存储器120的专用计算机。
例如，控制逻辑块124的控制器可以被配置为专用计算机，以用修复存储器块的替换串选择线替换连接到存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线；以及访问修复存储器块的替换串选择线而不是有缺陷的存储器块的缺陷串选择线。
因此，与基于块的修复方法相比，控制逻辑块124可以通过以基于串的修复方法来更有效地使用有限数量的修复存储器块来改善非易失性存储器120和/或存储器系统100自身的功能。
控制逻辑块124可以修复在存储器单元阵列122中形成的有缺陷的存储器单元。控制逻辑块124可以用修复存储器块的替换串选择线替换连接到包括有缺陷的存储器单元的存储器块的有缺陷的串的缺陷串选择线。控制逻辑块124可以访问修复存储器块的替换串选择线而不是有缺陷的存储器块的缺陷串选择线。
图2是图示图1的非易失性存储器器件120的框图。
参考图2，非易失性存储器器件120可以包括存储器单元阵列122、地址解码器123、控制逻辑块124、页缓冲器125、输入和输出电路单元126电压生成器127。尽管未示出，但是非易失性存储器器件120还可以包括输入和输出(input and output，I/O)接口。
存储器单元阵列122可以连接到字线WL、串选择线SSL、地选择线GSL和位线BL。存储器单元阵列122通过字线WL、串选择线SSL和地选择线GSL连接到地址解码器123，并且可以通过位线BL连接到页缓冲器125。存储器单元阵列122可以包括多个存储器块BLK1至BLKn。
存储器块BLK1至BLKn中的每一个可以包括多个存储器单元和多个选择晶体管。存储器单元连接到字线WL，并且选择晶体管可以连接到串选择线SSL或地选择线GSL。存储器块BLK1至BLKn中的每一个的存储器单元可以由用于存储1位数据的单级单元或用于存储M(M大于或等于2)位数据的多级单元形成。
地址解码器123可以选择存储器单元阵列122的多个存储器块BLK1至BLKn中的一个，可以选择选择的存储器块的字线WL中的一个，并且可以选择多个串选择线SSL中的一个。
控制逻辑块124可以基于命令CMD、地址ADDR和控制信号CTRL输出用于对存储器单元阵列122执行编程操作、读取操作和擦除操作的各种控制信号。控制逻辑块124可以向地址解码器123提供行地址(X-ADDR)、可以向页缓冲器125提供列地址(Y-ADDR)、并且可以向电压生成器127提供电压控制信号CTRL_Vol。
控制逻辑块124可以以串选择线为单位修复存储器单元阵列122的有缺陷的单元。控制逻辑块124可以用修复存储器块的替换串选择线替换连接到存储器块BLK1至BLKn中的有缺陷的存储器块中的串内的有缺陷的存储器单元的缺陷串选择线。控制逻辑块124可以访问修复存储器块的替换串选择线而不是有缺陷的存储器块的缺陷串选择线。
控制逻辑块124可以响应于命令CMD对连接到修复存储器块的替换的串选择线的存储器单元执行编程操作或读取操作，所述命令CMD命令对连接到有缺陷的存储器块的缺陷串选择线的存储器单元执行编程操作或读取操作。
控制逻辑块124可以响应于命令CMD对有缺陷的存储器块的存储器单元执行擦除操作，所述命令CMD命令对连接到有缺陷的存储器块的缺陷串选择线的存储器单元执行擦除操作。控制逻辑块124也可以对修复存储器块的存储器单元执行擦除操作。修复存储器块的擦除操作可以包括将除了连接到替换的串选择线的存储器单元之外的存储器单元的数据移动到临时设置的存储器块的操作、擦除修复存储器块的存储器单元的数据以及将临时设置的存储器块的存储器单元的数据移动到修复存储器块的操作。
根据操作模式，页缓冲器125可以作为写入驱动器或感测放大器来操作。在读取操作中，页缓冲器125可以根据控制逻辑块124的控制来感测选择的存储器单元的位线BL。感测的数据可以被存储在页缓冲器125中提供的锁存器中。页缓冲器125可以根据控制逻辑块124的控制将存储在锁存器中的数据转储到输入和输出电路单元126。
输入和输出(I/O)电路单元126可以临时地存储通过输入和输出线I/O从非易失性存储器器件120的外部提供的数据段DATA、命令CMD、地址ADDR和控制信号CTRL。输入和输出(I/O)电路单元126临时地存储非易失性存储器器件120的读取数据，并且可以在指定的时间点通过输入和输出线I/O将读取数据输出到外部。
电压生成器127可以基于电压控制信号CTRL_Vol生成用于对存储器单元阵列122执行编程操作、读取操作和擦除操作的各种电压。详细地，电压生成器127可以生成字线电压VWL，例如，编程电压、读取电压、通过电压、擦除验证电压或编程验证电压。另外，电压生成器127可以基于电压控制信号CTRL_Vol生成串选择线电压和地选择线电压。另外，电压生成器127可以生成要提供给存储器单元阵列122的擦除电压。
图3是图2的第一存储器块BLK1的等效电路图。
参考图3，第一存储器块BLK1可以包括NAND串NS11至NS33、字线WL1至WL8、位线BL1至BL3、地选择线GSL1至GSL3、串选择线SSL1至SSL3和公共源极线CSL。
每个NAND串(例如，NS11)可以包括串联连接的串选择晶体管SST、多个存储器单元MC和地选择晶体管GST。串选择晶体管SST连接到对应的串选择线SSL1。多个存储器单元MC分别地连接到对应的字线WL1至WL8。地选择晶体管GST连接到对应的地选择线GSL1。串选择晶体管SST连接到对应的位线BL1到BL3，并且地选择晶体管GST连接到公共源极线CSL。
在NAND串NS11至NS33中，第一行的NAND串NS11、NS12和NS13可以公共地连接到第一串选择线SSL1。第二行的NAND串NS21、NS22和NS23可以公共地连接到第二串选择线SSL2。第三行的NAND串NS31、NS32和NS33可以公共地连接到第三串选择线SSL3。第一行的NAND串NS11、NS12和NS13可以配置第一平面PLN-SSL1(参考图5A)，第二行的NAND串NS21、NS22和NS23可以配置第二平面PLN_SSL2(参考图5A)，并且第三行的NAND串NS31、NS32和NS33可以配置第三平面PLN_SSL3(参考图5A)。在图3中，第一存储器块BLK1显示连接到三个位线BL1至BL3的三个平面PLN_SSL1、PLN_SSL2和PLN_SSL3。然而，示例实施例不限于此。
第一存储器块BLK1中的NAND串的行和列的数量可以增加或者可以减少。随着NAND串的行的数量改变，平面的数量可能改变。随着NAND串的列的数量改变，连接到NAND串的列的位线的数量和连接到一个串选择线的NAND串的数量可能改变。NAND串的高度可以增加或者可以降低。例如，在NAND串的每一个中层叠的存储器单元的数量可以增加或者可以减小。
图4是示出图2的第一存储器块BLK1的示例的透视图。
参考图4，第一存储器块BLK1垂直于衬底SUB。衬底SUB具有第一导电类型(例如，P型)。提供在衬底SUB上沿第一方向y延伸并且掺杂有第二导电类型(例如，N型)杂质的公共源极线CSL。在第一方向y上延伸的绝缘层IL在第三方向z上被顺序地提供在衬底SUB的两个相邻公共源极线CSL之间的区域上。绝缘层IL在第三方向z上彼此分开特定的距离。
提供在第一方向y上被顺序地布置在衬底SUB的两个相邻公共源极线CSL之间的区域上并且在第三方向z上穿过绝缘层IL的柱P。例如，柱P通过绝缘层IL接触衬底SUB。详细地，每个柱P的表面层S可以包括具有第一类型的硅材料并且可以用作沟道区域。另一方面，每个柱P的内层I可以包括诸如氧化硅或气隙的绝缘材料。
在两个相邻公共源极线CSL之间的区域中，沿着绝缘层IL、柱P和衬底SUB的暴露表面提供电荷存储层CS。电荷存储层CS可以包括隧穿绝缘层、电荷陷阱层和阻挡绝缘层。另外，在两个相邻公共源极线CSL之间的区域中、在电荷存储层CS的暴露表面上提供诸如选择线GSL和SSL以及字线WL1至WL8的栅极电极GE。漏极接触DR被分别地提供在多个柱P上。例如，漏极接触DR可以包括掺杂有第二导电类型杂质的硅材料。被布置为沿第二方向x延伸并且在第一方向y上彼此分开特定的距离的位线BL1至BL3被提供在漏极DR上。
非易失性存储器器件120高度集成、具有大容量、并且由于芯片尺寸的增加而具有高功能。根据这样的趋势，电路的线宽降低、工艺增加、并且复杂度增加。这样的情况可能导致出现有缺陷的单元的出现。有缺陷的单元可以被划分为与字线有关的有缺陷的单元和与位线有关的有缺陷的单元。
可以基于连接到字线的段之间的编程或擦除速度的差异以及通过将段的编程或擦除速度与一组(或者可替换地，预定的)参考值相比较而获得的结果来确定与字线有关的有缺陷的单元的存在。当在选择的字线和相邻字线之间存在诸如桥接的缺陷时，可能发生从选择的字线流向相邻字线的泄漏电流。由于泄漏电流，连接到选择的字线的存储器单元的编程速度可能由于泄漏电流而降低。
在编程或擦除操作之后，可以通过对连接到选择的页的存储器单元的编程或擦除验证来确定与位线有关的有缺陷的单元的存在。位线连接到由感测放大器和数据锁存器形成的页缓冲器。关于选择的页的感测数据，可以通过通过/失败(pass/fail)比较器和寄存器来确定通过或失败。当失败的位线表示列缺陷时，列缺陷可以被称为有缺陷的串。
图5A和图5B是示出修复有缺陷的串的公共块修复方法的视图。为了基于图3的第一存储器块BLK1的等效电路图简化参考，图5A和图5B示出了由第一平面PLN_SSL1、第二平面PLN_SSL2和第三平面PLN_SSL3形成的存储器块BLK1至BLKn。图5A示出了在第一存储器块BLK1中存在有缺陷的串，图5B示出了在第一存储器块BLK1和第二存储器块BLK2中存在有缺陷的串。
在图5A中，假设在多个存储器块BLK1至BLKn中的第一存储器块BLK1中存在与第三位线BL3有关的有缺陷的串。例如，假设在第一存储器块BLK1中的连接到第一串选择线SSL1的第一平面PLN_SS1的存储器单元中的连接到第三位线BL3的NAND串NS13的存储器单元FSa中存在缺陷。根据公共块修复方法，包括有缺陷的存储器单元FSa的第一存储器块BLK1被作为坏块处理并且对其的访问被阻止。第一存储器块BLK1可以由其它存储器块BLK2至BLKn中的任何来替换。例如，第一存储器块BLK1可以由第n存储器块BLKn来替换。
参考图5B，假设在第一存储器块BLK1中的连接到第一串选择线SSL1的第一平面PLN_SSL1的存储器单元中的连接到第三位线BL3的存储器单元FSa中存在缺陷，并且在第二存储器块中的连接到第一串选择线SSL1的第一平面PLN_SSL1的存储器单元中的连接到第三位线BL3的存储器单元FSb中存在缺陷。
根据公共块修复方法，包括有缺陷的存储器单元FSa的第一存储器块BLK1和包括有缺陷的存储器单元FSb的第二存储器块BLK2被作为坏块处理并且对其的访问被阻止。第一存储器块BLK1可以由第n存储器块BLKn替换并且第二存储器块BLK2可以由第(n-1)存储器块替换。
在这样的块修复方法中，当存储器单元阵列中的坏块的数量大时，在有限的修复存储器块由坏块替换之后，剩余的坏块可能不会被修复。在这种情况下，非易失性存储器器件120的存储器容量可能被降低。因此，需要能够有效地使用修复存储器块的修复方法。
图6A和图6B是示出根据本发明构思的示例实施例的以串选择线为单位修复有缺陷的串的方法的视图。如下面所讨论的，在一个或多个示例实施例中，以串选择线或平面为单位执行修复操作，并且，因此修复存储器块可以被有效地使用。在下文中，为了方便起见，以串选择线为单位修复有缺陷的串的方法和以平面为单位修复有缺陷的串的方法将被认为是相同的。
参考图6A，与图5B相似，在第一存储器块BLK1和第二存储器块BLK2中连接到第三位线BL3的存储器单元FSa和FSb是有缺陷的。由于第一存储器块BLK1的有缺陷的存储器单元FSa在连接到第一串选择线SSL1的第一平面PLN_SSL1中，所以第一存储器块BLK1的第一平面PLB_SSL1是有缺陷的平面。由于第二存储器块BLK2的有缺陷的存储器单元FSb在连接到第一串选择线SSL1的第一平面PLN_SSL1中，所以第二块BLK2的第一平面PLB_SSL1是有缺陷的平面。
通过使用以串选择线为单位修复有缺陷的串的方法，第一存储器块BLK1的第一有缺陷的平面PLB_SSL1由第n存储器块BLKn的第一平面PLN_SSL1替换并且第二存储器块BLK2的第一有缺陷的平面PLB_SSL1可以由第n存储器块BLKn的第二平面PLN_SSL2替换。也就是说，连接到第一存储器块BLK1的第一串选择线SSL1的存储器单元由连接到第n存储器块BLKn的第一串选择线SSL1的存储器单元替换并且连接到第二存储器块BLK2的第一串选择线SSL1的存储器单元的可以由连接到第n存储器块BLKn的第二串选择线SSL2的存储器单元替换。
根据另一示例实施例，第一存储器块BLK1的第一有缺陷的平面PLB_SSL1由第n存储器块BLKn的第二平面PLN_SSL2替换，并且第二存储器块BLK2的第一有缺陷的平面PLB_SSL1可以由第n存储器块BLKn的第一平面PLN_SSL1替换。在这种情况下，连接到第一存储器块BLK1的第一串选择线SSL1的存储器单元由连接到第n存储器块BLKn的第二串选择线SSL2的存储器单元替换并且连接到第二存储器块BLK2的第一串选择线SSL1的存储器单元可以由连接到第n存储器块BLKn的第一串选择线SSL1的存储器单元替换。
在图5B的块修复方法中，第一存储器块BLK1和第二存储器块BLK2被作为坏块处理并且不被访问。另一方面，在以串选择线为单位修复有缺陷的串的方法中，虽然有缺陷的存储器单元FSa和存储器单元FSb在第一存储器块BLK1和第二存储器块BLK2中，但是第一存储器块BLK1和第二存储器块BLK2没有作为坏块处理，而是被连续地访问。当第一存储器块BLK1和第二存储器块BLK2的第一有缺陷的平面PLN_SSL1由一个存储器块(即，第n存储器块BLKn的第一平面PLN_SSL1和第二平面PLN_SSL2)替换时，第(n-1)存储器块BLKn_1可以用于替换其他有缺陷的平面。
参考图6B，在第一存储器块BLK1中分别地连接到的第一串选择线SSL1和第二串选择线SSL2的第一平面PLN_SSL1和第二平面PLN_SSL2的存储器单元中，连接到第三位线的存储器单元FSc和FSd是有缺陷的，并且在第二存储器块BLK2中分别地连接到的第一串选择线SSL1和第三串选择线SSL3的第一存储器平面PLN_SSL1和第三存储器平面PLN_SSL3的存储器单元中，连接到第三位线BL3的存储器单元FSe和FSf是有缺陷的。
通过使用以串选择线为单位修复有缺陷的串的方法，第一存储器块BLK1的第一有缺陷的平面PLB_SSL1由第n存储器块BLKn的第一面PLN_SSL1替换并且第一存储器块BLK1的第二有缺陷的平面PLB_SSL1可以由第n存储器块BLKn的第二平面PLN_SSL2替换。第二存储器块BLK2的第一有缺陷的平面PLB_SSL1可以由第n存储器块BLKn的第三平面PLN_SSL3替换，并且第二存储器块BLK2的有缺陷的第三平面PLB_SSL3可以由第(n-i)存储器块BLKn-1的第一平面PLN_SSL1替换。
用于替换有缺陷的平面的第(n-1)存储器块BLKn-1和第n存储器块BLKn可以由控制逻辑块124在不包括有缺陷的平面的存储器块中设置。第(n-1)存储器块BLKn-1和第n存储器块BLKn可以是被设置为专用于以串选择线为单位修复有缺陷的串的方法的冗余存储器块。
在上述以串选择线为单位修复有缺陷的串的方法中，与块修复方法相比，有限的修复存储器块可以被更有效的使用。
图7和图8是示出根据本发明构思的示例实施例的执行以串选择线为单位修复有缺陷的串的方法的非易失性存储器器件的操作的流程图。图7示出了非易失性存储器器件的编程或读取操作，图8示出了非易失性存储器器件的擦除操作。
参考图7，非易失性存储器器件120(参考图2)执行图6A和图6B的以串选择线为单位修复有缺陷的串的方法，并且可以执行编程或读取操作。为了便于本发明构思的示例实施例的理解，将描述包括图6A中描述的第一有缺陷的平面PLN_SSL1的第一存储器块BLK1的编程或读取操作。
在操作S710中，非易失性存储器器件120的控制逻辑块124可以接收由(图1的)存储器控制器110提供的命令CMD。命令CMD可以命令非易失性存储器器件120执行各种操作。
在操作S720中，控制逻辑块124可以确定在操作S710中接收的命令CMD是否命令非易失性存储器器件120对第一存储器块BLK1的第一有缺陷的平面PLN_SSL1的存储器单元执行编程或读取操作。当接收的命令不命令非易失性存储器器件120对第一存储器块BLK1的第一有缺陷的平面PLN_SSL1的存储器单元执行编程或读取操作时，非易失性存储器器件120执行由接收的命令命令的操作。
当接收的命令命令非易失性存储器器件120对第一存储器块BLK的第一有缺陷的平面PLN_SSL1的存储器单元执行编程或读取操作时，在操作S730中，非易失性存储器器件120对第n存储器块BLKn的第一平面PLN_SSL1的存储器单元执行编程或读取操作。例如，非易失性存储器器件120的控制逻辑块124可以不访问第一存储器块BLK1的第一有缺陷的平面PLN_SSL1的存储器单元，并且可以对替换第一存储器块BLK1的第一有缺陷的平面PLN_SSL1的第n存储器块BLKn的第一平面PLN_SSL1的存储器单元执行编程或读取操作。
根据上述编程或读取操作，当从存储器控制器110提供的命令命令非易失性存储器器件120访问有缺陷的平面时，非易失性存储器器件120访问由以串选择线为单位修复有缺陷的串的方法替换的平面而不是有缺陷的平面，并且可以执行由该命令命令的操作。
参考图8，非易失性存储器器件120(参考图2)执行图6A和图6B的以串选择线为单位修复有缺陷的串的方法，并且可以执行擦除操作。为了便于本发明构思的示例实施例的理解，将描述包括图6A中描述的第一有缺陷的平面PLN_SSL1的第一存储器块BLK1的擦除操作。
在操作S810中，控制逻辑块124可以接收由(图1的)存储器控制器110提供的命令CMD。命令CMD可以命令非易失性存储器器件120执行各种操作。
在操作S820中，控制逻辑块124可以确定在操作S810中接收的命令CMD是否命令非易失性存储器器件120对第一存储器块BLK1的存储器单元执行擦除操作。当接收的命令不命令非易失性存储器器件120对第一存储器块BLK1的存储器单元执行擦除操作时，非易失性存储器器件120执行由接收的命令命令的操作。
当接收的命令命令非易失性存储器器件120对第一存储器块BLK1的存储器单元执行擦除操作时，在操作S830中，非易失性存储器器件120对第一存储器块BLK1的存储器单元执行擦除操作。例如，控制逻辑块124可以擦除第一存储器块BLK1的存储器单元的数据并且擦除替换第一存储器块BLK1的第一有缺陷的平面PLN_SSL1的第n存储器块BLKn的第一平面PLN_SSL1的存储器单元的数据。
为了擦除第n存储器块BLKn的第一平面PLN_SSL1的存储器单元的数据，在操作S840中，控制逻辑块124可以将第n存储器块BLKn的存储器单元中的除了第一平面PLN_SSL的存储器单元之外的存储器单元的数据临时地移动到临时设置的存储器块。例如，控制逻辑块124可以以页为单位读取第n存储器块BLKn的存储器单元中的除第一平面PLN_SSL1的存储器单元之外的存储器单元的数据，将数据存储在控制逻辑块124中提供的寄存器中，并且可以将存储在寄存器中的数据编程到临时设置的存储器块中。也就是说，非易失性存储器器件120可以执行不同的块之间的回拷(copy-back)操作。
在操作S850中，控制逻辑块124对第n存储器块BLKn的存储器单元执行擦除操作。非易失性存储器器件120可以执行擦除第n存储器块BLKn的存储器单元的数据的操作。
在操作S860中，控制逻辑块124将在操作S840中临时地编程到临时设置的存储器块的存储器单元的数据移回到第n存储器块BLKn。例如，控制逻辑块124可以以页为单位读取临时设置的存储器块的存储器单元的数据，将数据存储在寄存器中，并且可以将存储在寄存器中的数据编程到第n存储器块BLKn。也就是说，非易失性存储器器件120可以执行不同的块之间的回拷操作。
根据上述擦除操作，当由存储器控制器110提供的命令命令非易失性存储器器件120擦除包括有缺陷的平面的存储器块时，不仅可以对包括有缺陷的平面的存储器块执行擦除操作，而且还可以对包括由以串选择线为单位修复有缺陷的串的存储器替换的平面而不是有缺陷的平面执行擦除操作。
如上所述，可以对包括替换的平面的存储器块执行至少两次块回拷操作，这可能会给非易失性存储器器件120的性能带来负担。为了减轻负担，非易失性存储器器件120可以减少对包括有缺陷的平面的存储器块的访问。
例如，非易失性存储器器件120的控制逻辑块124可以根据第一存储器块BLK1的编程和擦除P/E操作将磨损(wear)等级设置为高以便降低对包括有缺陷的平面的存储器块(例如，第一存储器块BLK1)的访问。控制逻辑块124可以将第一存储器块BLK1的磨损等级和/或有效数据量设置为高。因此，存储器控制器110(参考图1)可以根据非易失性存储器器件120的第一存储器块BLK1的编程和擦除P/E操作、有效数据的可用性和/或量来考虑磨损性(abrasivity)，降低访问第一存储器的次数。
图9是示出应用根据本发明构思的示例实施例的执行以串选择线为单位修复有缺陷的串的方法的非易失性存储器器件的示例SSD系统的框图。
参考图9，SSD系统1000包括主机1100和SSD 1200。SSD 1200通过信号连接器向主机1100发送信号SIG和从主机1100接收信号SIG，并且通过电源连接器接收电源PWR。SSD1200包括SSD控制器1210、辅助电源供应(auxiliary power supply)1220以及多个非易失性存储器器件1230至1250。
响应于从主机1100接收的信号SIG，SSD控制器1210可以控制多个非易失性存储器器件1230至1250。例如，SSD控制器1210和非易失性存储器器件1230至1250分别地与如参考图1至图8所描述的存储器控制器和非易失性存储器器件相对应。
辅助电源供应1220通过电源连接器连接到主机1100。辅助电源供应1220从主机1100接收电源PWR并且可以执行充电。当不能从主机1100平稳地供应电源时，辅助电源供应1220可以提供SSD系统1000的电源。例如，辅助电源供应1220可以位于SSD 1200中并且可以位于SSD 1200外部。例如，辅助电源供应1220位于SSD系统1000的主板中，并且可以向SSD1200提供辅助电源。
多个非易失性存储器器件1230至1250被用作SSD 1200的存储介质。多个非易失性存储器器件1230至1250可以通过多个通道CH1至CHn连接到SSD控制器1210。一个或多个非易失性存储器器件可以连接到一个通道。连接到一个通道的非易失性存储器器件可以连接到相同的数据总线。
非易失性存储器器件1230至1250中的每一个可以由修复存储器块的串选择线替换连接到多个存储器块中的包括有缺陷的串的有缺陷的存储器块的有缺陷的串的缺陷串选择线。非易失性存储器器件1230至1250中的每一个可以访问修复存储器块的替换的串选择线，而不是有缺陷的存储器块的缺陷串选择线。非易失性存储器器件1230至1250中的每一个可以根据有缺陷的存储器块的编程和擦除P/E操作、有效数据的可用性和/或量来将磨损性设置为高以便降低对有缺陷的存储器的访问。
图10是示出由电子设备实施根据本发明构思的示例实施例的执行以串选择线为单位修复有缺陷的串的方法的非易失性存储器器件的示例的框图。
参考图10，电子设备2000可以由个人计算机(Personal Computer，PC)或诸如膝上型计算机、移动电话、个人数字助理(Personal Digital Assistant，PDA)或照相机的便携式电子设备来实施。电子设备2000可以包括存储器器件2100、电源供应2200、辅助电源供应2250、中央处理单元(CPU)2300、动态随机存取存储器(Dynamic Random Access Memory，DRAM)2400和用户接口2500。存储器器件2100可以包括存储器控制器2110和非易失性存储器器件2120。
非易失性存储器件2120可以通过使用参考图1至图8描述的以串选择线为单位修复有缺陷的串的方法来修复有缺陷的串。非易失性存储器器件2120可以高效地使用非易失性存储器器件2120的有限的修复存储器块。
尽管已经参考本发明构思的一些示例实施例具体地显示和描述了本发明构思的示例实施例，但是应该理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (16)

1.一种修复包括多个存储器块的非易失性存储器器件的有缺陷的串的方法，所述方法包括：
用修复存储器块的替换串选择线替换连接到所述多个存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线，所述修复存储器块包括第一存储器单元和第二存储器单元，所述第二存储器单元连接到所述替换串选择线；以及
访问所述修复存储器块的所述替换串选择线而不是所述有缺陷的存储器块的所述缺陷串选择线，以便响应于从非易失性存储器器件外部接收到的命令是与连接到所述缺陷串选择线的存储器单元相关联的擦除命令，对连接到所述缺陷串选择线的存储器单元执行擦除操作，所述修复存储器块和临时存储器块之间的回拷操作通过以下步骤针对第一存储器单元的数据被执行而不移动第二存储器单元的数据，
擦除所述有缺陷的存储器块的存储器单元，
将所述修复存储器块的第一存储器单元的数据移动到所述临时存储器块的存储器单元，而不移动所述修复存储器块的连接到所述替换串选择线的第二存储器单元的数据，
擦除所述修复存储器块的存储器单元，以及
将存储在所述临时存储器块的存储器单元中的数据移动回所述修复存储器块。
2.如权利要求1所述的方法，其中所述替换包括：
用连接到所述替换串选择线的第二存储器单元替换连接到所述缺陷串选择线的存储器单元。
3.如权利要求1所述的方法，其中所述替换包括：
选择所述修复存储器块，使得所述修复存储器块是被包括在所述多个存储器块中的无缺陷的存储器块。
4.如权利要求3所述的方法，其中，所述无缺陷的存储器块是专用于修复所述有缺陷的串的方法的存储器块。
5.如权利要求1所述的方法，其中所述访问包括：
确定从所述非易失性存储器器件外部接收的命令是否是与连接到所述缺陷串选择线的存储器单元相关联的编程命令；以及
响应于所述编程命令与连接到所述缺陷串选择线的存储器单元相关联，编程连接到所述替换串选择线的第二存储器单元。
6.如权利要求1所述的方法，其中所述访问包括：
确定从所述非易失性存储器器件的外部接收的命令是否是与连接到所述缺陷串选择线的存储器单元相关联的读取命令；以及
响应于所述命令是与连接到所述缺陷串选择线的存储器单元相关联的读取命令，读取连接到所述替换串选择线的第二存储器单元。
7.如权利要求1所述的方法，其中所述访问包括：
确定从所述非易失性存储器器件的外部接收的命令是否是与所述有缺陷的存储器块的存储器单元中的连接到所述缺陷串选择线的存储器单元相关联的擦除命令。
8.如权利要求7所述的方法，其中将数据从所述临时存储器块的存储器单元移动回所述修复存储器块包括：
在所述临时存储器块和所述修复存储器块之间移动数据。
9.一种非易失性存储器器件，包括：
存储器单元阵列，其包括多个存储器块，所述多个存储器块包括多个串，所述多个串每个包括连接到多个串选择线中的相同的一个串选择线的多个存储器单元，所述多个串选择线包括连接到所述多个存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线；和
控制器，其被配置为用所述多个存储器块中的修复存储器块的替换串选择线替换所述缺陷串选择线，所述修复存储器块包括第一存储器单元和第二存储器单元，所述第二存储器单元连接到所述替换串选择线，所述控制器被配置为用所述替换串选择线替换所述缺陷串选择线，以便响应于接收到与连接到所述缺陷串选择线的存储器单元相关联的擦除命令，对连接到所述缺陷串选择线的存储器单元执行擦除操作，所述修复存储器块和临时存储器块之间的回拷操作通过以下步骤针对第一存储器单元的数据被执行：将所述修复存储器块的第一存储器单元的数据移动到所述临时存储器块而不移动连接到所述替换串选择线的第二存储器单元的数据。
10.如权利要求9所述的非易失性存储器器件，其中，所述控制器被配置为用连接到所述替换串选择线的第二存储器单元替换连接到所述缺陷串选择线的存储器单元。
11.如权利要求9所述的非易失性存储器器件，其中，所述控制器被配置为选择所述修复存储器块，使得所述修复存储器块是以下之一：(i)被包括在所述多个存储器块中的无缺陷的存储器块，或(ii)专用于修复有缺陷的串的存储器块。
12.如权利要求9所述的非易失性存储器器件，其中，响应于与连接到有缺陷的串的存储器单元相关联的命令的接收，所述控制器被配置为访问所述修复存储器块的所述替换串选择线而不是所述有缺陷的存储器块的所述缺陷串选择线，所述命令是从所述非易失性存储器器件的外部接收的。
13.如权利要求9所述的非易失性存储器器件，其中，所述控制器被配置为响应于与连接到所述缺陷串选择线的存储器单元相关联的编程命令或读取命令的接收，对连接到所述替换串选择线的存储器单元执行编程或读取操作。
14.如权利要求9所述的非易失性存储器器件，其中，所述控制器被配置为通过在将第一存储器单元的数据移动到所述临时存储器块之后擦除所述修复存储器块的存储器单元来执行擦除操作。
15.如权利要求14所述的非易失性存储器器件，其中，所述控制器被配置为通过在擦除所述修复存储器块的存储器单元之后将存储在所述临时存储器块的存储器单元中的数据移回到所述修复存储器块来执行擦除操作。
16.一种存储器系统，包括：
存储器控制器；和
非易失性存储器器件，其包括，
存储器单元阵列，其包括多个存储器块，所述多个存储器块包括多个串，所述多个串每个包括连接到多个串选择线中的相同的一个串选择线的多个存储器单元，所述多个串选择线包括连接到所述多个存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线；和
控制器，其被配置为用所述多个存储器块中的修复存储器块的替换串选择线替换所述缺陷串选择线，所述修复存储器块包括第一存储器单元和第二存储器单元，所述第二存储器单元连接到所述替换串选择线，所述控制器被配置为用所述替换串选择线替换所述缺陷串选择线，以便响应于接收到与连接到所述缺陷串选择线的存储器单元相关联的擦除命令，对连接到所述缺陷串选择线的存储器单元执行擦除操作，所述修复存储器块和临时存储器块之间的回拷操作通过以下步骤针对第一存储器单元的数据被执行：将所述修复存储器块的第一存储器单元的数据移动到所述临时存储器块而不移动连接到所述替换串选择线的第二存储器单元的数据。
CN201811301816.2A 2017-11-03 2018-11-02 用于修复有缺陷的串的方法和非易失性存储器器件 Active CN109754842B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170146180A KR102384864B1 (ko) 2017-11-03 2017-11-03 불량 스트링을 리페어하는 방법 및 불휘발성 메모리 장치
KR10-2017-0146180 2017-11-03

Publications (2)

Publication Number Publication Date
CN109754842A CN109754842A (zh) 2019-05-14
CN109754842B true CN109754842B (zh) 2023-08-29

Family

ID=66327306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811301816.2A Active CN109754842B (zh) 2017-11-03 2018-11-02 用于修复有缺陷的串的方法和非易失性存储器器件

Country Status (3)

Country Link
US (1) US10983884B2 (zh)
KR (1) KR102384864B1 (zh)
CN (1) CN109754842B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073125A (ko) * 2017-12-18 2019-06-26 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR20220026411A (ko) 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11935603B2 (en) * 2021-11-04 2024-03-19 Infineon Technologies LLC Erase power loss indicator (EPLI) implementation in flash memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287362A (zh) * 1999-09-08 2001-03-14 株式会社东芝 非易失性半导体存储装置
CN101499320A (zh) * 2008-01-15 2009-08-05 三星电子株式会社 三维阵列半导体存储设备及其修复方法
CN102163465A (zh) * 2010-02-19 2011-08-24 三星电子株式会社 非易失性存储器件以及对损坏的存储单元执行修复操作的系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349558A (en) 1993-08-26 1994-09-20 Advanced Micro Devices, Inc. Sector-based redundancy architecture
KR970003235A (ko) 1995-06-30 1997-01-28 김광호 반도체 메모리장치의 선택적인 워드라인 구동방법
US5696929A (en) * 1995-10-03 1997-12-09 Intel Corporation Flash EEPROM main memory in a computer system
KR0172349B1 (ko) 1995-12-29 1999-03-30 김광호 로우 리던던시 회로를 가지는 반도체 메모리 장치
KR100205545B1 (ko) 1996-08-16 1999-07-01 윤종용 반도체 메모리 장치
KR19990012752A (ko) 1997-07-30 1999-02-25 윤종용 불휘발성 반도체 메모리 및 그 리페어 방법
TW473734B (en) 1999-09-07 2002-01-21 Samsung Electronics Co Ltd Semiconductor memory device having redundancy circuit capable of improving redundancy efficiency
KR100363085B1 (ko) 1999-11-05 2002-12-05 삼성전자 주식회사 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치
KR100443507B1 (ko) 2001-11-30 2004-08-09 주식회사 하이닉스반도체 임베디드 디램의 리던던시 회로
US6687171B2 (en) 2002-04-26 2004-02-03 Infineon Technologies Aktiengesellschaft Flexible redundancy for memories
KR100546140B1 (ko) 2003-07-30 2006-01-24 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그 리페어 방법
US20080082736A1 (en) * 2004-03-11 2008-04-03 Chow David Q Managing bad blocks in various flash memory cells for electronic data flash card
KR100633595B1 (ko) 2004-04-20 2006-10-12 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
KR20090007859A (ko) * 2007-07-16 2009-01-21 주식회사 하이닉스반도체 플래시 메모리 소자 및 그의 리페어 방법
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
WO2009068074A1 (de) * 2007-11-26 2009-06-04 Hyperstone Gmbh VERFAHREN ZUR GLEICHMÄßIGEN NUTZUNG MEHRERER FLASHSPEICHERCHIPS
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9324440B2 (en) * 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US9001601B2 (en) 2011-09-30 2015-04-07 Samsung Electronics Co., Ltd. Memory device including repair circuit and repair method thereof
KR102072449B1 (ko) * 2012-06-01 2020-02-04 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 리페어 방법
KR20130136734A (ko) * 2012-06-05 2013-12-13 에스케이하이닉스 주식회사 불휘발성 메모리 장치
KR20140075949A (ko) * 2012-12-11 2014-06-20 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템
JP6144729B2 (ja) * 2015-07-08 2017-06-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287362A (zh) * 1999-09-08 2001-03-14 株式会社东芝 非易失性半导体存储装置
CN101499320A (zh) * 2008-01-15 2009-08-05 三星电子株式会社 三维阵列半导体存储设备及其修复方法
CN102163465A (zh) * 2010-02-19 2011-08-24 三星电子株式会社 非易失性存储器件以及对损坏的存储单元执行修复操作的系统

Also Published As

Publication number Publication date
US10983884B2 (en) 2021-04-20
CN109754842A (zh) 2019-05-14
KR102384864B1 (ko) 2022-04-08
KR20190050610A (ko) 2019-05-13
US20190138414A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
US10101909B2 (en) Memory system and operating method for programming data in super blocks
US10019376B2 (en) Memory system and operating method thereof
US9299439B2 (en) Erasable block segmentation for memory
US10162544B2 (en) Memory system and operating method of memory system for controlling memory blocks divided into memory sub-blocks containing a plurality of memory pages
US20170123974A1 (en) Memory system and operation method thereof
US10146480B2 (en) Memory system and operating method of memory system
US10521352B2 (en) Memory system and operating method of memory system
US10353625B2 (en) Memory system and operating method of memory system
KR20160127524A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11100981B2 (en) Memory system and operating method of memory system
CN109754842B (zh) 用于修复有缺陷的串的方法和非易失性存储器器件
KR20160048485A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170044781A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US20160371025A1 (en) Memory system and operating method thereof
KR20150060144A (ko) 비휘발성 메모리 장치의 동작 방법
US9582196B2 (en) Memory system
CN106469571B (zh) 存储系统及其操作方法
US20170139638A1 (en) Memory system and operating method thereof
US20170017408A1 (en) Memory system and operating method of memory system
US20170060470A1 (en) Memory system and operating method thereof
US20170115914A1 (en) Memory system and operating method thereof
US9792058B2 (en) System and method of selecting source and destination blocks for wear-leveling
KR20130123955A (ko) 3차원 불휘발성 메모리 및 랜덤 액세스 메모리를 포함하는 메모리 시스템 및 그것의 프로그램 방법
KR20170075835A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20210125676A1 (en) Memory device having improved data reliability and method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant