CN109716493A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109716493A
CN109716493A CN201780056158.2A CN201780056158A CN109716493A CN 109716493 A CN109716493 A CN 109716493A CN 201780056158 A CN201780056158 A CN 201780056158A CN 109716493 A CN109716493 A CN 109716493A
Authority
CN
China
Prior art keywords
mentioned
mounted member
semiconductor element
sintered body
mould portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780056158.2A
Other languages
English (en)
Other versions
CN109716493B (zh
Inventor
杉浦和彦
岩重朝仁
河合润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN109716493A publication Critical patent/CN109716493A/zh
Application granted granted Critical
Publication of CN109716493B publication Critical patent/CN109716493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

具备：半导体元件(1)，具有一面(1a)及与一面相反侧的另一面(1b)，在另一面(1b)侧形成有电极(2)；被安装部件(6)，与电极(2)对置配置，具有导电性；以及连接部件(3)，配置在半导体元件(1)与被安装部件(6)之间，将半导体元件(1)与被安装部件(6)电连接及机械连接；连接部件(3)具有形成有在半导体元件(1)和被安装部件(6)的层叠方向上贯通的多个孔部(4b)的模部(4)、以及分别配置在多个孔部(4b)中的银烧结体(5)；半导体元件(1)和被安装部件(6)经由银烧结体(5)而机械连接。

Description

半导体装置及其制造方法
关联申请的相互参照
本申请基于2016年9月15日提出申请的日本专利申请第2016－180612号主张优先权，这里通过参照而引用其记载内容。
技术领域
本发明涉及将半导体元件经由连接部件搭载于被安装部件而构成的半导体装置及其制造方法。
背景技术
以往，作为这种半导体装置，提出了以下结构(例如参照专利文献1)。即，在该半导体装置中，半导体元件采用具有一面及另一面并且至少在另一面侧具有电极的结构。此外，被安装部件采用作为导电性部件的引线框等。并且，半导体元件经由作为连接部件的银(以下称作Ag)烧结体而被搭载于被安装部件，以使得另一面侧的电极与被安装部件对置配置并且电极与被安装部件电连接。
这样的半导体装置例如如以下这样制造。即，在被安装部件上配置含有Ag粒子的膏材料，在膏材料上，以使电极与被安装部件对置的方式搭载半导体元件。接着，通过将膏材料烧结而构成Ag烧结体，从而制造出上述半导体装置。
现有技术文献
专利文献
专利文献1：日本特开2010－171271号公报
发明内容
但是，Ag烧结体在通过烧结而构成时，在内部形成空隙。并且，如果该空隙在被安装部件的平面方向上相连而扩大，则Ag烧结体的连接强度下降，有Ag烧结体损坏的情况。即，有半导体装置损坏的情况。
本发明的目的在于，提供能够抑制损坏的半导体装置及其制造方法。
根据本发明的一个技术方案，半导体装置具备：半导体元件，具有一面及与一面相反侧的另一面，在另一面侧形成有电极；被安装部件，与电极对置配置，具有导电性；以及连接部件，配置在半导体元件与被安装部件之间，将半导体元件与被安装部件电连接及机械连接；连接部件具有形成有在半导体元件和被安装部件的层叠方向上贯通的多个孔部的模部、以及分别配置在多个孔部中的Ag烧结体；半导体元件和被安装部件经由Ag烧结体而机械连接。
由此，即使在配置在孔部中的Ag烧结体的内部形成了空隙，也通过模部来抑制在相邻的孔部中形成的空隙的相互连通。因此，能够抑制空隙沿着被安装部件的平面方向扩大。因而，能够抑制连接部件的连接强度的下降，能够抑制半导体装置的损坏。
此外，根据本发明的另一技术方案，在上述半导体装置的制造方法中，进行以下步骤：准备模部，向模部的多个孔部填充含有Ag粉末的膏材料而准备连接部件用片材；以使半导体元件的电极与被安装部件对置的方式，在被安装部件上隔着连接部件用片材而搭载半导体元件；通过加热，由膏材料构成Ag烧结体，将半导体元件与被安装部件机械连接。
由此，在构成Ag烧结体时即使在该Ag烧结体的内部形成有空隙，也通过模部来抑制在相邻的孔部中形成的空隙的相互连通。因此，能够制造抑制了空隙沿着被安装部件的平面方向扩大的半导体装置。即，能够制造通过抑制连接部件的连接强度下降而抑制损坏的半导体装置。
附图说明
图1是表示第1实施方式的半导体装置的剖视图。
图2是图1所示的连接部件的平面图。
图3A是表示图1所示的半导体装置的制造工序的剖视图。
图3B是表示接着图3A的半导体装置的制造工序的剖视图。
图3C是表示接着图3B的半导体装置的制造工序的剖视图。
图3D是表示接着图3C的半导体装置的制造工序的剖视图。
图4是将连接部件仅由Ag烧结体构成的情况下的连接部件附近的剖视图。
图5是图3D中的连接部件附近的放大图。
图6是表示第2实施方式的模部的平面图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式中，对于相互相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
参照附图对第1实施方式进行说明。本实施方式的半导体装置如图1所示，将半导体元件1经由连接部件3搭载于被安装部件6而构成。
半导体元件1采用具有一面1a及与一面1a相反侧的另一面1b、在另一面1b侧具有电极2的结构。例如，半导体元件1采用在一面1a侧具有未图示的发射极电极及栅极电极等、在另一面1b侧具有作为电极2的集电极电极的IGBT(即，Insulated Gate BipolarTransistor)元件等。另外，半导体元件1并不限定于此，例如也可以是MOSFET(即，MetalOxide Semiconductor Field Effect Transistor)元件等。
连接部件3具有模部4和以Ag为主成分的Ag烧结体5。具体而言，如图2所示，模部4在本实施方式中通过在金属板4a中形成将该金属板4a沿厚度方向贯通的多个孔部4b而构成。另外，金属板4a的厚度方向换言之是半导体元件1与被安装部件6的层叠方向。
金属板4a采用具有导电性且与Ag之间的浸润性高、并且不与Ag反应或与Ag反应而形成稳定的合金的材料构成。例如，金属板4a采用由Au(金)、Al(铝)、W(钨)、Mo(钼)、Ag等构成的材料。此外，孔部4b在本实施方式中为圆筒状，但形状并没有被特别限定，也可以是四角柱状，也可以是三角柱。另外，孔部4b实际上形成得比图1及图2多，例如以满足80～300mesh/inch的方式形成于金属板4a。
并且，Ag烧结体5配置在形成于金属板4a的各孔部4b中。另外，如图1所示，在Ag烧结体5内形成有空隙7。但是，配置在各孔部4b中的Ag烧结体5的空隙7不相互连通。
被安装部件6采用导电性部件，例如由引线框构成。并且，半导体元件1以电极2(即另一面1b侧)与被安装部件6对置的方式配置，电极2经由连接部件3而与被安装部件6电连接，并且半导体元件1经由Ag烧结体5而与被安装部件6机械性连接。
此外，半导体元件1的电极2与被安装部件6之间的长度由模部4规定。换言之，半导体元件1的电极2与被安装部件6之间的长度由模部4的厚度(即金属板4a的厚度)规定。
以上是本实施方式的半导体装置的结构。接着，对上述半导体装置的制造方法进行说明。
首先，如图3A所示，准备金属板4a，在金属板4a中用激光等形成多个孔部4b从而准备模部4。另外，金属板4a采用与Ag之间的浸润性高的材料，以使得当在后述的图3B的工序中向孔部4b填充膏材料5a时，不残留气泡而将膏材料5a填充到孔部4b。此外，金属板4a采用由不与Ag反应或与Ag反应而形成稳定的合金的材料构成的结构，以使得在后述的图3D的工序中位于相邻的孔部4b之间的部分残留。在本实施方式中，作为满足这些条件的金属板4a，例如如上述那样采用由Au、Al、W、Mo、Ag等构成的结构。
并且，如图3B所示，向孔部4b填充膏材料5a从而准备连接部件用片材8，所述膏材料5a通过被加热而构成Ag烧结体5。例如，作为膏材料5a，使用在乙醇或乙二醇等溶剂中混入了直径为几μm左右的Ag粉末的材料。此外，作为使膏材料5a向孔部4b填充的方法，采用使用掩模及刮板等的印刷法、或使模部4浸渍到由膏材料5a充满的容器内而将该膏材料5a向孔部4b填充的方法等。另外，在该工序中，根据需要，可以进行临时烧制等，也可以进行用来将附着在金属板4a的表面及背面上的膏材料5a除去的研磨等。
接着，在与图3A及图3B不同的工序中，准备上述半导体元件1及被安装部件6。并且，如图3C所示，以使形成在半导体元件1的另一面1b侧的电极2与被安装部件6对置的方式，经由连接部件用片材8将半导体元件1搭载到被安装部件6上。
然后，如图3D所示，将进行到了图3C的工序的结构加热，使膏材料5a烧结而形成Ag烧结体5。接着，将半导体元件1与被安装部件6经由Ag烧结体5电连接、机械连接，从而制造出图1所示的半导体装置。
这里，关于本实施方式的Ag烧结体5的内部的状态，与将连接部件3仅用Ag烧结体5构成的图4比较而进行说明。另外，将连接部件3仅由Ag烧结体5构成的情况下的其他部分的构造与图1是同样的。
如图4所示，Ag粉末由于一边扩散一边进行晶粒生长，所以容易密集在扩散的末端位置。即，在将连接部件3仅由Ag烧结体5构成的情况下，Ag粉末容易密集在电极2附近和被安装部件6附近的部分，容易在电极2与被安装部件6之间的中间部分产生空隙7。并且，如果该空隙7沿着被安装部件6的平面方向相连，则该部分的连接强度变得非常低。即，从该部分损坏的可能性变高。
相对于此，在本实施方式中，具备模部4(即金属板4a)。因此，在构成Ag烧结体5的情况下，如图5所示，虽然在孔部4b内产生空隙7，但是由模部4抑制了在相邻的孔部4b内产生的空隙7的相互连通。即，抑制了空隙7沿着被安装部件6的平面方向的相连。因而，能够抑制连接强度的下降。
如以上说明的那样，在本实施方式中，连接部件3包括形成有孔部4b的模部4和配置在孔部4b中的Ag烧结体5。因此，对于连接部件3而言，即使在配置于孔部4b中的Ag烧结体5的内部形成了空隙7，也由模部4抑制了形成在相邻的孔部4b中的空隙7的相互连通。即，本实施方式的连接部件3能够抑制空隙7沿着被安装部件6的平面方向的扩大。因而，在本实施方式中，能够抑制连接部件3的连接强度的下降，能够抑制半导体装置的损坏。
此外，连接部件3具有模部4。并且，半导体元件1与被安装部件6之间的长度由模部4的厚度规定。因此，能够抑制半导体元件1相对于被安装部件6倾斜。进而，在本实施方式中，由于半导体元件1与被安装部件6之间的长度由模部4的厚度规定，所以能够抑制半导体元件1与被安装部件6之间的长度按照每个半导体装置而产生偏差。
此外，模部4由与Ag的浸润性高的材料构成。因此，能够抑制在孔部4b中没有被填充膏材料5a的情况。此外，模部4由不与Ag反应、或与Ag反应而形成稳定的合金的材料构成。因此，在本实施方式中，能够抑制模部4中的位于相邻的孔部4b之间的部分消失从而相邻的孔部4b的空隙7相互连通的情况。
(第2实施方式)
对第2实施方式进行说明。本实施方式相对于第1实施方式变更了模部4的结构，关于其他与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图6所示，模部4由将金属制的多个细线9编织成网眼状的网片构成。换言之，模部4由将多个细线9编成格状的网片构成。并且，在本实施方式中，由细线9包围的部分作为孔部4b发挥功能。
另外，细线9与上述金属板4a同样，采用具有导电性且与Ag的浸润性高、并且不与Ag反应或与Ag反应而形成稳定的合金的材料构成。
即使这样将模部4用网片构成，通过在孔部4b中配置Ag烧结体5，也能够得到与上述第1实施方式同样的效果。
(其他实施方式)
将本发明依据实施方式进行了记述，但应理解的是本发明并不限定于该实施方式及构造。本发明也包含各种各样的变形例及等价范围内的变形。除此以外，各种各样的组合或形态、进而在它们中仅包含一要素、其以上或其以下的其他组合或形态也包含在本发明的范畴及思想范围中。
例如，在上述第1实施方式中，也可以是，在金属板4a形成镀膜，该镀膜作为与Ag的浸润性高的材料、并且不与Ag反应或与Ag反应而形成稳定的合金。在此情况下，金属板4a中的被镀膜覆盖的部分既可以由与Ag的浸润性低的材料构成，也可以由与Ag反应而形成不稳定的合金的材料构成。同样，在上述第2实施方式中，也可以是，在细线9形成镀膜，该镀膜作为与Ag的浸润性高的材料、并且不与Ag反应或与Ag反应而形成稳定的合金。在此情况下，细线9中的被镀膜覆盖的部分既可以由与Ag的浸润性低的材料构成，也可以由与Ag反应而形成不稳定的合金的材料构成。

Claims (6)

1.一种半导体装置，在被安装部件(6)上隔着连接部件(3)而搭载有半导体元件(1)，其特征在于，
具备：
上述半导体元件，具有一面(1a)及与上述一面相反侧的另一面(1b)，在上述另一面侧形成有电极(2)；
上述被安装部件，与上述电极对置配置，具有导电性；以及
上述连接部件，配置在上述半导体元件与上述被安装部件之间，将上述半导体元件与上述被安装部件电连接及机械连接；
上述连接部件具有模部(4)和银烧结体(5)，上述模部(4)形成有在上述半导体元件和上述被安装部件的层叠方向上贯通的多个孔部(4b)，上述银烧结体(5)分别配置于上述多个孔部；
上述半导体元件和上述被安装部件经由上述银烧结体而机械连接。
2.如权利要求1所述的半导体装置，其特征在于，
上述模部通过在金属板(4a)中形成上述多个孔部而构成。
3.如权利要求1所述的半导体装置，其特征在于，
上述模部由将金属制的多个细线(9)编织成网眼状的网片构成。
4.一种半导体装置的制造方法，
上述半导体装置具备：
半导体元件(1)，具有一面(1a)及与上述一面相反侧的另一面(1b)，在上述另一面侧形成有电极(2)；
被安装部件(6)，与上述电极对置配置，具有导电性；以及
连接部件(3)，配置在上述半导体元件与上述被安装部件之间，将上述半导体元件与上述被安装部件电连接及机械连接；
上述连接部件具有模部(4)和银烧结体(5)，上述模部(4)形成有在上述半导体元件和上述被安装部件的层叠方向上贯通的多个孔部(4b)，上述银烧结体(5)分别配置于上述多个孔部；
上述半导体元件和上述被安装部件经由上述银烧结体而机械连接；
该半导体装置的制造方法的特征在于，进行以下步骤：
准备上述模部，向上述模部的上述多个孔部填充含有银粉末的膏材料(5a)而准备连接部件用片材(8)；
以使上述半导体元件的电极与上述被安装部件对置的方式，在上述被安装部件上隔着上述连接部件用片材而搭载上述半导体元件；以及
通过加热，由上述膏材料构成上述银烧结体，将上述半导体元件与上述被安装部件机械连接。
5.如权利要求4所述的半导体装置的制造方法，其特征在于，
在准备上述连接部件用片材的步骤中，作为上述模部，准备在上述多个孔部的各自中不使内部残留气泡而填充上述膏材料的模部。
6.如权利要求4或5所述的半导体装置的制造方法，其特征在于，
在准备上述连接部件用片材的步骤中，作为上述模部而准备以下模部，即：在由上述膏材料构成上述银烧结体的步骤中，该模部以残留有位于相邻的上述孔部之间的部分的状态而构成有上述银烧结体。
CN201780056158.2A 2016-09-15 2017-09-07 半导体装置及其制造方法 Active CN109716493B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-180612 2016-09-15
JP2016180612A JP6737099B2 (ja) 2016-09-15 2016-09-15 半導体装置の製造方法
PCT/JP2017/032336 WO2018051896A1 (ja) 2016-09-15 2017-09-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN109716493A true CN109716493A (zh) 2019-05-03
CN109716493B CN109716493B (zh) 2023-04-04

Family

ID=61618743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780056158.2A Active CN109716493B (zh) 2016-09-15 2017-09-07 半导体装置及其制造方法

Country Status (4)

Country Link
JP (1) JP6737099B2 (zh)
CN (1) CN109716493B (zh)
DE (1) DE112017004644B4 (zh)
WO (1) WO2018051896A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
CN102165586A (zh) * 2008-09-30 2011-08-24 凸版印刷株式会社 引线框基板以及该引线框基板的制造方法
CN202749376U (zh) * 2012-08-16 2013-02-20 西安黄河光伏科技股份有限公司 一种背钝化太阳能电池
US20150146399A1 (en) * 2013-11-25 2015-05-28 Lakshminarayan Viswanathan Packaged semiconductor devices and methods of their fabrication

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5032957U (zh) * 1973-07-20 1975-04-10
JPS5074278U (zh) * 1973-11-09 1975-06-28
JP2008112955A (ja) * 2006-10-06 2008-05-15 Toyota Industries Corp 半導体装置、金属接合材料、半田付け方法及び電子機器の製造方法
JP2010118575A (ja) * 2008-11-14 2010-05-27 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
DE102009000192A1 (de) * 2009-01-14 2010-07-15 Robert Bosch Gmbh Sinterwerkstoff, Sinterverbindung sowie Verfahren zum Herstellen eines Sinterverbindung
JP2010171271A (ja) 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法
JP5178759B2 (ja) * 2010-03-12 2013-04-10 三菱電機株式会社 半導体装置
JP2011238779A (ja) * 2010-05-11 2011-11-24 Mitsubishi Electric Corp 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法
JP2014180690A (ja) * 2013-03-19 2014-09-29 Nippon Steel Sumikin Materials Co Ltd シート状高温はんだ接合材およびこれを用いたダイボンディング方法
JP6486369B2 (ja) 2013-09-05 2019-03-20 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 金属焼結フィルム組成物
JP2016180612A (ja) 2015-03-23 2016-10-13 セイコーエプソン株式会社 振動デバイス、電子機器および移動体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
CN102165586A (zh) * 2008-09-30 2011-08-24 凸版印刷株式会社 引线框基板以及该引线框基板的制造方法
CN202749376U (zh) * 2012-08-16 2013-02-20 西安黄河光伏科技股份有限公司 一种背钝化太阳能电池
US20150146399A1 (en) * 2013-11-25 2015-05-28 Lakshminarayan Viswanathan Packaged semiconductor devices and methods of their fabrication

Also Published As

Publication number Publication date
WO2018051896A1 (ja) 2018-03-22
CN109716493B (zh) 2023-04-04
DE112017004644T5 (de) 2019-06-13
JP6737099B2 (ja) 2020-08-05
DE112017004644B4 (de) 2023-03-09
JP2018046186A (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
US20210265243A1 (en) Semiconductor device
CN105225971B (zh) 半导体装置的制造方法
US8064221B2 (en) Electronic devices for surface mount
US11419211B2 (en) Circuit module and manufacturing method for circuit module
DE102015212831A1 (de) Leistungshalbleitervorrichtung
US9704791B2 (en) Wiring board and electronic device
JP2019012755A (ja) 半導体装置の製造方法および半導体装置
CN111357098A (zh) 半导体装置中的预模制引线框
JP2018518827A (ja) プリント形成パッケージ部品と導電パス再配線構造体のリードキャリア
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
US20070188982A1 (en) Solid electrolytic capacitor and method of making the same
CN105283935B (zh) 固体电解电容器及其制造方法
JP6787662B2 (ja) シールリング、電子部品収納用パッケージ、電子デバイスおよびこれらの製造方法
CN109716493A (zh) 半导体装置及其制造方法
CN106415821B (zh) 元件收纳用封装以及安装结构体
CN107968082B (zh) 芯片焊盘、半导体装置及半导体装置的制造方法
KR20150125406A (ko) 탄탈륨 캐패시터 및 그 제조 방법
US10770375B2 (en) Semiconductor device
US10818581B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2017200124A (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP7025326B2 (ja) 固体電解コンデンサおよびその製造方法
JP6105325B2 (ja) 電極用基板、電池用ケースおよび電池
JP4852991B2 (ja) 電子部品
US11973045B2 (en) Semiconductor structure and method for forming same
JP2009038164A (ja) 半導体素子収納用セラミックパッケージとその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant