CN109686682B - 一种平衡晶圆间热预算的方法 - Google Patents

一种平衡晶圆间热预算的方法 Download PDF

Info

Publication number
CN109686682B
CN109686682B CN201811534300.2A CN201811534300A CN109686682B CN 109686682 B CN109686682 B CN 109686682B CN 201811534300 A CN201811534300 A CN 201811534300A CN 109686682 B CN109686682 B CN 109686682B
Authority
CN
China
Prior art keywords
wafers
batch
tube furnace
batches
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811534300.2A
Other languages
English (en)
Other versions
CN109686682A (zh
Inventor
李春龙
霍宗亮
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201811534300.2A priority Critical patent/CN109686682B/zh
Publication of CN109686682A publication Critical patent/CN109686682A/zh
Application granted granted Critical
Publication of CN109686682B publication Critical patent/CN109686682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)

Abstract

本发明公开了一种平衡晶圆间热预算的方法，在执行第一组中任意一次管炉工艺的过程中，控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次离开相应反应炉；在执行第二组中任意一次管炉工艺的过程中，控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次离开相应反应炉，通在执行不同管炉工艺时颠倒多批晶圆的排列顺序，使每一批晶圆经历较高温度持续时间趋于一致，解决不同批晶圆的热预算差异大的问题，使不同批晶圆的热预算趋于相同，保证不同批晶圆制得的半导体器件电学特性较稳定性高。

Description

一种平衡晶圆间热预算的方法
技术领域
本发明涉及半导体技术领域，更为具体的说，涉及一种平衡晶圆间热预算的方法。
背景技术
过去60年，为提升性能，降低成本，集成电路制造工艺沿着摩尔定律不断发展，晶体管的特征线宽不断微缩，目前先进工艺已经进入到14nm和7nm时代。随着特征线宽不断缩小，为有效抑制短沟道效应，芯片制造过程中对热预算(Thermal Budget)的稳定性要求越来越高。不稳定的热预算，会造成不同晶圆受热不均，进而影响器件的最终电性的稳定性。
炉管工艺是晶圆热预算的主要来源，一次炉管工艺会同时处理多批晶圆(如4批晶圆或5批晶圆)。在控制多批晶圆进入和离开反应炉时，反应炉内温度并非是室温，而是已经升温后的较高温度环境(如650C-750C)，为避免晶圆快速升温和降温，控制多批晶圆进入反应炉和离开反应炉的传送速度设定得很慢。因此，在控制多批晶圆进入反应炉时，第一批晶圆率先进入反应炉而经历长时间的较高温度环境；待经过相应工艺温度环境处理后，控制多批晶圆离开反应炉时，第一批晶圆则最后离开反应炉而依然经历长时间的较高温度环境。这样，相对最后一批晶圆而言，第一批晶圆经历热预算大大增加，最终使得不同批晶圆制得的半导体器件的电学特性势必稳定性较差。
发明内容
有鉴于此，本发明提供了一种平衡晶圆间热预算的方法，有效解决不同批晶圆的热预算差异较大的问题，使得不同批晶圆的热预算趋于相同，保证不同批晶圆的制得的半导体器件的电学特性较稳定性高。
为实现上述目的，本发明提供的技术方案如下：
一种平衡晶圆间热预算的方法，应用于对晶圆进行第一次管炉工艺至第N次管炉工艺的过程，N为不小于2的整数，包括：
提供多批晶圆，所述多批晶圆定义为第一批晶圆至第M批晶圆，M为正整数；
控制所述多批晶圆依次执行所述第一次管炉工艺至所述第N次管炉工艺，其中，所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组，且所述第一组和所述第二组的管炉工艺数量差值不大于1，在执行第一组中任意一次管炉工艺的过程中，控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次进入相应反应炉，及控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次离开相应反应炉；以及，在执行第二组中任意一次管炉工艺的过程中，控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次进入相应反应炉，及控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次离开相应反应炉。
可选的，所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组，包括：
按照奇偶顺序将所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组；
其中，所述第一组包括奇数次管炉工艺，且所述第二组包括偶数次管炉工艺；或者，
所述第一组包括偶数次管炉工艺，且所述第二组包括奇数次管炉工艺。
可选的，所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组，包括：
按照前后顺序将所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组；
其中，所述第一组包括所述第一次管炉工艺至第i次管炉工艺，所述第二组包括第i+1次管炉工艺至所述第N次管炉工艺，N为偶数时i为N/2，及N为奇数时i为(N+1)/2或(N-1)/2；或者，
所述第二组包括所述第一次管炉工艺至第i次管炉工艺，所述第一组包括第i+1次管炉工艺至所述第N次管炉工艺。
可选的，控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次进入相应反应炉的持续时间范围，与控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次进入相应反应炉的持续时间范围相同。
可选的，控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次离开相应反应炉的持续时间范围，与控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次离开相应反应炉的持续时间范围相同。
可选的，任意一反应炉为立式反应炉，且所述立式反应炉的进口和出口为同一开口。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种平衡晶圆间热预算的方法，在执行第一组中任意一次管炉工艺的过程中，控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次离开相应反应炉；以及，在执行第二组中任意一次管炉工艺的过程中，控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次离开相应反应炉，通过在执行不同管炉工艺时颠倒多批晶圆的排列顺序，使得每一批晶圆经历较高温度环境的持续时间趋于一致，进而有效解决不同批晶圆的热预算差异较大的问题，使得不同批晶圆的热预算趋于相同，保证不同批晶圆的制得的半导体器件的电学特性较稳定性高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种平衡晶圆间热预算的方法的流程图；
图2为本申请实施例提供的执行第一组中任意一次管炉工艺的过程中多批晶圆与反应炉的关系结构示意图；
图3为本申请实施例提供的执行第二组中任意一次管炉工艺的过程中多批晶圆与反应炉的关系结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，炉管工艺是晶圆热预算的主要来源，一次炉管工艺会同时处理多批晶圆(如4批晶圆或5批晶圆)。在控制多批晶圆进入和离开反应炉时，反应炉内温度并非是室温，而是已经升温后的较高温度环境(如650C-750C)，为避免晶圆快速升温和降温，控制多批晶圆进入反应炉和离开反应炉的传送速度设定得很慢。因此，在控制多批晶圆进入反应炉时，第一批晶圆率先进入反应炉而经历长时间的较高温度环境；待经过相应工艺温度环境处理后，控制多批晶圆离开反应炉时，第一批晶圆则最后离开反应炉而依然经历长时间的较高温度环境。这样，相对最后一批晶圆而言，第一批晶圆经历热预算大大增加，最终使得不同批晶圆制得的半导体器件的电学特性势必稳定性较差。
基于此，本申请实施例提供了一种平衡晶圆间热预算的方法，有效解决不同批晶圆的热预算差异较大的问题，使得不同批晶圆的热预算趋于相同，保证不同批晶圆的制得的半导体器件的电学特性较稳定性高。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图3对本申请实施例提供的技术方案进行详细的描述。
参考图1所示，为本申请实施例提供的一种平衡晶圆间热预算的方法的流程图，其中，本申请实施例提供的平衡晶圆间热预算的方法，其应用于对晶圆进行第一次管炉工艺至第N次管炉工艺的过程，N为不小于2的整数，包括：
S1、提供多批晶圆，所述多批晶圆定义为第一批晶圆至第M批晶圆，M为正整数；
S2、控制所述多批晶圆依次执行所述第一次管炉工艺至所述第N次管炉工艺，其中，所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组，且所述第一组和所述第二组的管炉工艺数量差值不大于1，在执行第一组中任意一次管炉工艺的过程中，控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次进入相应反应炉，及控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次离开相应反应炉；以及，在执行第二组中任意一次管炉工艺的过程中，控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次进入相应反应炉，及控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次离开相应反应炉。
可以理解的，本申请实施例提供的技术方案，在执行第一组中任意一次管炉工艺的过程中，控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次离开相应反应炉；以及，在执行第二组中任意一次管炉工艺的过程中，控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次离开相应反应炉。
即，在控制多批晶圆进入反应炉前，反应炉内温度已经升高至较高温度，及，在多批晶圆经历工艺温度后，控制多批晶圆离开反应炉时，此时反应炉内温度依然是较高温度。因此，执行第一组中任意一次管炉工艺的过程中，控制多批晶圆进入反应炉时，第一批晶圆首先进入反应炉，而第M批晶圆最后进入反应炉，按照第一批晶圆至第M批晶圆的排列顺序，不同批晶圆经历较高温度的时间依次降低；而后，控制多批晶圆离开反应炉时，第M批晶圆首先离开反应炉，而后第一批晶圆最后离开反应炉，按照第一批晶圆至第M批晶圆的排列顺序，不同批晶圆经历较高温度的时间依然为依次降低。最终，在执行第一组中所有次管炉工艺后，按照第一批晶圆至第M批晶圆的排列顺序，不同批晶圆经历较高温度的时间为依次降低。
如图2所示，为本申请实施例提供的执行第一组中任意一次管炉工艺的过程中多批晶圆与反应炉的关系结构示意图，其中，按照第一批晶圆Lot1至第M批晶圆Lotm的排列顺序，控制多批晶圆进入反应炉；及按照第M批晶圆Lotm至第一批晶圆Lot1的排列顺序，控制多批晶圆离开反应炉。
以及，执行第二组中任意一次管炉工艺的过程中，控制多批晶圆进入反应炉时，第M批晶圆首先进入反应炉，而第一批晶圆最后进入反应炉，按照第一批晶圆至第M批晶圆的排列顺序，不同批晶圆经历较高温度的时间依次升高；而后，控制多批晶圆离开反应炉时，第一批晶圆首先离开反应炉，而后第M批晶圆最后离开反应炉，按照第一批晶圆至第M批晶圆的排列顺序，不同批晶圆经历较高温度的时间依然为依次升高。最终，在执行第二组中所有次管炉工艺后，按照第一批晶圆至第M批晶圆的排列顺序，不同批晶圆经历较高温度的时间为依次升高，进而与执行第一组中所有次管炉工艺时不同批晶圆经历依次降低较高温度的时间相互补偿，使得每一批晶圆经历较高温度环境的持续时间趋于一致。
如图3所示，为本申请实施例提供的执行第二组中任意一次管炉工艺的过程中多批晶圆与反应炉的关系结构示意图，其中，按照第M批晶圆Lotm至第一批晶圆Lot1的排列顺序，控制多批晶圆进入反应炉；及按照第一批晶圆Lot1至第M批晶圆Lotm的排列顺序，控制多批晶圆离开反应炉。
综上，在通过在执行不同管炉工艺时颠倒多批晶圆的排列顺序，使得每一批晶圆经历较高温度环境的持续时间趋于一致，进而有效解决不同批晶圆的热预算差异较大的问题，使得不同批晶圆的热预算趋于相同，保证不同批晶圆的制得的半导体器件的电学特性较稳定性高。
在本申请一实施例中，本申请在对第一次管炉工艺和第N次管炉工艺划分组别时可以按照奇数和偶数的方式进行划分，即本申请实施例提供的所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组，包括：
按照奇偶顺序将所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组；
其中，所述第一组包括奇数次管炉工艺，且所述第二组包括偶数次管炉工艺；或者，
所述第一组包括偶数次管炉工艺，且所述第二组包括奇数次管炉工艺。
可以理解的，本申请实施例提供的第一组可以包括奇数次管炉工艺，且第二组则包括偶数次管炉工艺，其中，在执行奇数次管炉工艺时，控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次离开相应反应炉；及，执行偶数次管炉工艺时，控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次离开相应反应炉。
或者，本申请实施例提供的第一组可以包括偶数次管炉工艺，且第二组则包括奇数次管炉工艺，其中，在执行偶数次管炉工艺时，控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次离开相应反应炉；及，执行奇数次管炉工艺时，控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次离开相应反应炉。
在本申请一实施例中，本申请在对第一次管炉工艺和第N次管炉工艺划分组别时可以按照前半部分和后半部分的方式进行划分，即本申请实施例提供的所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组，包括：
按照前后顺序将所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组；
其中，所述第一组包括所述第一次管炉工艺至第i次管炉工艺，所述第二组包括第i+1次管炉工艺至所述第N次管炉工艺，N为偶数时i为N/2，及N为奇数时i为(N+1)/2或(N-1)/2；或者，
所述第二组包括所述第一次管炉工艺至第i次管炉工艺，所述第一组包括第i+1次管炉工艺至所述第N次管炉工艺。
可以理解的，按照第一次管炉工艺至第N次管炉工艺的顺序，本申请实施例提供的第一组可以包括前半部分管炉工艺，且第二组则包括后半部分管炉工艺，其中，在执行前半部分管炉工艺中任意一次管炉工艺时，控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次离开相应反应炉；及，执行后半部分管炉工艺中任意一次管炉工艺时，控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次离开相应反应炉。
或者，按照第一次管炉工艺至第N次管炉工艺的顺序，本申请实施例提供的第一组可以包括后半部分管炉工艺，且第二组则包括前半部分管炉工艺，其中，在执行后半部分中任意一次管炉工艺时，控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次离开相应反应炉；及，执行前半部分中任意一次管炉工艺时，控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次离开相应反应炉。
进一步的，本申请实施例提供的控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次进入相应反应炉的持续时间范围，与控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次进入相应反应炉的持续时间范围相同。
以及，本申请实施例提供的控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次离开相应反应炉的持续时间范围，与控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次离开相应反应炉的持续时间范围相同。
可以理解的，控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次进入相应反应炉的持续时间范围，与控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次进入相应反应炉的持续时间范围设置为相同，即能够使得执行第一组所有管炉工艺时控制多批晶圆进入各自相应反应炉的总时间，与执行第二组所有管炉工艺时控制多批晶圆进入各自相应反应炉的总时间相同，进一步平衡不同批晶圆间热预算。
以及，控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次离开相应反应炉的持续时间范围，与控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次离开相应反应炉的持续时间范围设置为相同，即能够使得执行第一组所有管炉工艺时控制多批晶圆离开各自相应反应炉的总时间，与执行第二组所有管炉工艺时控制多批晶圆离开各自相应反应炉的总时间相同，进一步平衡不同批晶圆间热预算。
在本申请上述任意一实施例中，本申请提供的所有管炉工艺所采用的反应炉，其任意一反应炉为立式反应炉，且所述立式反应炉的进口和出口为同一开口。
以及，本申请实施例提供的多批晶圆可以为四批晶圆或五批晶圆，且每一批晶圆可以包括25片晶圆。另外，控制多批晶圆进入反应炉和离开反应炉的持续时间范围可以为20min-30min，包括端点值，避免晶圆快速升温或降温。
此外，本申请实施例提供的平衡晶圆间热预算的方法，适用于12inch晶圆的制作，还适用于8inch晶圆及其他晶圆的制作。
本申请实施例提供了一种平衡晶圆间热预算的方法，在执行第一组中任意一次管炉工艺的过程中，控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次离开相应反应炉；以及，在执行第二组中任意一次管炉工艺的过程中，控制多批晶圆按照第M批晶圆至第一批晶圆的排列顺序依次进入相应反应炉，及控制多批晶圆按照第一批晶圆至第M批晶圆的排列顺序依次离开相应反应炉，通过在执行不同管炉工艺时颠倒多批晶圆的排列顺序，使得每一批晶圆经历较高温度环境的持续时间趋于一致，进而有效解决不同批晶圆的热预算差异较大的问题，使得不同批晶圆的热预算趋于相同，保证不同批晶圆的制得的半导体器件的电学特性较稳定性高。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种平衡晶圆间热预算的方法，应用于对晶圆进行第一次管炉工艺至第N次管炉工艺的过程，N为不小于2的整数，其特征在于，包括：
提供多批晶圆，所述多批晶圆定义为第一批晶圆至第M批晶圆，M为正整数；
控制所述多批晶圆依次执行所述第一次管炉工艺至所述第N次管炉工艺，其中，所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组，且所述第一组和所述第二组的管炉工艺数量差值不大于1，在执行第一组中任意一次管炉工艺的过程中，控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次进入相应反应炉，及控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次离开相应反应炉；以及，在执行第二组中任意一次管炉工艺的过程中，控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次进入相应反应炉，及控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次离开相应反应炉。
2.根据权利要求1所述的平衡晶圆间热预算的方法，其特征在于，所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组，包括：
按照奇偶顺序将所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组；
其中，所述第一组包括奇数次管炉工艺，且所述第二组包括偶数次管炉工艺；或者，
所述第一组包括偶数次管炉工艺，且所述第二组包括奇数次管炉工艺。
3.根据权利要求1所述的平衡晶圆间热预算的方法，其特征在于，所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组，包括：
按照前后顺序将所述第一次管炉工艺至所述第N次管炉工艺划分为第一组和第二组；
其中，所述第一组包括所述第一次管炉工艺至第i次管炉工艺，所述第二组包括第i+1次管炉工艺至所述第N次管炉工艺，N为偶数时i为N/2，及N为奇数时i为(N+1)/2或(N-1)/2；或者，
所述第二组包括所述第一次管炉工艺至第i次管炉工艺，所述第一组包括第i+1次管炉工艺至所述第N次管炉工艺。
4.根据权利要求1所述的平衡晶圆间热预算的方法，其特征在于，控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次进入相应反应炉的持续时间范围，与控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次进入相应反应炉的持续时间范围相同。
5.根据权利要求1所述的平衡晶圆间热预算的方法，其特征在于，控制所述多批晶圆按照所述第M批晶圆至所述第一批晶圆的排列顺序依次离开相应反应炉的持续时间范围，与控制所述多批晶圆按照所述第一批晶圆至所述第M批晶圆的排列顺序依次离开相应反应炉的持续时间范围相同。
6.根据权利要求1所述的平衡晶圆间热预算的方法，其特征在于，任意一反应炉为立式反应炉，且所述立式反应炉的进口和出口为同一开口。
CN201811534300.2A 2018-12-14 2018-12-14 一种平衡晶圆间热预算的方法 Active CN109686682B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811534300.2A CN109686682B (zh) 2018-12-14 2018-12-14 一种平衡晶圆间热预算的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811534300.2A CN109686682B (zh) 2018-12-14 2018-12-14 一种平衡晶圆间热预算的方法

Publications (2)

Publication Number Publication Date
CN109686682A CN109686682A (zh) 2019-04-26
CN109686682B true CN109686682B (zh) 2020-11-03

Family

ID=66187740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811534300.2A Active CN109686682B (zh) 2018-12-14 2018-12-14 一种平衡晶圆间热预算的方法

Country Status (1)

Country Link
CN (1) CN109686682B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070259111A1 (en) * 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
US20090277587A1 (en) * 2008-05-09 2009-11-12 Applied Materials, Inc. Flowable dielectric equipment and processes
TW201017790A (en) * 2008-10-17 2010-05-01 Inotera Memories Inc A furnace temperature flip method for thermal budget balance and minimum electric parameter variation
JP5378295B2 (ja) * 2010-04-26 2013-12-25 本田技研工業株式会社 摩擦係合要素の制御装置
CN102760638B (zh) * 2011-04-25 2015-02-25 中国科学院微电子研究所 用于保持热预算稳定的加热方法

Also Published As

Publication number Publication date
CN109686682A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
KR100978974B1 (ko) 통합형 기판 처리 시스템을 위한 소프트웨어 시퀀서
US9709335B2 (en) Dispatch control method for furnace process
US10159112B2 (en) Wafer holder with tapered region
CN109686682B (zh) 一种平衡晶圆间热预算的方法
KR102404119B1 (ko) 전하 손상을 방지하기 위해 플라즈마 펄싱을 이용하는 공간적 원자 층 증착 챔버
CN107481963B (zh) 一种控制晶圆排队等待时间的方法和系统
WO2022022214A1 (zh) 半导体结构的形成方法
US7811877B2 (en) Method of controlling metal silicide formation
US9472573B2 (en) Silicon-germanium fin formation
CN102024699B (zh) 半导体装置的快速热退火方法
US10438828B2 (en) Methods and apparatus to prevent interference between processing chambers
CN109841516B (zh) 一种用于igbt产品的磷扩散方法
CN103972071A (zh) 含氮栅极氧化层的制作方法
CN108520909B (zh) 太阳能电池硅片的氧化钝化方法及终端设备
CN111403308A (zh) 热预算自动控制方法及其自动控制系统
CN110246761A (zh) 一种去除晶圆背面氮化硅薄膜的方法
CN102560025B (zh) 快速热退火方法
US9793102B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
CN113658890B (zh) 提高半导体设备产能的方法和系统
CN114296494B (zh) 温度控制方法、装置、设备和存储介质
CN112750715B (zh) 半导体工艺方法
Pankratov et al. Analysis of possibility to increase density of elements framework symmetrical and asymmetrical current source multilevel inverters based on field-effect transistors by optimization of technological process
CN106548961A (zh) 使用热退火设备进行快速热退火工艺的方法
EP3440693B1 (en) Formation of a layer on a semiconductor substrate
Pankratov On Approach to Optimize Manufacturing of a Single-Bit CMOS Adders Based on Heterostructures to Increase Integration Rate of Their Elements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant