CN109669911A - 一种芯片系统通信方法及其芯片通信系统 - Google Patents
一种芯片系统通信方法及其芯片通信系统 Download PDFInfo
- Publication number
- CN109669911A CN109669911A CN201811342283.2A CN201811342283A CN109669911A CN 109669911 A CN109669911 A CN 109669911A CN 201811342283 A CN201811342283 A CN 201811342283A CN 109669911 A CN109669911 A CN 109669911A
- Authority
- CN
- China
- Prior art keywords
- chip system
- data
- signal
- chip
- transmission channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 61
- 230000005540 biological transmission Effects 0.000 claims abstract description 101
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000013461 design Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种芯片系统通信方法及其芯片通信系统，第一芯片系统和第二芯片系统通过DMA通道进行数据的读取或者写入，可以独立进行数据的处理，无须芯片CPU进行软件干预，提高数据的处理速度，从而提高芯片系统之间的通信效率；另外，第一芯片系统和第二芯片系统之间仅仅通过时钟传输通道和数据传输通道进行数据传输，仅须两个引脚即可实现，有效降低了引脚的占用数量，增大了芯片系统的设计空间。
Description
技术领域
本发明涉及电子通信领域，尤其是一种芯片系统通信方法。
背景技术
随着电子科学技术的迅猛发展，芯片系统已经成为电子产品不可或缺的硬件之一。随着产品尺寸、功能、功耗要求的提升，不仅芯片系统的封装尺寸缩小、引脚的数量减少，而且对芯片系统间互连数据传输速率也提出了更高的要求。例如在耳机、蓝牙音箱等产品中，由于PCB尺寸的限制，芯片系统的引脚数量往往需要极度精简，为保证产品的使用稳定性，对于芯片系统间的传输速率要求也变得更高。现有的芯片系统通信方式中，一般需要多根信号线进行通信，要求引脚的数量较多，例如SPI串行接口通信；也存在信号线数量少的通信方式，例如I2C两线通信，但是这种方式的数据传输速率较低，均无法满足电路精简、传输速率快的芯片系统通信要求。
发明内容
为解决上述问题，本发明的目的在于提供一种芯片系统通信方法及其芯片通信系统，占用引脚少，并且数据传输速率高。
本发明解决其问题所采用的技术方案是：
第一方面，本发明提出了一种芯片系统通信方法，包括：
第一芯片系统和第二芯片系统分别进行初始数据配置；
第一芯片系统和第二芯片系统之间设置用于传输时钟信号的时钟传输通道和用于传输数据的数据传输通道；
第一芯片系统通过DMA通道从内部RAM空间读取待发数据；
第一芯片系统向第二芯片系统发送待发数据；
第二芯片系统将接收到的待发数据通过DMA通道写入内部RAM空间。
进一步，所述第一芯片系统和第二芯片系统分别进行初始数据配置，包括：
配置工作模式、开启中断功能、配置DMA通道读取或写入的RAM空间起始地址。
进一步，还包括：
第一芯片系统向第二芯片系统发送状态获取信号，第二芯片系统向第一芯片系统返回状态数据。
进一步，所述第一芯片系统向第二芯片系统发送状态获取信号，包括：
发送开始信号，使得数据传输通道处于工作状态；
发送状态获取识别信号；
发送结束信号，使得数据传输通道处于空闲状态；
发送等待信号，保持数据传输通道处于空闲状态，等待第二芯片系统应答。
进一步，所述第二芯片系统向第一芯片系统返回状态数据，包括：
发送开始信号，使得数据传输通道处于工作状态；
发送状态信号；
发送结束信号，使得数据传输通道处于空闲状态。
进一步，还包括：
第一芯片系统向第二芯片系统发送数据包长度设置信号。
进一步，所述第一芯片系统向第二芯片系统发送数据包长度设置信号，包括：
发送开始信号，使得数据传输通道处于工作状态；
发送数据包长度设置识别信号；
发送数据包长度设置信号；
发送结束信号，使得数据传输通道处于空闲状态。
进一步，所述第一芯片系统向第二芯片系统发送待发数据，包括：
发送开始信号，使得数据传输通道处于工作状态；
发送写数据识别信号；
发送待发数据；
发送结束信号，使得数据传输通道处于空闲状态。
进一步，所述第一芯片系统或者第二芯片系统发送结束信号后，会产生中断。
第二方面，本发明还提出了一种芯片通信系统，包括第一芯片系统和第二芯片系统，所述第一芯片系统和第二芯片系统均包括：
时钟管理模块，用于发送时钟信号；
控制模块，用于进行管理数据配置和逻辑控制；
DMA控制模块，用于建立DMA通道获取待发数据；
中断处理模块，用于产生中断；
所述第一芯片系统和第二芯片系统之间通过用于传输时钟信号的时钟传输通道和用于传输数据的数据传输通道进行相互通信。
本发明实施例中提供的一个或多个技术方案，至少具有如下有益效果：第一芯片系统和第二芯片系统通过DMA通道进行数据的读取或者写入，可以独立进行数据的处理，无须芯片CPU进行软件干预，提高数据的处理速度，从而提高芯片系统之间的通信效率；另外，第一芯片系统和第二芯片系统之间仅仅通过时钟传输通道和数据传输通道进行数据传输，仅须两个引脚即可实现，有效降低了引脚的占用数量，增大了芯片系统的设计空间。
附图说明
下面结合附图和实例对本发明作进一步说明。
图1是本发明一个实施例的步骤流程图；
图2是本发明一个实施例中第一芯片系统向第二芯片系统发送状态获取信号的步骤流程图；
图3是本发明一个实施例中第二芯片系统向第一芯片系统返回状态数据的步骤流程图；
图4是本发明一个实施例中第一芯片系统向第二芯片系统发送数据包长度设置信号的步骤流程图；
图5是本发明一个实施例中第一芯片系统向第二芯片系统发送待发数据的步骤流程图；
图6是本发明一个实施例中第一芯片系统获取第二芯片系统状态的步骤时序图；
图7是本发明一个实施例中数据包长度设置的步骤时序图；
图8是本发明一个实施例中发送待发数据的步骤时序图；
图9是本发明一个实施例中芯片通信系统的原理框图。
具体实施方式
随着电子科学技术的迅猛发展，芯片系统已经成为电子产品不可或缺的硬件之一。随着产品尺寸、功能、功耗要求的提升，不仅芯片系统的封装尺寸缩小、引脚的数量减少，而且对芯片系统间互连数据传输速率也提出了更高的要求。例如在耳机、蓝牙音箱等产品中，由于PCB尺寸的限制，芯片系统的引脚数量往往需要极度精简，为保证产品的使用稳定性，对于芯片系统间的传输速率要求也变得更高。现有的芯片系统通信方式中，一般需要多根信号线进行通信，要求引脚的数量较多，例如SPI串行接口通信；也存在信号线数量少的通信方式，例如I2C两线通信，但是这种方式的数据传输速率较低，均无法满足电路精简、传输速率快的芯片系统通信要求。
基于此，本发明提供了一种芯片系统通信方法，通过DMA通道进行数据的读取或者写入，可以独立进行数据的处理，无须芯片CPU进行软件干预，提高数据的处理速度，从而提高芯片系统之间的通信效率；另外，通过时钟传输通道和数据传输通道进行数据传输，仅须两个引脚即可实现，有效降低了引脚的占用数量，增大了芯片系统的设计空间。
下面结合附图，对本发明实施例作进一步阐述。
本发明的一个实施例提供了一种芯片系统通信方法，包括但不限于以下步骤：
S100：第一芯片系统和第二芯片系统分别进行初始数据配置；
S200：第一芯片系统和第二芯片系统之间设置用于传输时钟信号的时钟传输通道和用于传输数据的数据传输通道；
S300：第一芯片系统通过DMA通道从内部RAM空间读取待发数据；
S600：第一芯片系统向第二芯片系统发送待发数据；
S700：第二芯片系统将接收到的待发数据通过DMA通道写入内部RAM空间。
在本实施例中，第一芯片系统和第二芯片系统通过DMA通道进行数据的读取或者写入，可以独立进行数据的处理，无须芯片CPU进行软件干预，提高数据的处理速度，从而提高芯片系统之间的通信效率；另外，第一芯片系统和第二芯片系统之间仅仅通过时钟传输通道和数据传输通道进行数据传输，仅须两个引脚即可实现，有效降低了引脚的占用数量，增大了芯片系统的设计空间。
进一步地，本发明的另一个实施例还提供了一种芯片系统通信方法，其中，所述第一芯片系统和第二芯片系统分别进行初始数据配置，包括：
配置工作模式、开启中断功能、配置DMA通道读取或写入的起始地址。
在本实施例中，配置工作模式，可以配置第一芯片系统和第二芯片系统的主从模式，第一芯片系统和第二芯片系统可以进行双向的数据传输；开启中断功能，使得在数据传输过程中可以产生中断；配置DMA通道读取或写入的起始地址，便于从RAM中读取或者写入数据。
进一步地，本发明的另一个实施例还提供了一种芯片系统通信方法，其中，第一芯片系统向第二芯片系统发送待发数据之前，还包括：
S400：第一芯片系统向第二芯片系统发送状态获取信号，第二芯片系统向第一芯片系统返回状态数据。
在本实施例中，第一芯片系统通过向第二芯片系统发送状态获取信号，然后第二芯片系统向第一芯片系统返回状态数据，使得第一芯片系统可以确认第二芯片系统的状态，再建立数据通信，以保证数据传输的有效性与稳定性。
进一步地，本发明的另一个实施例还提供了一种芯片系统通信方法，其中，所述第一芯片系统向第二芯片系统发送状态获取信号，包括：
S411：发送开始信号，使得数据传输通道处于工作状态；
S412：发送状态获取识别信号；
S413：发送结束信号，使得数据传输通道处于空闲状态；
S414：发送等待信号，保持数据传输通道处于空闲状态，等待第二芯片系统应答。
在本实施例中，通过发送状态获取识别信号，使得第二芯片系统获知第一芯片系统的通信意图，从而返回状态数据。
进一步地，本发明的另一个实施例还提供了一种芯片系统通信方法，其中，所述第二芯片系统向第一芯片系统返回状态数据，包括：
S421：发送开始信号，使得数据传输通道处于工作状态；
S422：发送状态信号；
S423：发送结束信号，使得数据传输通道处于空闲状态。
进一步地，本发明的另一个实施例还提供了一种芯片系统通信方法，其中，第一芯片系统向第二芯片系统发送待发数据之前，还包括：
S500：第一芯片系统向第二芯片系统发送数据包长度设置信号。
在本实施例中，第一芯片系统通过向第二芯片系统发送可以自由配置的数据包长度设置信号，使得第二芯片系统根据数据包长度设置信号可确定接收的数据包的长度，在实际应用中显得更加灵活多变。
进一步地，本发明的另一个实施例还提供了一种芯片系统通信方法，其中，所述第一芯片系统向第二芯片系统发送数据包长度设置信号，包括：
S510：发送开始信号，使得数据传输通道处于工作状态；
S520：发送数据包长度设置识别信号；
S530：发送数据包长度设置信号；
S540：发送结束信号，使得数据传输通道处于空闲状态。
在本实施例中，通过发送数据包长度设置信号，使得第二芯片系统获知第一芯片系统的通信意图，从而确认接收数据包的长度。
进一步地，本发明的另一个实施例还提供了一种芯片系统通信方法，其中，所述第一芯片系统向第二芯片系统发送待发数据，包括：
S610：发送开始信号，使得数据传输通道处于工作状态；
S620：发送写数据识别信号；
S630：发送待发数据；
S640：发送结束信号，使得数据传输通道处于空闲状态。
在本实施例中，通过发送写数据识别信号，使得第二芯片系统获知第一芯片系统的通信意图，从而通过DMA通道接收待发数据。
进一步地，本发明的另一个实施例还提供了一种芯片系统通信方法，其中，所述第一芯片系统或者第二芯片系统发送结束信号后，会产生中断。
在本实施例中，通过在所述第一芯片系统或者第二芯片系统发送结束信号后产生中断，使得芯片无须一直查询数据传输的状态，可以有效减少数据传输过程中芯片CPU的软件干预，简化处理流程，提高数据传输效率。
另外，参照图1，本发明的另一个实施例还提供了一种芯片系统通信方法，包括但不限于以下步骤：
S100：第一芯片系统和第二芯片系统分别进行初始数据配置；
S200：第一芯片系统和第二芯片系统之间设置用于传输时钟信号的时钟传输通道和用于传输数据的数据传输通道；
S300：第一芯片系统通过DMA通道从内部RAM空间读取待发数据；
S400：第一芯片系统向第二芯片系统发送状态获取信号，第二芯片系统向第一芯片系统返回状态数据。
S500：第一芯片系统向第二芯片系统发送数据包长度设置信号。
S600：第一芯片系统向第二芯片系统发送待发数据；
S700：第二芯片系统将接收到的待发数据通过DMA通道写入内部RAM空间。
其中，参照图2，所述第一芯片系统向第二芯片系统发送状态获取信号，包括：
S411：发送开始信号，使得数据传输通道处于工作状态；
S412：发送状态获取识别信号；
S413：发送结束信号，使得数据传输通道处于空闲状态；
S414：发送等待信号，保持数据传输通道处于空闲状态，等待第二芯片系统应答。
参照图3，所述第二芯片系统向第一芯片系统返回状态数据，包括：
S421：发送开始信号，使得数据传输通道处于工作状态；
S422：发送状态信号；
S423：发送结束信号，使得数据传输通道处于空闲状态。
参照图4，所述第一芯片系统向第二芯片系统发送数据包长度设置信号，包括：
S510：发送开始信号，使得数据传输通道处于工作状态；
S520：发送数据包长度设置识别信号；
S530：发送数据包长度设置信号；
S540：发送结束信号，使得数据传输通道处于空闲状态。
参照图5，所述第一芯片系统向第二芯片系统发送待发数据，包括：
S610：发送开始信号，使得数据传输通道处于工作状态；
S620：发送写数据识别信号；
S630：发送待发数据；
S640：发送结束信号，使得数据传输通道处于空闲状态。
下面对本实施例的原理作进一步说明。
首先，第一芯片系统和第二芯片系统配置工作模式，确定收发主体，然后开启中断功能，第一芯片系统配置从RAM中读取数据的起始地址，第二芯片系统配置向RAM中写入数据的起始地址。
本实施例中三种不同的信号传输步骤：分别是获取第二芯片系统的状态、设置数据包长度以及向第二芯片系统发送数据，下面以时序图的方式进一步说明。
下表为各个步骤的标识与简要描述。
图6展示了第一芯片系统获取第二芯片系统状态的步骤，第一芯片系统发送开始信号，持续1个时钟周期；接着发送1个时钟周期的扩展信号；然后发送状态获取识别信号，在本实施例中状态获取识别信号长度为6个时钟周期；然后发送结束信号，持续1个时钟周期；然后发送等待信号，持续2个时钟周期；然后第一芯片系统再次发送开始信号，持续1个时钟周期；然后第二芯片系统返回32位宽度的状态数据；第一芯片系统接收到状态数据后发送一个结束信号，持续1个时钟周期，数据传输通道恢复空闲状态。
图7展示了数据包长度设置的步骤，第一芯片系统发送开始信号，持续1个时钟周期；接着发送1个时钟周期的扩展信号；然后发送数据包长度设置识别信号，在本实施例中数据包长度设置识别信号长度为6个时钟周期；然后发送8位宽度的数据包长度设置信号；最后发送一个结束信号，持续1个时钟周期，数据传输通道恢复空闲状态。
图8展示了发送待发数据的步骤，第一芯片系统发送开始信号，持续1个时钟周期；接着发送1个时钟周期的扩展信号；然后发送6位宽度的写数据识别信号；然后根据之前设置的数据包长度，发送相应长度的待发数据；最后发送一个结束信号，持续1个时钟周期，数据传输通道恢复空闲状态。
本实施例并没有对以上各个步骤持续的时钟周期、数据包长度作出限制，均可以根据实际应用需求自由调节。
本实施例也没有对以上各个识别信号作出限制，只要第二芯片系统能够识别并与相应的功能匹配即可，可以根据实际应用自由设置识别信号的具体内容。
在第一芯片系统发送了开始信号以后，紧接着发送的一个扩展信号，可以作为预留扩展的用途。
在本实施例中，第一芯片系统和第二芯片系统通过DMA通道进行数据的读取或者写入，可以独立进行数据的处理，无须芯片CPU进行软件干预，提高数据的处理速度，从而提高芯片系统之间的通信效率；另外，第一芯片系统和第二芯片系统之间仅仅通过时钟传输通道和数据传输通道进行数据传输，仅须两个引脚即可实现，有效降低了引脚的占用数量，增大了芯片系统的设计空间。
此外，本发明的另一个实施例还提供了一种芯片通信系统，参照图9，包括第一芯片系统和第二芯片系统，所述第一芯片系统和第二芯片系统均包括：
时钟管理模块，用于发送时钟信号；
控制模块，用于进行管理数据配置和逻辑控制；
DMA控制模块，用于建立DMA通道获取待发数据；
中断处理模块，用于产生中断；
所述第一芯片系统和第二芯片系统之间通过用于传输时钟信号的时钟传输通道和用于传输数据的数据传输通道进行相互通信。
该芯片通信系统采用如上所述任一实施例中的芯片通信方法。该芯片通信系统具有由上述任一实施例中的芯片通信方法所带来的有益效果，因此，该芯片通信系统能够有效提高芯片系统之间的通信效率，有效降低了引脚的占用数量。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种芯片系统通信方法，其特征在于：包括：
第一芯片系统和第二芯片系统分别进行初始数据配置；
第一芯片系统和第二芯片系统之间设置用于传输时钟信号的时钟
传输通道和用于传输数据的数据传输通道；
第一芯片系统通过DMA通道从内部RAM空间读取待发数据；
第一芯片系统向第二芯片系统发送待发数据；
第二芯片系统将接收到的待发数据通过DMA通道写入内部RAM空间。
2.根据权利要求1所述的一种芯片系统通信方法，其特征在于：所述第一芯片系统和第二芯片系统分别进行初始数据配置，包括：配置工作模式、开启中断功能、配置DMA通道读取或写入的起始地址。
3.根据权利要求1所述的一种芯片系统通信方法，其特征在于：还包括：
第一芯片系统向第二芯片系统发送状态获取信号，第二芯片系统向第一芯片系统返回状态数据。
4.根据权利要求3所述的一种芯片系统通信方法，其特征在于：所述第一芯片系统向第二芯片系统发送状态获取信号，包括：
发送开始信号，使得数据传输通道处于工作状态；
发送状态获取识别信号；
发送结束信号，使得数据传输通道处于空闲状态；
发送等待信号，保持数据传输通道处于空闲状态，等待第二芯片系统应答。
5.根据权利要求3所述的一种芯片系统通信方法，其特征在于：所述第二芯片系统向第一芯片系统返回状态数据，包括：
发送开始信号，使得数据传输通道处于工作状态；
发送状态信号；
发送结束信号，使得数据传输通道处于空闲状态。
6.根据权利要求1所述的一种芯片系统通信方法，其特征在于：还包括：
第一芯片系统向第二芯片系统发送数据包长度设置信号。
7.根据权利要求6所述的一种芯片系统通信方法，其特征在于：所述第一芯片系统向第二芯片系统发送数据包长度设置信号，包括：发送开始信号，使得数据传输通道处于工作状态；
发送数据包长度设置识别信号；
发送数据包长度设置信号；
发送结束信号，使得数据传输通道处于空闲状态。
8.根据权利要求1所述的一种芯片系统通信方法，其特征在于：所述第一芯片系统向第二芯片系统发送待发数据，包括：
发送开始信号，使得数据传输通道处于工作状态；
发送写数据识别信号；
发送待发数据；
发送结束信号，使得数据传输通道处于空闲状态。
9.根据权利要求1－8任一所述的一种芯片系统通信方法，其特征在于：所述第一芯片系统或者第二芯片系统发送结束信号后，会产生中断。
10.一种应用权利要求1－9任一所述芯片系统通信方法的芯片通信系统，其特征在于：包括第一芯片系统和第二芯片系统，所述第一芯片系统和第二芯片系统均包括：
时钟管理模块，用于发送时钟信号；
控制模块，用于进行管理数据配置和逻辑控制；
DMA控制模块，用于建立DMA通道获取待发数据；
中断处理模块，用于产生中断；
所述第一芯片系统和第二芯片系统之间通过用于传输时钟信号的时钟传输通道和用于传输数据的数据传输通道进行相互通信。。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811342283.2A CN109669911A (zh) | 2018-11-12 | 2018-11-12 | 一种芯片系统通信方法及其芯片通信系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811342283.2A CN109669911A (zh) | 2018-11-12 | 2018-11-12 | 一种芯片系统通信方法及其芯片通信系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109669911A true CN109669911A (zh) | 2019-04-23 |
Family
ID=66142152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811342283.2A Pending CN109669911A (zh) | 2018-11-12 | 2018-11-12 | 一种芯片系统通信方法及其芯片通信系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109669911A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101539902A (zh) * | 2009-05-05 | 2009-09-23 | 中国科学院计算技术研究所 | 多计算机系统中节点的dma设备及通信方法 |
| CN102541780A (zh) * | 2011-12-15 | 2012-07-04 | 苏州国芯科技有限公司 | 一种多数据流通道dma系统 |
| CN103744562A (zh) * | 2010-10-20 | 2014-04-23 | 松翰科技股份有限公司 | 光学触控模块与其加载数据方法 |
| CN104598429A (zh) * | 2015-02-05 | 2015-05-06 | 中国科学院上海天文台 | 一种多芯片间通信系统 |
| CN106326177A (zh) * | 2015-06-30 | 2017-01-11 | 意法半导体国际有限公司 | 源同步链路的时钟通道上的数据 |
| CN107402898A (zh) * | 2012-08-29 | 2017-11-28 | 联想(北京)有限公司 | 一种信息处理的方法及电子设备 |
-
2018
- 2018-11-12 CN CN201811342283.2A patent/CN109669911A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101539902A (zh) * | 2009-05-05 | 2009-09-23 | 中国科学院计算技术研究所 | 多计算机系统中节点的dma设备及通信方法 |
| CN103744562A (zh) * | 2010-10-20 | 2014-04-23 | 松翰科技股份有限公司 | 光学触控模块与其加载数据方法 |
| CN102541780A (zh) * | 2011-12-15 | 2012-07-04 | 苏州国芯科技有限公司 | 一种多数据流通道dma系统 |
| CN107402898A (zh) * | 2012-08-29 | 2017-11-28 | 联想(北京)有限公司 | 一种信息处理的方法及电子设备 |
| CN104598429A (zh) * | 2015-02-05 | 2015-05-06 | 中国科学院上海天文台 | 一种多芯片间通信系统 |
| CN106326177A (zh) * | 2015-06-30 | 2017-01-11 | 意法半导体国际有限公司 | 源同步链路的时钟通道上的数据 |
Non-Patent Citations (1)
| Title |
|---|
| 刘军 等著: "《例说STM32 第3版》", 北京航空航天大学出版社, pages: 243 - 93 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103605632B (zh) | 一种axi总线与ahb总线的通信方法与装置 | |
| EP1688847A1 (en) | Die-to-die interconnect interface and protocol for stacked semiconductor dies | |
| CN108255776B (zh) | 一种兼容apb总线的i3c主设备、主从系统及通信方法 | |
| JP2018523217A (ja) | ペリフェラルコンポーネントインターコネクトエクスプレス（ｐｃｉｅ）システムにおけるトランザクション固有属性の伝達 | |
| JP4452690B2 (ja) | 電子装置、その制御方法、ホスト装置及びその制御方法 | |
| CN107908589B (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
| US7610061B2 (en) | Communication device and method having a common platform | |
| WO2018058862A1 (zh) | 一种基于spi的数据传输方法及装置 | |
| CN112256615B (zh) | Usb转换接口装置 | |
| CN105635176A (zh) | 一种基于RapidIO的网络数据传输方法 | |
| CN106339348B (zh) | 基于移动终端接口扩展的数据传输方法和装置 | |
| WO2014134947A1 (zh) | 控制信息的收发装置和方法 | |
| CN1996321A (zh) | 基于PCI Express总线技术的加密卡 | |
| CN114490467A (zh) | 一种多核网络处理器的报文处理dma系统及方法 | |
| TW202221519A (zh) | 周邊部件連接（ｐｃｉ）快速（ｐｃｉｅ）鏈路中的邊頻帶訊號傳遞 | |
| CN212647461U (zh) | 一种基于pci总线的同步或异步串行通讯控制电路 | |
| US20180329838A1 (en) | Bus communication enhancement based on identification capture during bus arbitration | |
| CN109669911A (zh) | 一种芯片系统通信方法及其芯片通信系统 | |
| CN206133553U (zh) | 基于移动终端接口扩展的数据传输装置 | |
| US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
| CN112116054A (zh) | 一种多芯片集成卡 | |
| JP2006520956A (ja) | データを転送するためのデータ処理の装置および方法 | |
| CN108829622A (zh) | 基于FPGA实现的上位机与InterBus模块的通讯结构及通讯方法 | |
| KR20050080704A (ko) | 프로세서간 데이터 전송 장치 및 방법 | |
| CN110765044B (zh) | 数据包传输装置及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190423 |