TW202221519A - 周邊部件連接(pci)快速(pcie)鏈路中的邊頻帶訊號傳遞 - Google Patents
周邊部件連接(pci)快速(pcie)鏈路中的邊頻帶訊號傳遞 Download PDFInfo
- Publication number
- TW202221519A TW202221519A TW110137709A TW110137709A TW202221519A TW 202221519 A TW202221519 A TW 202221519A TW 110137709 A TW110137709 A TW 110137709A TW 110137709 A TW110137709 A TW 110137709A TW 202221519 A TW202221519 A TW 202221519A
- Authority
- TW
- Taiwan
- Prior art keywords
- sideband
- line
- control circuit
- remote
- pcie
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
可以經由傳統周邊部件連接(PCI)快速(PCIE)鏈路中的現有邊頻帶線路來實現替代邊頻帶訊號傳遞。例如,PCIE的預設邊頻帶通訊可以更改為通用非同步接收器/發送器(UART)、線路多工UART(LM-UART)、串列周邊介面(SPI)、I2C或I3C通訊模式。可以在通訊鏈路的主機和從設備之間協商這種改變,在協商結束後發生轉換。新的通訊模式可以包括或編碼傳統的PCIE邊頻帶訊號。
Description
概括地說,本案內容的技術係關於使用周邊部件連接(PCI)快速(PCIE)鏈路中的邊頻帶訊號傳遞。
計算設備在現代社會中比比皆是。計算設備如此流行的部分原因是它們的用途非常廣泛。這種計算設備的用途和功能通常取決於至少一個積體電路(IC)經由通訊鏈路與第二IC的通訊。管理此類通訊鏈路的一種流行協定是周邊部件連接(PCI)快速(PCIE)協定。PCIE考慮了三種專用的邊頻帶訊號。新興的用例需要額外的邊頻帶通道。
實施方式中揭示的各態樣包括周邊部件連接(PCI)快速(PCIE)鏈路中的邊頻帶訊號傳遞。具體而言,可以經由傳統PCIE鏈路中的現有邊頻帶線路來實現替代邊頻帶通道。例如,PCIE的預設邊頻帶通訊可以更改為通用非同步接收器/發送器(UART)、線路多工UART(LM-UART)、串列周邊介面(SPI)、I2C或I3C通訊模式。可以在通訊鏈路的主機和從設備之間協商這種改變,在協商結束後發生轉換。新的通訊模式可以包括或編碼傳統的PCIE邊頻帶訊號。經由允許將PCIE邊頻帶線路重新用於替代模式,為超出PCIE標準最初預期的新興用例提供了更大的靈活性。無需添加管腳或額外的導線即可實現這種靈活性,從而節省寶貴的空間並防止計算設備的成本上升。
在該態樣,在一個態樣,揭示一種積體電路(IC)。該IC包括:包括至少一個邊頻帶鏈路介面的通訊鏈路介面。該通訊鏈路介面被配置為耦合到包括邊頻帶線路的通訊鏈路。該IC亦包括耦合到該通訊鏈路介面的控制電路。該控制電路被配置為將該邊頻帶線路的操作模式更改為替代模式。
在另一個態樣,揭示通訊的方法。該方法包括:初始時使用預設模式在通訊鏈路中的邊頻帶線路上進行通訊。該方法亦包括:改變該邊頻帶線路的模式。該方法亦包括:隨後利用第二邊頻帶協定,在該邊頻帶線路上進行通訊。
現在參照附圖來描述本案內容的一些示例性態樣。本文使用的「示例性」一詞意味著「用作實例、例子或說明」。本文中描述為「示例性」的任何態樣不應被解釋為比它態樣更優選或更具優勢。
實施方式中揭示的各態樣包括周邊部件連接(PCI)快速(PCIE)鏈路中的邊頻帶訊號傳遞。具體而言,可以經由傳統PCIE鏈路中的現有邊頻帶線路來實現替代邊頻帶通道。例如,PCIE的預設邊頻帶通訊可以更改為通用非同步接收器/發送器(UART)、線路多工UART(LM-UART)、串列周邊介面(SPI)、I2C或I3C通訊模式。可以在通訊鏈路的主機和從設備之間協商這種改變,在協商結束後發生轉換。新的通訊模式可以包括或編碼傳統的PCIE邊頻帶訊號。經由允許將PCIE邊頻帶線路重新用於替代模式,為超出PCIE標準最初預期的新興用例提供了更大的靈活性。無需添加管腳或額外的導線即可實現這種靈活性,從而節省寶貴的空間並防止計算設備的成本上升。
在解決可能的替代模式邊頻帶訊號傳遞的細節之前,參考圖1-4提供PCIE系統、根複合體、端點和其中具有邊頻帶線路的PCIE鏈路的概述。下文參考圖5開始論述PCIE邊頻帶線路可以轉換到替代邊頻帶模式的程序。
在該態樣,圖1圖示具有直接耦合到複數個設備104(1)-104(N)和經由交換機108耦合到第二複數個設備106(1)-106(M)的主機102的計算環境100。主機102可以包括PCIE根複合體(RC)110,其包括被配置為耦合到複數個PCIE鏈路112(1)-112(N+1)的鏈路介面(沒有直接示出)。交換機108經由PCIE鏈路114(1)-114(M)與設備106(1)-106(M)進行通訊。設備104(1)-104(N)和106(1)-106(M)可以是或者可以包括PCIE端點。在第一示例性態樣,計算環境100可以是單個計算設備,例如具有主機102是中央處理單元(CPU),而設備104(1)-104(N)和106(1)-106(M)是諸如硬碟、磁碟機等等之類的內部部件的電腦。在第二示例性態樣,計算環境100可以是計算設備,其中主機102是板上的積體電路(IC),並且設備104(1)-104(N)和106(1)-106(M)是計算設備內的其他IC。在第三示例性態樣,計算環境100可以是具有內部主機102的計算設備,其中內部主機102耦合到外部設備104(1)-104(N)和106(1)-106(M)(例如,耦合到一或多個外部儲存驅動器的伺服器)。應當注意,這些態樣不一定是相互排斥的,因為這些設備中的不同設備可能是IC,相對於單個主機102而言是內部的或外部的。
有時可以將PCIE鏈路112和114描述為匯流排,儘管考慮到這些鏈路的點對點性質,但這種描述在行業中並不常見。此外,應當理解,每個鏈路可以包括一或多個實體導體,這些導體有時在本文中稱為線路。
圖2提供了可以是設備104(1)-104(N)或設備106(1)-106(M)之一的設備200的方塊圖。具體而言,設備200充當為PCIE系統中的端點,並且可以是例如包括記憶體元件202和控制電路204的存放裝置。此外,設備200包括PCIE硬體元件206,其包括被配置為耦合到PCIE鏈路的鏈路介面。PCIE硬體元件206可以包括實體層(PHY)208,該實體層(PHY)208是經由PCIE鏈路進行通訊的通訊鏈路介面,或者與之一起工作。控制電路204經由晶片或系統匯流排210與PCIE硬體元件206進行通訊。PCIE硬體元件206亦可以包括複數個暫存器212。可以在概念上將暫存器212劃分為配置暫存器214和能力暫存器216。經由原始PCI標準來定義配置暫存器214和能力暫存器216,並且包括暫存器214和216的更新的設備與傳統設備向後相容。
類似地,圖3圖示主機300,其可以是圖1的主機102。主機300可以包括應用處理器302或者與記憶體元件304通訊的其他處理器核心,該記憶體元件304具有與其一起操作的作業系統306。晶片或系統匯流排308將應用處理器302與記憶體元件304和PCIE RC 310進行互連。應用處理器302或PCIE RC 310可以包括根據本案內容進行操作的控制電路(沒有顯式地示出)。PCIE RC 310可以包括PHY 312,後者與被配置為耦合到PCIE鏈路的通訊鏈路介面一起工作,或者是該通訊鏈路介面。PCIE RC 310亦包括複數個暫存器314。
圖4圖示PCIE鏈路400的示例性態樣(其可以等同於鏈路112、114)。PCIE鏈路400在PCIE RC 310和設備200之間、特別是在根複合體鏈路介面402和端點鏈路介面404之間延伸。如前述,PCIE RC 310可以包括控制電路316,並且設備200可以包括控制電路 204。
繼續參考圖4,可以將PCIE鏈路400劃分為高速鏈路(其可以包括高速線路406和408(例如,PCIE_RX_DP_DN和PCIE_TX_DP_DN)以及時鐘線410。應當理解的是,眾所周知,線路406、408和410可以是差分線路。除了高速鏈路之外,PCIE鏈路400可以包括邊頻帶鏈路412,其可以包括PCIE時鐘請求線414、PCIE喚醒請求線416和PCIE周邊重定線418。應當理解的是,相應的介面402、404可以包括與高速線路406、408一起工作的高速鏈路介面、以及與邊頻帶線路414、416和418一起工作的邊頻帶鏈路介面。
PCIE規範中描述了基本邊頻帶鏈路412和三個線路414、416和418。本案內容的示例性態樣允許將邊頻帶鏈路412重新用於處理其他邊頻帶訊號傳遞,並以PCIE規範未預期的方式使用。在提出PCIE規範時,對邊頻帶訊號傳遞的需求相對有限。因此,邊頻帶鏈路412僅包括三條線路以滿足邊頻帶訊號傳遞需求。最近,新興用例需要額外的邊頻帶訊號。例如,多模式重定訊號可以用於實現多級重定功能,但不可用。同樣,可能存在適合於作為邊頻帶訊號發送的特定時鐘齒輪(例如,頻率)要求。將來可能亦需要其他邊頻帶訊號。邊頻帶鏈路412的三條線路414、416和418不被設計為支援此類邊頻帶訊號。一種解決方案是將管腳添加到介面402、404,並向邊頻帶鏈路412添加線路。然而,該解決方案增加了費用,因為它增加了管腳並且增加了IC的尺寸以容納額外的管腳。此外,額外的生產線可能產生相關的材料和空間使用費用。一般來說,行業趨勢反對增加費用或空間使用,這使得該解決方案在商業上沒有吸引力。
本案內容的示例性態樣允許對邊頻帶鏈路412重新利用,並且允許相同的三條線路414、416和418以諸如UART、LM-UART、SPI、I2C或I3C之類的替代訊號傳遞模式攜帶另外的邊頻帶訊號。若需要的話,亦可以使用其他模式,但這些替代模式很容易滿足當前的要求。經由重新配置邊頻帶鏈路412在這種替代模式下工作,避免了對額外管腳和額外線路的需要,提供成本和空間節省,同時仍提供所需的新功能。在示例性態樣,主機經由高速鏈路與端點協商以切換邊頻帶鏈路412上的模式。邊頻帶鏈路412上的後續通訊以新模式發生。
圖5圖示用於在邊頻帶鏈路412上切換模式的程序500。具體地說,程序500開始於:決定開始邊頻帶訊號傳遞模式改變(方塊502)。主機300或設備200經由主PCIE訊息傳遞通道(例如,高速鏈路)開始模式改變請求通信期(方塊504)。應當注意,改變請求的形式可能會有所不同。在第一實例中,改變請求可以是從一個實體到另一個實體的命令,其中該命令嵌入在訊號的主體中。在另一個實例中,該命令可以嵌入在事務層封包(TLP)中。在另一個實例中,該命令可以嵌入在TLP首碼中。這些命令(無論格式如何)皆可以寫入設備200中的控制暫存器,以便使設備200以替代模式進行操作(例如,設置暫存器中的位元)。非請求實體(亦即,對方)同意邊頻帶訊號傳遞的新模式(方塊506),並且設備200、300等待隨時間的模式改變(方塊508)。隨後,新模式開始(方塊510)。應當理解,在程序500開始之前,主機300可以最初檢查以查看設備200是否能夠以替代模式進行操作。可以根據需要或期望,經由讀取設備200中的配置或能力暫存器、經由能力的直接詢問、或者其他技術來完成這種檢查。
在圖6中圖示與程序500相對應的狀態機600的變化,其中在上電重定602之後,狀態機600最初處於預設模式604。正常操作導致沒有模式變化(線606),但是若已經請求新模式或第二邊頻帶協定並在主機和從設備之間達成一致(線608),則狀態機600以替代模式610進行操作(例如,以第二邊頻帶協定進行操作)。只要沒有進一步的模式改變,狀態機600就保持在替代模式610中(線612),但是當主機和從設備之間達成一致時返回到預設模式604(線614)。
替代模式下的操作導致線路414、416和418的操作不同於它們在預設模式下的操作。例如,在UART或LM-UART替代模式中,如圖7中所示,線路414為設備200提供向主機300發送資料和命令的通道。同樣,線路416為主機300提供向設備200發送資料和命令的通道。亦即,邊頻帶鏈路412的第一線路操作為傳出資料線,並且邊頻帶鏈路412的第二線路操作為傳入資料線。PCIE周邊重定線418保持不變。在示例性態樣,新通道可以以四兆赫茲(4MHz)執行,並且設備200可以對輸入訊號進行過取樣。
所有三條線路414、416、418在SPI模式下皆具有新功能,如圖8中所示。線路414成為主輸入從輸出(MISO)通道,而線路416成為主輸出從輸入(MOSI)通道。亦即,邊頻帶鏈路412的第一線路操作為傳出資料線,而邊頻帶鏈路412的第二線路操作為傳入資料線。線路418操作為時鐘線,其中主機300為MISO/MOSI通道提供時鐘訊號。當時鐘閒置時,主機300可以將線路418微弱地保持在邏輯高800,並且設備200可以經由將線路418拉到邏輯低802來請求時鐘訊號,之後主機300可以在固定延遲之後開始驅動時鐘。在示例性態樣,該時鐘訊號可以在52 MHz下操作。
圖9圖示在I2C或I3C模式下的邊頻帶線路使用。具體而言,線路414是雙向資料線,而線路416為線路414提供時鐘訊號,並且線路418保持周邊重定通道。
應當理解,一旦邊頻帶通道已經改變為替代模式,則經由邊頻帶資料通道(例如,MISO、MOSI、SDATA)發送的命令和訊息可以採用任意數量的形式。同樣,命令的數量和類型可以根據需要或期望而變化。為了更穩健的論述,並且經由實例的方式,參考圖10提供了一些示例性命令及其格式。具體地說,圖示由示例性編碼命令集填充的表1000。
在邊頻帶通道(例如,I2C、I3C、SPI、UART、LM-UART)使用的任何替代模式中,包含命令的封包可以由例如八位元(D0-D7)形成,經由進一步實例的方式,可以對該封包進行程式設計以對特定的時鐘齒輪請求、喚醒請求、特定的重定功能等等進行編碼。示例性時鐘齒輪請求1002(1)-1002(3)在位元D0-D7中具有不同的值,並且可以對應於對高速鏈路使用不同頻率的請求。可以作為設置等等的一部分在邊頻帶通道上發送這種時鐘齒輪請求,以便高頻訊號從期望的齒輪開始,而不是必須經由一系列「安全」或「慢」速度進行協商。表1000亦顯示了許多可能的命令在最初可以保留,並在以後進行定義。在不脫離本案內容的情況下,可以使用其他位元排列來提供相同的命令。
有時可能需要或期望使用邊頻帶通道來重置設備。對於UART、LM-UART、I2C和I3C,該功能很容易使用,這是因為通常在PCIE_PERST線路上發送復位命令,其在這些替代模式中的每一種中皆保留。但是,對於SPI,使用了一種新的重定訊號方式。圖11提供了SPI模式的示例性重定訊號1100。具體地說,重定訊號1100是擴展的邏輯低1102,其中在該上下文中,擴展意味著邏輯低1102的長度比慢時鐘訊號1104的多個週期更長,並且比快時鐘訊號1106的多個週期更長。慢時鐘訊號1104是SPI模式支援的最慢時鐘訊號,並且快時鐘訊號1106是SPI模式支援的最快時鐘訊號。
可以在任何基於處理器的設備中,提供或整合根據本文揭示的態樣的PCIE鏈路中的邊頻帶訊號傳遞。實例包括但不限於機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、行動位置資料單元、全球定位系統(GPS)設備、行動電話、蜂巢式電話、智慧手機、對話啟動協定(SIP)電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算裝置、可穿戴計算設備(例如,智慧手錶、健康或健身追蹤器、眼鏡等等)、桌面型電腦、個人數位助理(PDA)、監視器、電腦顯示器、電視、調諧器、收音機、衛星無線電裝置、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊光碟(DVD)播放機、可攜式數位視訊播放機、汽車、車輛部件、航空電子系統、無人機和多軸飛行器。
在該態樣,圖12是諸如智慧型電話、行動計算裝置平板設備等等之類的示例性行動終端1200的系統級方塊圖。儘管將具有SOUNDWIRE匯流排的行動終端特別設想為能夠受益於本案內容的示例性態樣,但應當理解,本案內容並不限於此,並且可以在具有分時多工(TDM)匯流排的任何系統中有用。
繼續參考圖12,行動終端1200包括經由通用快閃記憶體(UFS)匯流排1208與大型存放區部件1206通訊的應用處理器1204(有時稱為主機)。應用處理器1204亦可以經由顯示器序列介面(DSI)匯流排1212連接到顯示器1210,並且經由相機序列介面(CSI)匯流排1216連接到照相機1214。諸如麥克風1218、揚聲器1220和音訊轉碼器1222之類的各種音訊元件可以經由串列低功率晶片間多媒體匯流排(SLIMbus)1224耦合到應用處理器1204。另外,音訊元件可以經由SOUNDWIRE匯流排1226相互通訊。數據機1228亦可以耦合到SLIMbus 1224及/或SOUNDWIRE匯流排1226。數據機1228亦可以經由周邊部件連接(PCI)或PCI快速(PCIe)匯流排1230及/或系統電源管理介面(SPMI)匯流排1232連接到應用處理器1204。
繼續參考圖12,SPMI匯流排1232亦可以耦合到區域網路(LAN或WLAN)IC(LAN IC或WLAN IC)1234、電源管理積體電路(PMIC)1236、伴隨IC(有時稱為橋接晶片)1238和射頻IC(RFIC)1240。應該理解的是,單獨的PCI匯流排1242和1244亦可以將應用處理器1204耦合到伴隨IC 1238和WLAN IC 1234。應用處理器1204亦可以經由感測器匯流排1248連接到感測器1246。數據機1228和RFIC 1240可以使用匯流排1250進行通訊。
繼續參考圖12,RFIC 1240可以經由射頻前端(RFFE)匯流排1258耦合到一或多個RFFE元件,例如天線調諧器1252、開關1254和功率放大器1256。此外,RFIC 1240可以經由匯流排1262耦合到包絡追蹤電源(ETPS)1260,而ETPS 1260可以與功率放大器1256進行通訊。總的來說,可以認為包括RFIC 1240的RFFE元件是RFFE系統1264。應當理解,RFFE匯流排1258可以由時鐘線和資料線(未圖示)形成。
本發明所屬領域中具有通常知識者亦應當理解,結合本文所揭示態樣描述的各種示例性的邏輯區塊、模組、電路和演算法均可以實現成電子硬體、儲存在記憶體或另一種電腦可讀取媒體中並可由處理器或其他處理設備執行的指令、或二者的組合。作為實例,本文描述的設備可以用於任何電路、硬體部件、IC或IC晶片中。本文揭示的記憶體可以是任何類型和大小的記憶體,並且可以被配置為儲存任何類型的期望資訊。為了清楚地表示這種可交換性,上面對各種示例性的部件、方塊、模組、電路和步驟均圍繞其功能進行了整體描述。至於怎樣實現這種功能,取決於特定的應用、設計方案選擇、及/或對整個系統所施加的設計約束條件。本發明所屬領域中具有通常知識者可以針對每個特定應用,以變通的方式實現所描述的功能,但是,這種實現決策不應解釋為背離本發明的保護範疇。
用於執行本文所述功能的處理器、數位訊號處理器(DSP)、特殊應用積體電路(ASIC)、現場可程式設計閘陣列(FPGA)或其他可程式設計邏輯裝置、個別閘或者電晶體邏輯裝置、個別硬體部件或者其任意組合,可以實現或者執行結合本文所揭示的態樣描述的各種示例性的邏輯區塊、模組和電路。處理器可以是微處理器,或者替代地,該處理器亦可以是任何一般的處理器、控制器、微控制器或者狀態機。處理器亦可以實現為計算設備的組合(例如,DSP和微處理器的組合、複數個微處理器、一或多個微處理器與DSP核心的結合,或者任何其他此種結構)。
本文所揭示的各態樣可以體現在硬體和儲存在硬體中的指令中,並且可以位於例如隨機存取記憶體(RAM)、快閃記憶體、唯讀記憶體(ROM)、電子可程式設計ROM(EPROM)、電子可抹除可程式設計ROM(EEPROM)、暫存器、硬碟、可移除磁碟、CD-ROM或者本發明所屬領域已知的任何其他形式的電腦可讀取媒體中。可以將一種示例性的儲存媒體連接至處理器,從而使該處理器能夠從該儲存媒體讀取資訊,並且可向該儲存媒體寫入資訊。或者,該儲存媒體亦可以是處理器的組成部分。處理器和儲存媒體可以常駐在ASIC中。ASIC可以常駐在遠端站中。替代地,處理器和儲存媒體可以作為個別部件常駐在遠端站、基地台或伺服器中。
此外,亦應當注意,本文描述的任何示例性態樣中描述的操作步驟意欲提供實例和論述。可以以除了所示序列之外的許多不同序列來執行所描述的操作。此外,在單個操作步驟中描述的操作實際上可以在多個不同的步驟中執行。此外,可以對在示例性態樣中論述的一或多個操作步驟進行組合。應當理解,流程圖中所示的操作步驟可以進行許多不同的修改,這對於本發明所屬領域中具有通常知識者來說是顯而易見的。本發明所屬領域中具有通常知識者亦應當理解,資訊和訊號可以使用多種不同的技術和方法中的任意一種來表示。例如,在貫穿上面的描述中提及的資料、指令、命令、資訊、訊號、位元、符號和碼片可以用電壓、電流、電磁波、磁場或粒子、光場或粒子或者其任意組合來表示。
為使本發明所屬領域中任何具有通常知識者能夠實現或者使用本案內容,上面圍繞本案內容進行了描述。對於本發明所屬領域中具有通常知識者來說,對所揭示內容的各種修改是顯而易見的,並且,本文定義的整體原理亦可以適用於其他變型。因此,本案內容並不限於本案所描述的實例和設計方案,而是與本文揭示的原理和新穎性特徵的最廣範疇相一致。
在以下編號的態樣描述了實施實例:
1、一種積體電路(IC),包括:
包括至少一個邊頻帶鏈路介面的通訊鏈路介面,該通訊鏈路介面被配置為耦合到包括邊頻帶線路的通訊鏈路;及
耦合到該通訊鏈路介面的控制電路,該控制電路被配置為:
將該邊頻帶線路的操作模式更改為替代模式。
2、根據態樣1之IC,其中該IC包括周邊部件連接(PCI)快速(PCIE)根複合體。
3、根據態樣1或2之IC,其中該通訊鏈路介面亦包括至少一個高速鏈路介面。
4、根據態樣1至3中的任何一項所述的IC,其中該控制電路亦被配置為經由該至少一個邊頻帶鏈路介面在該邊頻帶線路上發送命令,其中該命令符合該替代模式。
5、根據態樣1至4中的任何一項所述的IC,其中該控制電路亦被配置為經由該通訊鏈路讀取遠端IC的暫存器,以決定該遠端IC能夠根據該替代模式進行操作。
6、根據態樣1至5中的任何一項所述的IC,其中該控制電路亦被配置為詢問遠端IC以決定該遠端IC能夠根據該替代模式進行操作。
7、根據態樣1至6中的任何一項所述的IC,其中該控制電路亦被配置為指示遠端IC在該替代模式下操作。
8、根據態樣7之IC,其中該控制電路被配置為經由設置控制暫存器中的位元來指示該遠端IC。
9、根據態樣7之IC,其中該控制電路被配置為經由發佈事務層封包(TLP)命令來指示該遠端IC。
10、根據態樣7之IC,其中該控制電路被配置為經由在事務層封包(TLP)首碼中發佈命令來指示該遠端IC。
11、根據態樣1至10中的任何一項所述的IC,其中該控制電路被配置為將該操作模式改變為通用非同步接收器/發送器(UART)、串列周邊介面(SPI)、I2C和I3C之一。
12、根據態樣1至11中的任何一項所述的IC,其中該邊頻帶線路的第一條線用作傳出資料線,而該邊頻帶線路的第二條線用作傳入資料線。
13、根據態樣1之IC,其中該IC包括周邊部件連接(PCI)快速(PCIE)端點。
14、根據態樣13之IC,其中該控制電路亦被配置為經由該至少一個邊頻帶鏈路介面在該邊頻帶線路上接收命令,其中該命令符合該替代模式。
15、根據態樣13或14中的任何一項所述的IC,亦包括:指示替代模式能力的暫存器,該暫存器被配置為由遠端IC經由該通訊鏈路進行讀取。
16、根據態樣13至15中的任何一項所述的IC,其中該控制電路亦被配置為:回應遠端IC的詢問,以指示該IC能夠根據該替代模式進行操作。
17、根據態樣13至16中的任何一項所述的IC,其中該控制電路亦被配置為:從遠端IC接收用於在該替代模式下操作的命令。
18、根據態樣17之IC,其中該控制電路被配置為經由該遠端IC設置暫存器中的位元,來接收來自該遠端IC的命令。
19、根據態樣17之IC,其中該控制電路被配置為在事務層封包(TLP)命令中接收該命令。
20、根據態樣17之IC,其中該控制電路被配置為在事務層封包(TLP)首碼中接收該命令。
21、根據態樣1至20中的任何一項所述的IC整合到從以下各項構成的組中選擇的設備中:機上盒;娛樂單元;導航設備;通訊設備;固定位置資料單元;移動位置資料單元;全球定位系統(GPS)設備;行動電話;蜂巢式電話;智能手機;對話啟動協定(SIP)電話;平板設備;平板手機;伺服器;電腦;可攜式電腦;行動計算裝置;可穿戴計算設備;桌面型電腦;個人數位助理(PDA);監視器;電腦顯示器;電視;調諧器;收音機;衛星無線電裝置;音樂播放機;數位音樂播放機;可攜式音樂播放機;數位視訊播放機;視訊播放機;數位視訊光碟(DVD)播放機;可攜式數位視訊播放機;汽車;車輛部件;航空電子系統;無人機;和多軸飛行器。
22、一種通訊的方法,包括:
初始時使用預設模式在通訊鏈路中的邊頻帶線路上進行通訊;
改變該邊頻帶線路的模式;及
隨後利用第二邊頻帶協定,在該邊頻帶線路上進行通訊。
23、根據態樣22之方法,其中在該邊頻帶線路上進行通訊包括:在周邊部件連接(PCI)快速(PCIE)通訊鏈路上進行通訊。
24、根據態樣22或23之方法,其中隨後在該邊頻帶線路上進行通訊包括:使用通用非同步接收器/發送器(UART)、串列周邊介面(SPI)、I2C和I3C之一進行通訊。
25、根據態樣22至24中的任何一項所述的方法,其中在該邊頻帶線路上進行通訊包括:經由時鐘請求線、喚醒請求線或周邊重定線進行通訊。
26、根據態樣22至25中的任何一項所述的方法,亦包括:判斷遠端積體電路(IC)是否能夠使用替代模式進行通訊。
27、根據態樣22至26中的任何一項所述的方法,亦包括:向遠端IC指示第一IC能夠使用替代模式進行通訊。
100:計算環境
102:主機
104(1):設備
104(N):設備
106(1):設備
106(M):設備
106(M-1):設備
108:交換機
110:PCIE根複合體(RC)
112(1):PCIE鏈路
112(N+1):PCIE鏈路
114(1):PCIE鏈路
114(M):PCIE鏈路
114(M-1):PCIE鏈路
200:設備
202:記憶體元件
204:控制電路
206:PCIE硬體元件
208:實體層(PHY)
210:系統匯流排
212:暫存器
214:暫存器
216:暫存器
300:主機
302:應用處理器
304:記憶體元件
306:作業系統
308:系統匯流排
310:PCIE RC
312:PHY
314:暫存器
316:控制電路
400:PCIE鏈路
402:根複合體鏈路介面
404:端點鏈路介面
406:高速線路
408:高速線路
410:時鐘線
412:邊頻帶鏈路
414:PCIE時鐘請求線
416:PCIE喚醒請求線
418:PCIE周邊重定線
500:程序
502:方塊
504:方塊
506:方塊
508:方塊
510:方塊
600:狀態機
602:重定
604:預設模式
606:線
608:線
610:替代模式
612:線
614:線
800:邏輯高
802:邏輯低
1002(1):時鐘齒輪請求
1002(2):時鐘齒輪請求
1002(3):時鐘齒輪請求
1100:重定訊號
1102:邏輯低
1104:慢時鐘訊號
1106:快時鐘訊號
1200:行動終端
1204:應用處理器
1206:大型存放區部件
1208:通用快閃記憶體(UFS)匯流排
1210:顯示器
1212:顯示器序列介面(DSI)匯流排
1214:照相機
1216:相機序列介面(CSI)匯流排
1218:麥克風
1220:揚聲器
1222:音訊轉碼器
1224:SLIMbus
1226:SOUNDWIRE匯流排
1228:數據機
1230:PCI快速(PCIe)匯流排
1232:系統電源管理介面(SPMI)匯流排
1234:WLAN IC
1236:電源管理積體電路(PMIC)
1238:伴隨IC
1240:射頻IC(RFIC)
1242:PCI匯流排
1244:PCI匯流排
1246:感測器
1248:感測器匯流排
1250:匯流排
1252:天線調諧器
1254:開關
1256:功率放大器
1258:射頻前端(RFFE)匯流排
1260:包絡追蹤電源(ETPS)
1262:匯流排
1264:RFFE系統
D0:位元
D1:位元
D2:位元
D3:位元
D4:位元
D5:位元
D6:位元
D7:位元
圖1是具有經由周邊部件連接(PCI)快速(PCIE)匯流排耦合的設備的示例性計算系統的方塊圖;
圖2圖示示例性PCIE端點設備(特別是端點內的配置暫存器)的方塊圖;
圖3根據本案內容的示例性態樣,圖示包含處理器和具有暫存器的PCIE硬體的主機的方塊圖;
圖4提供了PCIE鏈路的更詳細說明,其中特別顯示了邊頻帶線路;
圖5是示出用於轉換到替代模式的示例性程序的流程圖,其中在替代模式下,邊頻帶線路根據不同的協定進行操作;
圖6圖示根據圖5的程序進行操作的狀態機的可能狀態;
圖7圖示如何在UART或LM-UART模式中使用邊頻帶線路;
圖8圖示如何在串列周邊介面(SPI)模式中使用邊頻帶線路;
圖9圖示如何在I2C或I3C模式中使用邊頻帶線路;
圖10根據本案內容,提供了由替代邊頻帶模式啟用的可能訊息傳遞的表;
圖11提供了在I2C或I3C模式下操作時,實現重定的示例性訊號;及
圖12是可以包括根據本案內容進行操作的一或多個PCIE鏈路的示例性行動計算裝置的方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
500:程序
502:方塊
504:方塊
506:方塊
508:方塊
510:方塊
Claims (27)
- 一種積體電路(IC),包括: 包括至少一個邊頻帶鏈路介面的一通訊鏈路介面,該通訊鏈路介面被配置為耦合到包括一邊頻帶線路的一通訊鏈路;及 耦合到該通訊鏈路介面的一控制電路,該控制電路被配置為: 將該邊頻帶線路的一操作模式更改為一替代模式。
- 根據請求項1之IC,其中該IC包括一周邊部件連接(PCI)快速(PCIE)根複合體。
- 根據請求項1之IC,其中該通訊鏈路介面亦包括至少一個高速鏈路介面。
- 根據請求項1之IC,其中該控制電路亦被配置為經由該至少一個邊頻帶鏈路介面在該邊頻帶線路上發送一命令,其中該命令符合該替代模式。
- 根據請求項1之IC,其中該控制電路亦被配置為跨越該通訊鏈路讀取一遠端IC的一暫存器,以決定該遠端IC能夠根據該替代模式進行操作。
- 根據請求項1之IC,其中該控制電路亦被配置為詢問一遠端IC以決定該遠端IC能夠根據該替代模式進行操作。
- 根據請求項1之IC,其中該控制電路亦被配置為指示一遠端IC在該替代模式下操作。
- 根據請求項7之IC,其中該控制電路被配置為經由設置一控制暫存器中的一位元來指示該遠端IC。
- 根據請求項7之IC,其中該控制電路被配置為經由發佈一事務層封包(TLP)命令來指示該遠端IC。
- 根據請求項7之IC,其中該控制電路被配置為經由在一事務層封包(TLP)首碼中發佈一命令來指示該遠端IC。
- 根據請求項1之IC,其中該控制電路被配置為將該操作模式改變為通用非同步接收器/發送器(UART)、串列周邊介面(SPI)、I2C和I3C中的一者。
- 根據請求項1之IC,其中該邊頻帶線路的一第一線路用作一傳出資料線,而該邊頻帶線路的一第二線路用作一傳入資料線。
- 根據請求項1之IC,其中該IC包括一周邊部件連接(PCI)快速(PCIE)端點。
- 根據請求項13之IC,其中該控制電路亦被配置為經由該至少一個邊頻帶鏈路介面在該邊頻帶線路上接收一命令,其中該命令符合該替代模式。
- 根據請求項13之IC,亦包括:指示一替代模式能力的一暫存器,該暫存器被配置為由一遠端IC跨越該通訊鏈路進行讀取。
- 根據請求項13之IC,其中該控制電路亦被配置為:回應於一遠端IC的一詢問,來指示該IC能夠根據該替代模式進行操作。
- 根據請求項13之IC,其中該控制電路亦被配置為:從一遠端IC接收關於在該替代模式下操作的一命令。
- 根據請求項17之IC,其中該控制電路被配置為經由該遠端IC設置一暫存器中的一位元,來接收來自該遠端IC的該命令。
- 根據請求項17之IC,其中該控制電路被配置為在一事務層封包(TLP)命令中接收該命令。
- 根據請求項17之IC,其中該控制電路被配置為在一事務層封包(TLP)首碼中接收該命令。
- 根據請求項1之IC被整合到從包括以下各項的組中選擇的一設備中:一機上盒;一娛樂單元;一導航設備;一通訊設備;一固定位置資料單元;一行動位置資料單元;一全球定位系統(GPS)設備;一行動電話;一蜂巢式電話;一智能手機;一對話啟動協定(SIP)電話;一平板設備;一平板手機;一伺服器;一電腦;一可攜式電腦;一行動計算裝置;一可穿戴計算設備;一桌面型電腦;一個人數位助理(PDA);一監視器;一電腦顯示器;一電視;一調諧器;一收音機;一衛星無線電裝置;一音樂播放機;一數位音樂播放機;一可攜式音樂播放機;一數位視訊播放機;一視訊播放機;一數位視訊光碟(DVD)播放機;一可攜式數位視訊播放機;一汽車;一車輛部件;一航空電子系統;一無人機;和一多軸飛行器。
- 一種通訊方法,包括以下步驟: 初始時使用一預設模式在一通訊鏈路中的一邊頻帶線路上進行通訊; 改變該邊頻帶線路的模式;及 隨後利用一第二邊頻帶協定,在該邊頻帶線路上進行通訊。
- 根據請求項22之方法,其中在該邊頻帶線路上進行通訊包括以下步驟:在一周邊部件連接(PCI)快速(PCIE)通訊鏈路上進行通訊。
- 根據請求項22之方法,其中隨後在該邊頻帶線路上進行通訊包括以下步驟:使用通用非同步接收器/發送器(UART)、串列周邊介面(SPI)、I2C和I3C中的一者進行通訊。
- 根據請求項22之方法,其中在該邊頻帶線路上進行通訊包括以下步驟:經由一時鐘請求線、一喚醒請求線或一周邊重定線進行通訊。
- 根據請求項22之方法,亦包括以下步驟:決定一遠端積體電路(IC)是否能夠使用一替代模式進行通訊。
- 根據請求項22之方法,亦包括以下步驟:向一遠端IC指示一第一IC能夠使用一替代模式進行通訊。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/952,229 US11520727B2 (en) | 2020-11-19 | 2020-11-19 | Sideband signaling in a peripheral component interconnect (PCI) express (PCIE) link |
US16/952,229 | 2020-11-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202221519A true TW202221519A (zh) | 2022-06-01 |
Family
ID=78536685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110137709A TW202221519A (zh) | 2020-11-19 | 2021-10-12 | 周邊部件連接(pci)快速(pcie)鏈路中的邊頻帶訊號傳遞 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11520727B2 (zh) |
EP (1) | EP4248329A1 (zh) |
KR (1) | KR102613449B1 (zh) |
CN (1) | CN116368479A (zh) |
TW (1) | TW202221519A (zh) |
WO (1) | WO2022109511A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11907149B2 (en) | 2020-12-09 | 2024-02-20 | Qualcomm Incorporated | Sideband signaling in universal serial bus (USB) type-C communication links |
US11601800B2 (en) * | 2021-06-21 | 2023-03-07 | Dell Products L.P. | Converged smart wireless subsystem |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053251B2 (en) * | 2011-11-29 | 2015-06-09 | Intel Corporation | Providing a sideband message interface for system on a chip (SoC) |
US9678910B2 (en) * | 2014-04-25 | 2017-06-13 | Liqid Inc. | Power handling in a scalable storage system |
US9710406B2 (en) | 2014-12-15 | 2017-07-18 | Intel Corporation | Data transmission using PCIe protocol via USB port |
WO2018200761A1 (en) * | 2017-04-27 | 2018-11-01 | Liqid Inc. | Pcie fabric connectivity expansion card |
US20190250930A1 (en) * | 2018-02-12 | 2019-08-15 | Western Digital Technologies, Inc. | Method and apparatus for configuring a serial data link |
US10353853B1 (en) | 2018-04-11 | 2019-07-16 | Cypress Semiconductor Corporation | USB type-C sideband signal interface circuit |
US11907035B2 (en) * | 2020-05-15 | 2024-02-20 | Intel Corporation | Sideband signaling over existing auxiliary pins of an interface |
-
2020
- 2020-11-19 US US16/952,229 patent/US11520727B2/en active Active
-
2021
- 2021-10-12 TW TW110137709A patent/TW202221519A/zh unknown
- 2021-10-13 WO PCT/US2021/071834 patent/WO2022109511A1/en unknown
- 2021-10-13 CN CN202180071606.2A patent/CN116368479A/zh active Pending
- 2021-10-13 EP EP21805815.4A patent/EP4248329A1/en active Pending
- 2021-10-13 KR KR1020237016010A patent/KR102613449B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US20220156220A1 (en) | 2022-05-19 |
EP4248329A1 (en) | 2023-09-27 |
CN116368479A (zh) | 2023-06-30 |
US11520727B2 (en) | 2022-12-06 |
KR20230073347A (ko) | 2023-05-25 |
WO2022109511A1 (en) | 2022-05-27 |
KR102613449B1 (ko) | 2023-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI590056B (zh) | 用於將一互連協定之列舉及/或組態機制用於不同的互連協定之方法、裝置、設備及系統 | |
US10521392B2 (en) | Slave master-write/read datagram payload extension | |
EP3368992B1 (en) | Enhanced communications over a universal serial bus (usb) type-c cable | |
US9929972B2 (en) | System and method of sending data via a plurality of data lines on a bus | |
TW202221519A (zh) | 周邊部件連接(pci)快速(pcie)鏈路中的邊頻帶訊號傳遞 | |
EP3158698A1 (en) | Systems and methods for providing power savings and interference mitigation on physical transmission media | |
JP2015508194A (ja) | ユニバーサルシリアルバス(usb)インタフェースを介してm−phy通信プロトコルを動作すること及び関連する装置、システム並びに方法 | |
US20200192838A1 (en) | Extended message signaled interrupts (msi) message data | |
TW201810016A (zh) | 用於使用分散式通用串列匯流排主機驅動器之系統及方法 | |
US11334134B2 (en) | Integrated circuit | |
US8171186B1 (en) | On-chip interconnect fabric | |
CN107408092B (zh) | 用于多端口物理层(phy)的锁相环(pll)的共享控制 | |
WO2022086642A1 (en) | Pulse amplitude modulation (pam) encoding for a communication bus |