CN109669894A - 一种可减少芯片封装管脚的通用异步收发装置 - Google Patents

一种可减少芯片封装管脚的通用异步收发装置 Download PDF

Info

Publication number
CN109669894A
CN109669894A CN201811575249.XA CN201811575249A CN109669894A CN 109669894 A CN109669894 A CN 109669894A CN 201811575249 A CN201811575249 A CN 201811575249A CN 109669894 A CN109669894 A CN 109669894A
Authority
CN
China
Prior art keywords
data
module
configuration
chip
logic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811575249.XA
Other languages
English (en)
Inventor
兰光洋
肖佐楠
郑茳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN TIANXIN TECHNOLOGY CO LTD
Original Assignee
TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN TIANXIN TECHNOLOGY CO LTD filed Critical TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority to CN201811575249.XA priority Critical patent/CN109669894A/zh
Publication of CN109669894A publication Critical patent/CN109669894A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明提供了一种可减少封装管脚的通用异步收发装置，主要由以下部分组成：与配置总线相连的普通数据模块和配置模块，其中普通数据模块用来接收从配置总线配置得到的普通发送数据，配置模块用来配置传输的属性以及数据的选择；并行输入数据模块，其主要用来接收来自本装置以外的，需要通过芯片管脚输出到芯片外部的数据；控制逻辑模块，主要用来控制外部数据的形成，以及发送时钟的产生；发送逻辑，主要用来将最终选择的数据发送出去。本装置可以将原本需要从芯片管脚输出的数据，发送到本装置，本装置通过对数据的处理和选择，将其发送到芯片外部，从而达到了减少芯片封装管脚的目的，进而可以降低芯片封装及生产的成本。

Description

一种可减少芯片封装管脚的通用异步收发装置
技术领域
本发明属于计算机体系结构技术领域，尤其是涉及一种可减少芯片封装管脚的通用异步收发装置。
背景技术
随着科学技术的进步，片上系统应用的快速发展，在一颗芯片上集成的功能越来越多，越来越复杂，芯片需要和外部进行的交互也越来越多，特别是在汽车电子和工业控制领域，需要经常从芯片外部采集数据，经过芯片处理之后，再把处理后的结果数据传递给芯片外部的机械装置，从而控制机械的运行状态。这样就会导致芯片需要封装的管脚数量越来越多，芯片的面积也会随之增大，从而导致芯片的成本就会越来越高。
发明内容
有鉴于此，本发明旨在提出一种可减少芯片封装管脚的通用异步收发装置，以将芯片内部需要经常和芯片外部进行数据交互，但是数据量不是特别大的数据，通过本装置处理后进行传递，达到减少封装管脚的目的。
为达到上述目的，本发明的技术方案是这样实现的：
一种可减少芯片封装管脚的通用异步收发装置，包括普通数据模块、配置模块、并行输入数据模块、多路选择器、控制逻辑模块和发送逻辑模块，
普通数据模块，与配置总线相连，接收从配置总线得到的普通发送数据；
配置模块，与配置总线相连，接收来自配置总线上的配置信息；
并行输入数据模块，连接需要从芯片管脚传输的数据来源，在控制逻辑模块的控制下形成外部发送数据，所述控制逻辑模块根据配置模块的配置信息进行控制；
控制逻辑模块，还根据配置模块的配置信息产生发送逻辑模块发送数据时所需要的发送时钟信息；
发送逻辑模块，从配置模块配置的多路选择器中得到数据，所述多路选择器的输入端同时连接普通数据模块和并行输入数据模块，并根据发送时钟信号将数据通过输出管脚发送出去。
进一步的，所述控制逻辑模块还对并行输入数据模块接收的数据进行比较处理，若和之前发送的数据相同，则阻止下次数据的传输；否则才会发起下次数据的传输。
相对于现有技术，本发明具有以下优势：
本发明可以将原本需要从芯片管脚输出的数据，发送到芯片内的本申请装置，然后本装置通过对数据的处理和选择，将其发送到芯片外部，从而达到了减少芯片封装管脚的目的，进而可以降低芯片封装及生产的成本。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述通用异步收发装置的结构原理图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明。
一种可减少芯片封装管脚的通用异步收发装置，如图1所示，包括普通数据模块、配置模块、并行输入数据模块、多路选择器、控制逻辑模块和发送逻辑模块，
普通数据模块，与配置总线相连，接收从配置总线直接接收普通数据交换时所需要的数据，即接收从配置总线得到的普通发送数据；该数据主要用来和外部的异步收发装置(UART)进行数据交换，即普通的数据传输，其主要作为通用异步收发装置传输时的数据来源；
配置模块，为配置寄存器，与配置总线相连，直接接收来自配置总线上的配置信息，从而用这些配置信息来配置整个装置所需要的传输的属性以及发送数据来源的选择，并将选择的数据传递给发送逻辑模块；
并行输入数据模块，该模块同样为本装置的数据来源，不同于普通数据模块的是，其主要用来接收来自本装置以外的，需要通过芯片管脚输出到芯片外部的数据；该模块也是本装置的核心模块，该模块从外部总线获得芯片内其他模块需要从芯片管脚传输的数据，然后在控制逻辑模块的控制下得到可以从本装置发送出去的数据，并和普通数据模块中的数据同时发送到多路选择器中，供配置模块进行选择，并最终传递给发送逻辑模块；本装置有两种数据来源，一种为普通数据模块接收的普通数据，第二种为并行输入数据模块接收的外部并行输入数据；本模块根据配置信息选择两种数据来源中的一个；
控制逻辑模块，主要用来控制整个装置的传输属性，以及外部数据的形成和比较，以及控制时钟逻辑模块产生发送时使用的时钟；具体的，本模块可以从配置模块获取配置信息，使用配置模块的配置信息控制整个装置的行为，例如传输时所使用的波特率，传输时数据的长度，传输时是否有奇偶校验，以及停止位等传输特性；另外，本模块与并行输入数据模块连接，可以控制外部数据的形成，决定从外部接收到数据的比特顺序，及比较和之前发送的数据是否相同，如果相同，那么控制逻辑模块将会阻止下次数据的传输，如果不同，控制逻辑模块才会发起下次数据的传输；此外，本模块还会根据波特率的要求，产生发送数据时所需要的发送时钟，并将时钟信息传递给发送逻辑模块；
发送逻辑模块，从配置模块配置的多选器中得到数据，并使用时钟逻辑模块中传递过来的时钟将数据通过输出管脚发送出去。
经过各个模块的相互配合，就可以完成芯片内，本装置之外的模块需要通过管脚发送的数据的发送工作，同时减少了芯片的封装管脚。
本实施例装置对外采用了通用异步收发器(UART)的接口，对外部只有两个管脚：一个输出管脚，一个输入管脚。
由此可见，通过本发明的一种可减少封装管脚的通用异步收发装置可以将原本需要从芯片管脚输出的数据，发送到本装置，然后本装置通过对数据的选择和处理，将其发送到芯片外部，这样即完成了数据发送的目的，也达到了减少芯片封装管脚的目的，进而可以降低芯片封装及生产的成本，提高产品的竞争力。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种可减少芯片封装管脚的通用异步收发装置，其特征在于：包括普通数据模块、配置模块、并行输入数据模块、多路选择器、控制逻辑模块和发送逻辑模块，
普通数据模块，与配置总线相连，接收从配置总线得到的普通发送数据；
配置模块，与配置总线相连，接收来自配置总线上的配置信息；
并行输入数据模块，连接需要从芯片管脚传输的数据来源，在控制逻辑模块的控制下形成外部发送数据，所述控制逻辑模块根据配置模块的配置信息进行控制；
控制逻辑模块，还根据配置模块的配置信息产生发送逻辑模块发送数据时所需要的发送时钟信息；
发送逻辑模块，从配置模块配置的多路选择器中得到数据，所述多路选择器的输入端同时连接普通数据模块和并行输入数据模块，并根据发送时钟信号将数据通过输出管脚发送出去。
2.根据权利要求1所述的一种可减少芯片封装管脚的通用异步收发装置，其特征在于：所述控制逻辑模块还对并行输入数据模块接收的数据进行比较处理，若和之前发送的数据相同，则阻止下次数据的传输；否则才会发起下次数据的传输。
CN201811575249.XA 2018-12-21 2018-12-21 一种可减少芯片封装管脚的通用异步收发装置 Pending CN109669894A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811575249.XA CN109669894A (zh) 2018-12-21 2018-12-21 一种可减少芯片封装管脚的通用异步收发装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811575249.XA CN109669894A (zh) 2018-12-21 2018-12-21 一种可减少芯片封装管脚的通用异步收发装置

Publications (1)

Publication Number Publication Date
CN109669894A true CN109669894A (zh) 2019-04-23

Family

ID=66145900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811575249.XA Pending CN109669894A (zh) 2018-12-21 2018-12-21 一种可减少芯片封装管脚的通用异步收发装置

Country Status (1)

Country Link
CN (1) CN109669894A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1873604A (zh) * 2006-01-06 2006-12-06 华为技术有限公司 处理器芯片与存储控制系统及方法
CN203950020U (zh) * 2014-07-09 2014-11-19 四川和芯微电子股份有限公司 测试芯片管脚连通性的电路
CN104503934A (zh) * 2014-12-02 2015-04-08 天津国芯科技有限公司 一种可扩展的串行传输器件
US20170132166A1 (en) * 2014-06-30 2017-05-11 Sanechips Technology Co.,Ltd. Chip interconnection method, chip and device
CN106980587A (zh) * 2017-05-12 2017-07-25 葛松芬 一种通用输入输出时序处理器及时序输入输出控制方法
CN107451087A (zh) * 2017-07-31 2017-12-08 郑州云海信息技术有限公司 一种基于fpga的异同步可切换串口及使用方法
CN208190652U (zh) * 2018-06-12 2018-12-04 珠海欧比特电子有限公司 一种全双工通用同步异步串行收发器的主板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1873604A (zh) * 2006-01-06 2006-12-06 华为技术有限公司 处理器芯片与存储控制系统及方法
WO2007079660A1 (fr) * 2006-01-06 2007-07-19 Huawei Technologies Co., Ltd. Puce microprocesseur et système de commande de mémoire, procédé correspondant
US20170132166A1 (en) * 2014-06-30 2017-05-11 Sanechips Technology Co.,Ltd. Chip interconnection method, chip and device
CN203950020U (zh) * 2014-07-09 2014-11-19 四川和芯微电子股份有限公司 测试芯片管脚连通性的电路
CN104503934A (zh) * 2014-12-02 2015-04-08 天津国芯科技有限公司 一种可扩展的串行传输器件
CN106980587A (zh) * 2017-05-12 2017-07-25 葛松芬 一种通用输入输出时序处理器及时序输入输出控制方法
CN107451087A (zh) * 2017-07-31 2017-12-08 郑州云海信息技术有限公司 一种基于fpga的异同步可切换串口及使用方法
CN208190652U (zh) * 2018-06-12 2018-12-04 珠海欧比特电子有限公司 一种全双工通用同步异步串行收发器的主板

Similar Documents

Publication Publication Date Title
CN102272768B (zh) 用于允许对存储器元件的存取的方法、系统和集成电路
US8140900B2 (en) Establishing a connection between a testing and/or debugging interface and a connector
CN106453383A (zh) 一种基于uart的主从多机通讯系统及方法
CN105051706B (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统
US10614011B2 (en) Apparatus, method, and electronic device for implementing solid-state drive data interaction
US9255968B2 (en) Integrated circuit with a high-speed debug access port
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
CN105446930A (zh) 一种单选择端spi主从式多机双向通信方法
CN104219003A (zh) 通信装置、测试系统及其测试方法
US9197394B2 (en) Clock for serial communication device
CN210983400U (zh) 片上系统和微控制器
CN115357535A (zh) 一种虚拟串口设计方法及装置
KR20150132313A (ko) 단선식 프로그래밍 및 디버깅 인터페이스
CN109669894A (zh) 一种可减少芯片封装管脚的通用异步收发装置
US9032252B2 (en) Debug barrier transactions
CN104360977B (zh) 一种管理高速串行传输接口的方法及系统
CN102545953B (zh) Uart功能扩展电路及其控制方法
CN104978294B (zh) 串行外设接口的兼容设备、串行外设接口及主机设备
EP1538791A2 (en) Data communication
CN111506461A (zh) 一种基于总线、用于测试的反压模块及其实现方法
CN113282532B (zh) 一种通信装置、通信装置的通信方法和电子设备
CN114064545A (zh) 串口功能识别方法、装置、主控芯片、家电设备及介质
CN103530249A (zh) 内部整合电路总线传输系统及其传输方法
CN105261397B (zh) 可编程传输缆线及其编程方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190423

RJ01 Rejection of invention patent application after publication