CN104360977B - 一种管理高速串行传输接口的方法及系统 - Google Patents

一种管理高速串行传输接口的方法及系统 Download PDF

Info

Publication number
CN104360977B
CN104360977B CN201410757638.XA CN201410757638A CN104360977B CN 104360977 B CN104360977 B CN 104360977B CN 201410757638 A CN201410757638 A CN 201410757638A CN 104360977 B CN104360977 B CN 104360977B
Authority
CN
China
Prior art keywords
serdes
data
modules
main equipment
daisy chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410757638.XA
Other languages
English (en)
Other versions
CN104360977A (zh
Inventor
王振江
康松松
王朝辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201410757638.XA priority Critical patent/CN104360977B/zh
Publication of CN104360977A publication Critical patent/CN104360977A/zh
Application granted granted Critical
Publication of CN104360977B publication Critical patent/CN104360977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Abstract

本发明披露了一种管理高速串行传输接口的方法及系统，其中系统包括：SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。本发明确保了Serdes模块数据传输的准确性和可靠性；且提高了其应用的灵活性。

Description

一种管理高速串行传输接口的方法及系统
技术领域
本发明涉及芯片设计中串行/解串行器(SerDes，Serializer/Deserializer)高速串行传输接口在高端设备中的应用，尤其涉及在高端设备中管理Serdes高速串行传输接口的方法及系统。
背景技术
随着服务器应用领域的不断发展，高端服务器的应用需求进入了一个重要阶段。其中通过复杂的芯片体系结构支持服务器系统实现高性能指标、高安全性、高可用性以及高可靠性等。也即在高端服务器系统中要实行高性能指标，往往需要多个CPU协同工作——系统对多个CPU进行分组，每一组称为一个簇；多个簇之间的连接需要采用Serdes技术的高速串行接口来取代传统的并行总线架构。
目前，芯片基于Serdes的设计增加了带宽，减少了信号线数量，同时也带来了诸如减少布线冲突、降低开关噪声以及减少功耗和封装成本等许多益处。对于数据的安全性、可用性以及可靠性来说，簇与簇之间的数据传输完全要依靠Serdes模块。
系统管理总线(SMBus，System Management Bus)是1995年由Intel公司提出的一种通道，应用于移动PC和桌面PC系统中的低速率通讯。主要是希望通过这条廉价并且功能强大的总线(仅由两条线组成)，来控制PC主板上的设备并收集相应的信息。通过它，各设备之间以及设备与系统的其它部分之间可以互相通信，并且它是基于内置集成电路(I2C，Inter－Integrated Circuit)总线操作原理工作的。
如图1所示，表示了现有的Serdes模块进行数据传输的过程。现有的Serdes模块数据传输存在以下一些问题：其一，当高速信号在具有多簇CPU的印制电路板上传输时，任何微小的抖动噪声源都可能会影响到连接CPU簇的Serdes的信号传输质量，而实际使用中对Serdes通路的监测力度又明显不足，只是通过Serdes模块内部的自检过程解决通道传输的一些小问题。由此，会影响Serdes模块数据传输的可靠性，从而影响高端服务器系统整体的高安全性、高可用性以及高可靠性。其二，由于现有的Serdes模块的可配置性不足，使得其传输速率固定单一且使用的灵活性差，而且尚无良好的从外部检测和管理Serdes的方法。
因此，需要提供对高速串行传输接口进行管理的方法及系统，能够从Serdes模块的外部实现对其内部信号及传输通路状况的检测，确保Serdes模块数据传输的准确性和可靠性，并且对Serdes模块进行多样化配置，使其具备多种数据传输速率，从而提高应用的灵活性。
发明内容
本发明所要解决的技术问题是提供一种管理高速串行传输接口的方法及系统，能够从Serdes模块的外部实现对其内部信号及传输通路状况的检测。
为了解决上述技术问题，本发明提供了一种管理高速串行传输接口的系统，包括依次连接的Serdes管理主设备、主设备内核接口以及SMBus从设备，还包括多个Serdes模块；其中：
SMBus从设备，用于通过主设备内核接口向Serdes管理主设备发送检测数据；
Serdes管理主设备，与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，用于接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
Serdes模块，用于作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。
进一步地，Serdes数据通道接收端Serdes模块若对译码数据检验有错误，则通知相应的发送端Serdes模块进行数据重传。
进一步地，该系统还包括相互连接的SMBus主设备和存储器，其中：
存储器，为具有内置集成电路总线接口的非易失性存储器，用于存储配置Serdes模块的指令及数据；
SMBus主设备，与Serdes管理主设备连接，用于将从该存储器取出的指令及数据传递给Serdes管理主设备；
Serdes管理主设备根据接收的指令及数据对菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。
进一步地，Serdes管理主设备包括相互连接的系统总线控制器和微处理器，其中：
系统总线控制器，用于通过主设备内核接口接收检测数据，并将检测数据传递给菊花链中的每一个Serdes模块；
微处理器，用于接收来自各个Serdes模块对译码数据检验正确的结果。
进一步地，微处理器侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益，以抵销噪声的干扰。
为了解决上述技术问题，本发明提供了一种管理高速串行传输接口的方法，包括：
将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接；
由SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；Serdes管理主设备将接收的所述检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
菊花链中的Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。
进一步地，该方法还包括：
Serdes数据通道对应的接收端Serdes模块若检验译码数据有错误，则通知相应的发送端Serdes模块重传数据。
进一步地，该方法还包括：
Serdes管理主设备侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益。
进一步地，该方法在将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接后，还包括：
将通过内置集成电路总线接口连接存储器的SMBus主设备与Serdes管理主设备连接；
SMBus主设备将从存储器取出的指令及数据传递给Serdes管理主设备；由SMBus主设备根据指令及数据对菊花链中的多个Serdes模块进行配置。
进一步地，SMBus主设备根据指令及数据对菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。
本发明一方面从Serdes模块的外部实现对其内部信号及传输通路状况的检测，并对Serdes模块传输错误进行自动调整及启动数据重传等操作，从而确保Serdes模块数据传输的准确性和可靠性；另一方面通过外部对Serdes模块进行多样化配置，使其针对不同的用途具备多种数据传输速率，从而提高其应用的灵活性。
附图说明
图1是现有的Serdes模块进行数据传输过程的示意图；
图2是本发明的管理高速串行传输接口的系统实施例的结构示意图；
图3是本发明的管理高速串行传输接口的方法实施例的流程图。
具体实施方式
以下结合附图和优选实施例对本发明的技术方案进行详细地阐述。应该理解，以下列举的实施例仅用于说明和解释本发明，而不构成对本发明技术方案的限制。
如图2所示，表示了本发明提供的一种管理高速串行传输接口的系统实施例的结构，包括依次连接的Serdes管理主设备、主设备内核接口以及SMBus从设备，还包括多个Serdes模块；其中：
SMBus从设备，用于通过主设备内核接口向Serdes管理主设备发送检测数据；
Serdes管理主设备，与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，用于接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
Serdes模块，用于作为发送端将接收的检测数据编码后发送给Serdes数据通道(图2中未示)对应的接收端Serdes模块(图2中未示)进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。
在上述系统实施例中，
Serdes数据通道接收端Serdes模块若对译码数据检验有错误，则通知相应的发送端Serdes模块进行数据重传。
上述系统实施例还包括相互连接的SMBus主设备和存储器，其中：
存储器，为具有内置集成电路(I2C，Inter－Integrated Circuit)总线接口的非易失性存储器，用于存储配置Serdes模块的指令及数据；
SMBus主设备，与Serdes管理主设备连接，用于将从存储器取出的指令及数据传递给Serdes管理主设备；
Serdes管理主设备根据接收的指令及数据对菊花链中的Serdes模块进行配置。
在上述系统实施例中，
Serdes管理主设备包括相互连接的系统总线控制器和微处理器，其中：
系统总线控制器，用于通过主设备内核接口接收检测数据，并将检测数据传递给菊花链中每一个Serdes模块；
微处理器，用于接收来自各个Serdes模块对译码数据检验正确的结果。
在上述系统实施例中，
微处理器侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益，以抵销噪声的干扰，降低数据通道中的错误率。
在上述系统实施例中，
Serdes管理主设备通过微处理器接收的指令及数据，并对菊花链中的Serdes模块的传输特性进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。
在上述系统实施例中，
具有I2C总线接口的非易失性存储器，例如为EEPROM，或为铁电存储器(FRAM，Ferroelectric random access memory)，或为闪存(Flash)。
本发明针对上述系统实施例，相应地还提供了一种管理高速串行传输接口的方法实施例，其流程如图3所示，包括如下步骤：
110：将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接；
120：由SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；
130：Serdes管理主设备将接收的检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
140：菊花链中的Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。
上述方法实施例还包括步骤：
150：Serdes数据通道接收端Serdes模块若检验译码数据有错误，则通知相应的发送端Serdes模块重传数据。
上述方法实施例还包括步骤：
160：Serdes管理主设备侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益。
上述方法实施例在步骤110执行后还包括步骤：
210：将通过I2C总线接口连接存储器的SMBus主设备与Serdes管理主设备连接；
在此，存储器为具有I2C总线接口的非易失性存储器，例如为EEPROM，或为铁电存储器(FRAM)，或为闪存(Flash)。
220：SMBus主设备将从存储器取出的指令及数据传递给Serdes管理主设备；
230：SMBus主设备根据接收的指令及数据对菊花链中的Serdes模块进行配置。
在此，Serdes管理主设备对菊花链中的Serdes模块的传输特性进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。

Claims (8)

1.一种管理高速串行传输接口的系统，其特征在于，包括依次连接的Serdes管理主设备、主设备内核接口以及SMBus从设备，还包括多个Serdes模块；其中：
SMBus从设备，用于通过主设备内核接口向Serdes管理主设备发送检测数据；
Serdes管理主设备，与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，用于接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
Serdes模块，用于作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备；
还包括相互连接的SMBus主设备和存储器，其中：
存储器，为具有内置集成电路总线接口的非易失性存储器，用于存储配置Serdes模块的指令及数据；
SMBus主设备，与所述Serdes管理主设备连接，用于将从该存储器取出的指令及数据传递给所述Serdes管理主设备；
所述Serdes管理主设备根据接收的指令及数据对所述菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。
2.按照权利要求1所述的系统，其特征在于，
所述Serdes数据通道接收端Serdes模块若对所述译码数据检验有错误，则通知相应的发送端Serdes模块进行数据重传。
3.按照权利要求1所述的系统，其特征在于，所述Serdes管理主设备包括相互连接的系统总线控制器和微处理器，其中：
系统总线控制器，用于通过所述主设备内核接口接收检测数据，并将检测数据传递给所述菊花链中的每一个Serdes模块；
微处理器，用于接收来自各个Serdes模块对译码数据检验正确的结果。
4.按照权利要求3所述的系统，其特征在于，所述微处理器侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益，以抵销噪声的干扰。
5.一种管理高速串行传输接口的方法，包括：
将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接；
由SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；Serdes管理主设备将接收的所述检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
菊花链中的Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备；
在将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接后，还包括：
将通过内置集成电路总线接口连接存储器的SMBus主设备与所述Serdes管理主设备连接；
SMBus主设备将从存储器取出的指令及数据传递给所述Serdes管理主设备；由所述SMBus主设备根据所述指令及数据对所述菊花链中的多个Serdes模块进行配置。
6.按照权利要求5所述的方法，其特征在于，还包括：
所述Serdes数据通道对应的接收端Serdes模块若检验译码数据有错误，则通知相应的发送端Serdes模块重传数据。
7.按照权利要求6所述的方法，其特征在于，还包括：
所述Serdes管理主设备侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对所述采样不断调整信号增益。
8.按照权利要求5所述的方法，其特征在于，所述SMBus主设备根据所述指令及数据对所述菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。
CN201410757638.XA 2014-12-10 2014-12-10 一种管理高速串行传输接口的方法及系统 Active CN104360977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410757638.XA CN104360977B (zh) 2014-12-10 2014-12-10 一种管理高速串行传输接口的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410757638.XA CN104360977B (zh) 2014-12-10 2014-12-10 一种管理高速串行传输接口的方法及系统

Publications (2)

Publication Number Publication Date
CN104360977A CN104360977A (zh) 2015-02-18
CN104360977B true CN104360977B (zh) 2018-02-06

Family

ID=52528240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410757638.XA Active CN104360977B (zh) 2014-12-10 2014-12-10 一种管理高速串行传输接口的方法及系统

Country Status (1)

Country Link
CN (1) CN104360977B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6721992B2 (ja) * 2016-02-04 2020-07-15 株式会社Kmc 生産情報収集システム
CN109931285B (zh) * 2019-03-06 2021-10-26 郑州云海信息技术有限公司 一种风扇调速方法、装置及电子设备
CN110658749B (zh) * 2019-09-12 2022-09-16 中国科学院声学研究所北海研究站 一种座底式声学潜标的低功耗数据采集存储系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101014941A (zh) * 2004-08-19 2007-08-08 微米技术有限公司 在菊花链存储拓扑中的存储命令延迟均衡
CN101836258A (zh) * 2007-08-29 2010-09-15 莫塞德技术公司 菊花链存储器配置和用途

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101014941A (zh) * 2004-08-19 2007-08-08 微米技术有限公司 在菊花链存储拓扑中的存储命令延迟均衡
CN101836258A (zh) * 2007-08-29 2010-09-15 莫塞德技术公司 菊花链存储器配置和用途

Also Published As

Publication number Publication date
CN104360977A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
US10468078B2 (en) Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
CN109558371B (zh) 用于与微控制器通信的方法、以及计算系统
US11907140B2 (en) Serial interface for semiconductor package
US20060198389A1 (en) Multi-drop ethernet
CN101291261B (zh) 一种板内设备测试方法和系统
CN101405708A (zh) 自动计算机器的存储器系统
CN102576339A (zh) 多协议存储设备桥
CN104360977B (zh) 一种管理高速串行传输接口的方法及系统
CN102073611B (zh) 一种i2c总线控制系统及方法
CN208188815U (zh) Bmc模块化系统
CN105515673B (zh) 一种光纤通道节点卡
CN109862034B (zh) 数据传输处理系统、网关和数据传输处理方法
US20100036990A1 (en) Network device
CN107070547A (zh) 一种具有故障监控能力的cpci型千兆以太网装置
CN101902436A (zh) 板间通信方法、装置及系统
CN114116584A (zh) 接口板卡、用户设备及cpu的测试系统
CN105068961B (zh) 一种以太网接口管理电路
CN107544328A (zh) Can控制器芯片接口串行化装置
CN210380890U (zh) 一种Modbus设备的通讯系统及SIS系统
CN103744807B (zh) 基于可编程逻辑器件的存储卡访问控制系统
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN212543816U (zh) 一种usb规格的arinc 429总线通讯板卡
CN109842443B (zh) 一种基于fpga的高速光纤传输方法及系统
CN219268945U (zh) 图像传感器评测转接装置及评测系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant