CN109669507A - 一种数字示波器参考时钟的发生电路及控制方法 - Google Patents
一种数字示波器参考时钟的发生电路及控制方法 Download PDFInfo
- Publication number
- CN109669507A CN109669507A CN201811331467.9A CN201811331467A CN109669507A CN 109669507 A CN109669507 A CN 109669507A CN 201811331467 A CN201811331467 A CN 201811331467A CN 109669507 A CN109669507 A CN 109669507A
- Authority
- CN
- China
- Prior art keywords
- reference clock
- circuit
- input
- 10mhz
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
- G01R13/0254—Circuits therefor for triggering, synchronisation
Abstract
本发明公开了一种数字示波器参考时钟的发生电路及控制方法,所述发生电路包括10MHz参考时钟发生电路、输入输出选择控制电路、示波器内部各功能电路板与所述发生电路的互联电路,所述输入输出选择控制电路包括FPGA控制和输入输出选择电路1、参考时钟输入/输出选择电路2,通过人机交互界面控制FPGA输出不同控制位,在一个通道中实现10MHz参考时钟的对外输出和对示波器内部各功能板的参考时钟输入以及外部参考时钟的输入,在整个过程中,用户只需要在人机交互界面选择10MHz参考时钟作为参考输入或者参考输出即可,提高了示波器的实用性和便利性,丰富了示波器的功能。
Description
技术领域
本发明属于测试技术领域,特别涉及一种数字示波器参考时钟的发生电路及控制方法,应用于数字示波器的内部10MHz参考时钟,可完成外部参考时钟的输入以及作为参考时钟对外输出和对示波器内部各功能板的参考时钟输入,将10MHz参考时钟的输入输出在一个通道上得以实现。
背景技术
10MHz是测试领域常用的一个频段,在示波器内部电路和其他测试电路中均需要该频率的参考时钟来实现信号时基的匹配。参考时钟的稳定性和准确性会对测试结果造成很大的影响,得出错误的测试结果。而且,对示波器内部功能板进行10MHz测试时,需要借助其他的信号发生器和示波器,同时,示波器内部各功能板均需10MHz参考时钟,单独设计费时费力,时钟发生电路的实用性和通用性较低。
现有的示波器对于10MHz参考时钟主要有两种处理方式。一种是在功能板上通过硬件电路产生参考时钟,并通过连接器输送到其他功能板,满足示波器内部对10MHz参考时钟的需求,但是无法同时满足对外提供稳定准确的10MHz参考时钟;一种是在示波器内部不同的功能板上放置参考时钟发生电路,虽然能够实现各功能板的参考时钟需求,但是在不同功能板进行交互时,需要额外设计电路进行参考时钟的匹配,增加了调试难度。但是,以上两种方法均无法在同一硬件电路中同时满足对外部输入的10MHz参考时钟的观测。
也就是说,现有的技术方案虽然能够实现10MHz参考时钟的产生和传输,但是无法简单高效的在同一端口实现外部10MHz参考时钟输入、内部10MHz参考时钟输出以及对示波器内部不同功能板的时钟输入等功能。
发明内容
针对现有技术存在的不足,本发明的目的是提供一种数字示波器参考时钟的发生电路及控制方法,使10MHz参考时钟能够同时满足内部不同功能板之间的时钟需求、对外输出参考时钟,以及对外部输入时钟的观测等功能。在减少示波器内部不同功能板之间的时钟匹配和单独测试的同时,满足用户对10MHz参考时钟的需求,不再增加相应的信号发生器。而且,用户还可以通过该电路实现对其他 电路板上10MHz参考时钟的测试。在整个过程中,用户只需要在人机交互界面选择10MHz参考时钟作为参考输入或者参考输出即可,提高了示波器的实用性和便利性,丰富了示波器的功能。
为了解决上述技术问题,本发明采用的技术方案是:
技术方案一
一种数字示波器参考时钟的发生电路,包括10MHz参考时钟发生电路、输入输出选择控制电路、示波器内部各功能电路板与所述发生电路的互联电路,所述输入输出选择控制电路包括FPGA控制和输入输出选择电路1、参考时钟输入/输出选择电路2,通过人机交互界面控制FPGA输出不同控制位,在一个通道中实现10MHz参考时钟的对外输出和对示波器内部各功能板的参考时钟输入以及外部参考时钟的输入。
优选的是,所述10MHz参考时钟发生电路包括10MHz晶体振荡器及电容C1、C2、隔直电容C3、电阻R1、电感L1。
优选的是,所述输入输出选择电路1、参考时钟输入/输出选择电路2均采用单刀双掷开关。
优选的是,所述参考时钟输入/输出选择电路2上设有限幅保护电路、滤波电路。
优选的是,10MHz参考时钟经过输入输出选择电路1、保护电路、放大电路,输出至示波器内部各功能电路板。
技术方案二
数字示波器参考时钟的发生电路的控制方法包括:
10MHz参考时钟发生的步骤;
输入输出选择控制的步骤;
外部参考时钟输入的步骤;
内部参考时钟输出的步骤;
参考时钟输出至示波器内部各功能电路板的步骤。
优选的是,10MHz参考时钟发生的步骤中,通过10MHz晶体振荡器获得稳定的10MHz参考时钟,Vcc经过电感L1、电容C1、C2对10MHz晶体振荡器提供电源,隔直电容C3实现10MHz晶体振荡器对外的时钟输出;输入输出选择控制的步骤中,FPGA通过对输入输出选择电路1和参考时钟输入/输出选择电路2中单 刀双掷开关的控制,实现10MHz参考时钟的对外输出和对示波器内部各功能板的参考时钟输入的选择。
优选的是,10MHz参考时钟控制流程具体是:先通过FPGA判断输出位,判断为向示波器内部各功能电路板提供参考时钟时,10MHz参考时钟发生电路的10MHz参考时钟经过保护电路、放大电路,输出至示波器内部各功能电路板;判断为外部参考时钟输入时,外部参考时钟通过输入端口输入,经过滤波电路输入至示波器内部各功能板;
判断为内部参考时钟对外输出时,10MHz参考时钟经过限幅保护电路、滤波电路、输出端口输出。
进一步的,所述10MHz晶体振荡器可替换为不同频率的晶体振荡器,实现不同频率参考时钟的发生和多功能复用。
与现有技术相比,本发明优点在于:
(1)一个10MHz参考时钟发生电路集中多种功能,将外部10MHz参考时钟的输入、10MHz参考时钟的输出及示波器各功能板10MHz参考时钟的发生结合在一个电路中,实现了10MHz参考时钟的多路复用,提高了信号利用率,节省了硬件成本及布线空间;避免了各功能板对应时钟的相位和周期匹配和同一频率参考时钟的重复设计,节约了调试时间;
(2)在减少示波器内部不同功能板之间的时钟匹配和单独测试的同时,满足用户对10MHz参考时钟的需求,不再增加相应的信号发生器;而且,用户还可以通过该电路实现对其他电路板上10MHz参考时钟的测试,提高了其他电路测试时所需参考时钟的准确度和可靠性,不再需要同时操作两种不同仪器,节省了测试空间,降低了操作难度;在整个过程中,用户只需要在人机交互界面选择10MHz参考时钟作为参考输入或者参考输出即可,提高了示波器的实用性和便利性,丰富了示波器的功能。
(3)拓展性强,本发明可以作为一种参考时钟进行多功能复用的模型,通过选取不同频率的时钟发生器件/晶体振荡器和开关,设置不同的放大及衰减倍数,实现不同频率的参考时钟的多功能复用。
附图说明
图1为10MHz参考时钟的发生电路功能框图;
图2为10MHz参考时钟发生及传输框图;
图3为限幅保护与滤波电路;
图4为信号放大电路;
图5为参考时钟分路控制模块;
图6为10MHz参考时钟控制流程图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的说明。
实施例1
如图1所示,一种数字示波器参考时钟的发生电路,包括10MHz参考时钟发生电路、输入输出选择控制电路、示波器内部各功能电路板与该发生电路的互联电路。输入输出选择控制电路包括FPGA控制和输入输出选择电路1、参考时钟输入/输出选择电路2,通过人机交互界面控制FPGA输出不同控制位,控制开关通断,在一个通道中实现10MHz参考时钟的对外输出和对示波器内部各功能板的参考时钟输入以及外部参考时钟的输入。
10MHz参考时钟发生电路包括10MHz晶体振荡器及电容C1、C2、隔直电容C3、电阻R1、电感L1;输入输出选择电路1、参考时钟输入/输出选择电路2均采用单刀双掷开关。本实施例10MHz参考时钟发生电路通过选用科瑞斯特的10.000MHz的温补压控振荡器实现,以保证在各个温度时可获得稳定的10MHz参考时钟,经过滤波、FPGA控制及各限幅保护、放大电路等,实现对外的参考输出以及对内的其他功能板的时钟输入等功能。10MHz参考时钟发生电路及传输框图如图2所示,Vcc经过电感L1、电容C1、C2对10MHz晶体振荡器提供电源,C3为隔直电容,并实现晶振对外的时钟输出。FPGA通过对单刀双掷开关的控制,实现参考时钟的对外输出和对内功能板的参考时钟输入的选择。
参考时钟输入/输出选择电路2上设有限幅保护电路、滤波电路和参考时钟输入/输出端口。
10MHz参考时钟经过输入输出选择电路1、限幅保护电路、信号放大电路,输出至示波器内部各功能电路板;输出至示波器其他功能板的参考时钟无需其他电路进行相位和周期匹配。
限幅保护与滤波电路如图3所示,C4和C7为隔直电容,减少电源等对交流信号的影响;L2、C5和R2、C6为滤波电路,去除时钟信号中的纹波及毛刺, 获得高质量的时钟信号;选用双开关二极管BAV99,对时钟信号进行保护,防止电压不稳时对硬件电路的冲击。
信号放大电路如图4所示,通过设置R5、R3不同的阻值可实现对时钟信号不同比例的放大。本设计采用R5/R3=10实现时钟信号的10倍放大;在增强负载能力的同时,避免了放大后信号的失真。
参考时钟分路控制模块如图5所示,FPGA通过输出不同的控制信号,实现对六路独立斯密特触发反向器SN74LVC14的输出控制,使10MHz参考时钟信号可以根据需求输出至不同的示波器功能板。图5中,R7、R8、R9通过T型连接的方式,实现信号的3dB衰减,保证参考时钟信号质量的前提下,避免超出各功能板硬件要求,提高参考时钟信号的利用率。
实施例2
实施例1中所述的数字示波器参考时钟的发生电路的控制方法主要包括以下步骤:
10MHz参考时钟发生的步骤;
输入输出选择控制的步骤;
外部参考时钟输入的步骤;
内部参考时钟输出的步骤;
参考时钟输出至示波器内部各功能电路板的步骤。
10MHz参考时钟发生的步骤中,通过10MHz晶体振荡器获得稳定的10MHz参考时钟,Vcc经过电感L1、电容C1、C2对10MHz晶体振荡器提供电源,隔直电容C3实现10MHz晶体振荡器对外的时钟输出;输入输出选择控制的步骤中,FPGA通过对输入输出选择电路1和参考时钟输入/输出选择电路2中单刀双掷开关的控制,实现10MHz参考时钟的对外输出和对示波器内部各功能板的参考时钟输入的选择。
如图6所示,10MHz参考时钟控制流程具体是:
先通过FPGA判断输出位,判断为向示波器内部各功能电路板提供参考时钟时,10MHz参考时钟发生电路的10MHz参考时钟经过保护电路、放大电路,输出至示波器内部各功能电路板。多个功能板共同使用该参考时钟,避免了各功能板对应时钟的相位和周期匹配和同一频率参考时钟的重复设计。
判断为外部参考时钟输入时,外部参考时钟通过输入端口输入,经过滤波电路输入至示波器内部各功能板;
判断为内部参考时钟对外输出时,10MHz参考时钟经过限幅保护电路、滤波电路、输出端口输出。
其中,保护电路、滤波电路、放大电路可以采用实施例1所述的电路,此处不再进行赘述。
本发明可以作为一个电路参考模型,拓展性强,为了实现不同频率参考时钟的发生和多功能复用,10MHz晶体振荡器可替换为不同频率的晶体振荡器。
综上所述,一个10MHz参考时钟发生电路集中多种功能,将外部10MHz参考时钟的输入、10MHz参考时钟的输出及示波器各功能板10MHz参考时钟的发生结合在一个电路中;无需在示波器内各功能板重复设计同一频率的参考时钟电路,减少了调试和设计难度;拓展性强,通过选取不同频率的晶体振荡器和开关,可实现不同频率的参考时钟发生和多功能复用。
当然,上述说明并非是对本发明的限制,本发明也并不限于上述举例,本技术领域的普通技术人员,在本发明的实质范围内,做出的变化、改型、添加或替换,都应属于本发明的保护范围。
Claims (9)
1.一种数字示波器参考时钟的发生电路,其特征在于:包括10MHz参考时钟发生电路、输入输出选择控制电路、示波器内部各功能电路板与所述发生电路的互联电路,所述输入输出选择控制电路包括FPGA控制和输入输出选择电路1、参考时钟输入/输出选择电路2,通过人机交互界面控制FPGA输出不同控制位,在一个通道中实现10MHz参考时钟的对外输出和对示波器内部各功能板的参考时钟输入以及外部参考时钟的输入。
2.根据权利要求1所述的数字示波器参考时钟的发生电路,其特征在于:所述10MHz参考时钟发生电路包括10MHz晶体振荡器及电容C1、C2、隔直电容C3、电阻R1、电感L1。
3.根据权利要求2所述的数字示波器参考时钟的发生电路,其特征在于:所述输入输出选择电路1、参考时钟输入/输出选择电路2均采用单刀双掷开关。
4.根据权利要求1所述的数字示波器参考时钟的发生电路,其特征在于:所述参考时钟输入/输出选择电路2上设有限幅保护电路、滤波电路。
5.根据权利要求1所述的数字示波器参考时钟的发生电路,其特征在于:10MHz参考时钟经过输入输出选择电路1、保护电路、放大电路,输出至示波器内部各功能电路板。
6.权利要求3所述的数字示波器参考时钟的发生电路的控制方法,其特征在于,包括:
10MHz参考时钟发生的步骤;
输入输出选择控制的步骤;
外部参考时钟输入的步骤;
内部参考时钟输出的步骤;
参考时钟输出至示波器内部各功能电路板的步骤。
7.根据权利要求6所述的数字示波器参考时钟的发生电路的控制方法,其特征在于,10MHz参考时钟发生的步骤中,通过10MHz晶体振荡器获得稳定的10MHz参考时钟,Vcc经过电感L1、电容C1、C2对10MHz晶体振荡器提供电源,隔直电容C3实现10MHz晶体振荡器对外的时钟输出;输入输出选择控制的步骤中,FPGA通过对输入输出选择电路1和参考时钟输入/输出选择电路2中单刀双掷开关的控制,实现10MHz参考时钟的对外输出和对示波器内部各功能板的参考时钟输入的选择。
8.根据权利要求7所述的数字示波器参考时钟的发生电路的控制方法,其特征在于,先通过FPGA判断输出位,判断为向示波器内部各功能电路板提供参考时钟时,10MHz参考时钟发生电路的10MHz参考时钟经过保护电路、放大电路,输出至示波器内部各功能电路板;
判断为外部参考时钟输入时,外部参考时钟通过输入端口输入,经过滤波电路输入至示波器内部各功能板;
判断为内部参考时钟对外输出时,10MHz参考时钟经过限幅保护电路、滤波电路、输出端口输出。
9.根据权利要求6-8任一项所述的数字示波器参考时钟的发生电路的控制方法,其特征在于,所述10MHz晶体振荡器可替换为不同频率的晶体振荡器,实现不同频率参考时钟的发生和多功能复用。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811331467.9A CN109669507A (zh) | 2018-11-09 | 2018-11-09 | 一种数字示波器参考时钟的发生电路及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811331467.9A CN109669507A (zh) | 2018-11-09 | 2018-11-09 | 一种数字示波器参考时钟的发生电路及控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109669507A true CN109669507A (zh) | 2019-04-23 |
Family
ID=66142196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811331467.9A Pending CN109669507A (zh) | 2018-11-09 | 2018-11-09 | 一种数字示波器参考时钟的发生电路及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109669507A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030085748A1 (en) * | 2001-11-02 | 2003-05-08 | Je-Hun Ryu | Clock generator to control a pules width according to input voltage level in semiconductor memory device |
CN102570973A (zh) * | 2010-12-12 | 2012-07-11 | 联发科技股份有限公司 | 时钟系统以及用于时钟系统的方法 |
CN102970093A (zh) * | 2012-11-02 | 2013-03-13 | 中国电子科技集团第四十一研究所 | 兼容多种时钟的同步系统及其同步方法 |
CN105122172A (zh) * | 2012-12-13 | 2015-12-02 | 相干逻辑公司 | 同步数字系统中片上时钟的自动选择 |
CN107407943A (zh) * | 2015-03-13 | 2017-11-28 | 高通股份有限公司 | 用于无毛刺时钟切换的装置、方法和系统 |
-
2018
- 2018-11-09 CN CN201811331467.9A patent/CN109669507A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030085748A1 (en) * | 2001-11-02 | 2003-05-08 | Je-Hun Ryu | Clock generator to control a pules width according to input voltage level in semiconductor memory device |
CN102570973A (zh) * | 2010-12-12 | 2012-07-11 | 联发科技股份有限公司 | 时钟系统以及用于时钟系统的方法 |
CN102970093A (zh) * | 2012-11-02 | 2013-03-13 | 中国电子科技集团第四十一研究所 | 兼容多种时钟的同步系统及其同步方法 |
CN105122172A (zh) * | 2012-12-13 | 2015-12-02 | 相干逻辑公司 | 同步数字系统中片上时钟的自动选择 |
CN107407943A (zh) * | 2015-03-13 | 2017-11-28 | 高通股份有限公司 | 用于无毛刺时钟切换的装置、方法和系统 |
Non-Patent Citations (1)
Title |
---|
周步祥等: "《电子技术实战必读》", 31 January 2018 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106452394B (zh) | 一种具有自动复位功能的时钟切换结构 | |
CN103777181A (zh) | 一种超宽带雷达信号产生合成装置 | |
US3742381A (en) | Wideband digital pseudo gaussian noise generator | |
CN206003410U (zh) | 一种用于按键消抖实验演示教学的电路模块 | |
CN101593221A (zh) | 一种防止异域时钟动态切换毛刺的方法和电路 | |
CN109669507A (zh) | 一种数字示波器参考时钟的发生电路及控制方法 | |
Hagon et al. | A Programmable Surface Acoustic Wave Matched Filter for Phase-Coded Spread Spectrum Waveforms (Short Papers) | |
WO2006113460A1 (en) | Wireless embedded test signal generation | |
Chye et al. | Design of BPSK transmitter using FPGA with DAC | |
CN105406839B (zh) | 一种电路和电子装置 | |
CN110212894A (zh) | 一种时钟频率切换电路 | |
CN103607182B (zh) | 一种多分量混合信号发生器及多分量混合信号发生方法 | |
CN114201435B (zh) | 时钟发生器、检测系统以及信号输出方法 | |
CN110336537B (zh) | 多频点控制电路 | |
CN100379150C (zh) | 电压控制振荡器及使用其的电子系统 | |
ES454308A1 (es) | Una etapa de potencia mas perfeccionada para generar senalesde reloj de doble fase sin solape. | |
CN103684741B (zh) | 用于通信加密的多混沌吸引子分时切换方法及切换装置 | |
CN207150566U (zh) | 谐波信号发生器 | |
CN207475532U (zh) | 一种用于脉冲码型发生器的定时电路 | |
CN117389381B (zh) | 一种降低直接数字频率合成相位噪声的装置及方法 | |
CN107565369B (zh) | 一种激光器的脉冲波形调制系统 | |
CN214480551U (zh) | 一种频综模块 | |
CN202443042U (zh) | 多模调制信号发生器 | |
Pomeranz et al. | Vector-restoration-based static compaction using random initial omission | |
CN211266871U (zh) | 频率合成器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190423 |