CN109659271A - 浅沟槽隔离结构的制作方法 - Google Patents

浅沟槽隔离结构的制作方法 Download PDF

Info

Publication number
CN109659271A
CN109659271A CN201910056891.5A CN201910056891A CN109659271A CN 109659271 A CN109659271 A CN 109659271A CN 201910056891 A CN201910056891 A CN 201910056891A CN 109659271 A CN109659271 A CN 109659271A
Authority
CN
China
Prior art keywords
isolation structure
plough groove
fleet plough
groove isolation
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910056891.5A
Other languages
English (en)
Inventor
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910056891.5A priority Critical patent/CN109659271A/zh
Publication of CN109659271A publication Critical patent/CN109659271A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种浅沟槽隔离结构的制作方法，包括：提供一衬底；在所述衬底上依次形成氧化物层、多晶硅层、掩模层和底部防反射涂层；依次刻蚀所述底部防反射涂层、所述掩模层、所述多晶硅层、所述氧化物层和所述衬底；在所述衬底上形成浅沟槽；清洗所述浅沟槽；向所述浅沟槽填充隔离物质形成浅沟槽隔离结构。在本发明提供的浅沟槽隔离结构的制作方法中，在刻蚀完浅槽隔离之后清洗浅沟槽去除聚合物，防止聚合物挥发污染其它没有进行刻蚀的晶圆，并且还能防止在后续的步骤中产生影响晶圆刻蚀的颗粒，最终，提升晶圆刻蚀的质量。

Description

浅沟槽隔离结构的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种浅沟槽隔离结构的制作方法。
背景技术
在集成电路加工制造过程中，晶圆(wafer)的加工工艺的质量对电路的工作性能具有决定性的影响。其中，制作浅沟槽隔离(ST I)是整个集成电路加工的前端基础工艺。
晶圆刻蚀浅沟槽时，共有25片晶圆放在晶舟上面，一开始晶舟是放置在非刻蚀的腔体内(VCE)，然后从第一片开始一片一片的传到刻蚀腔体内进行刻蚀，刻蚀的时候使用到的气体主要是HBr或者C l 2或者CF4,这些气体容易和反应的薄膜形成聚合物粘附在晶圆上面，当晶圆刻蚀完后传回到非刻蚀的腔体内后，表面粘附的聚合物就会挥发，然后和非刻蚀的腔体内的表面铝材质发生反应，形成一些颗粒剥落下来落到最上面一层的晶圆上，导致此晶圆进行刻蚀的时候，刻蚀的量受到很大的影响导致刻蚀的质量不达标，更有可能出现无法刻蚀的情况。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的制作方法，避免晶圆上产生颗粒，从而提升刻蚀形成的浅沟槽隔离结构的质量。
为了达到上述目的，本发明提供了一种浅沟槽隔离结构的制作方法，包括：
提供一衬底；
在所述衬底上依次形成多晶硅层、掩模层和底部防反射涂层；
依次刻蚀所述底部防反射涂层、所述掩模层、所述多晶硅层和所述衬底；
在所述衬底上形成浅沟槽；
清洗所述浅沟槽；
向所述浅沟槽填充隔离物质形成浅沟槽隔离结构。
可选的，在所述的浅沟槽隔离结构的制作方法中，在所述衬底上沉积所述多晶硅层之前，所述浅沟槽隔离结构的制作方法还包括在所述衬底上沉积一氧化物层。
可选的，在所述的浅沟槽隔离结构的制作方法中，所述清洗浅沟槽隔离使用的气体为：氧气或氢气和氮气的组合。
可选的，在所述的浅沟槽隔离结构的制作方法中，清洗所述浅沟槽使用的气体源的功率为800W。
可选的，在所述的浅沟槽隔离结构的制作方法中，清洗所述浅沟槽的时间为20秒。
可选的，在所述的浅沟槽隔离结构的制作方法中，所述衬底为硅衬底。
可选的，在所述的浅沟槽隔离结构的制作方法中，所述底部防反射涂层的材料为有机物。
可选的，在所述的浅沟槽隔离结构的制作方法中，所述掩模层的材料为氮化硅。
可选的，在所述的浅沟槽隔离结构的制作方法中，所采用的刻蚀均为干法刻蚀。
可选的，在所述的浅沟槽隔离结构的制作方法中，填充的隔离物为二氧化硅。
在本发明提供的浅沟槽隔离结构的制作方法中，通过提供一衬底；在所述衬底上依次形成多晶硅层、掩模层和底部防反射涂层；依次刻蚀所述底部防反射涂层、所述掩模层和所述多晶硅层；刻蚀所述衬底形成预定义的形状形成浅沟槽；清洗所述浅沟槽；向所述浅沟槽填充隔离物质形成浅沟槽隔离结构，在刻蚀完浅槽隔离之后，清洗浅沟槽去除聚合物，防止聚合物挥发污染其它没有进行刻蚀的晶圆，并且还能防止在后续的步骤中产生影响晶圆刻蚀的颗粒，最终，提升晶圆刻蚀的质量。
附图说明
图1是本发明实施例的浅沟槽隔离结构的制作方法的流程图；
图2至图4是本发明实施例的形成浅沟槽隔离结构的剖面示意图；
图中：110-衬底、120-氧化物层、130-多晶硅层、140-掩模层、150-底部防反射涂层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图1，本发明提供了一种浅沟槽隔离结构的制作方法，包括：
S11：提供一衬底；
S12：在所述衬底上依次形成氧化物层、多晶硅层、掩模层和底部防反射涂层；
S13：依次刻蚀所述底部防反射涂层、所述掩模层、所述多晶硅层、所述氧化物层和所述衬底
S14：在所述衬底上形成浅沟槽；
S15：清洗所述浅沟槽；
S16：向所述浅沟槽填充隔离物质形成浅沟槽隔离结构。
首先，请参照图2，提供一衬底110，衬底110可以是一硅衬底，例如，晶圆，在衬底上沉积一氧化物层120，厚度为90埃。
接着，请继续参照图2，在所述氧化物层120上沉积一多晶硅层130，在多晶硅层130上沉积一掩模层140，掩模层140的材料可以是氮化硅，接着，在掩模层140上沉积一底部防反射涂层150，防住光刻胶侧壁的锯齿状缺陷。
接着，请继续参照图2，点火，对等离子体激活。
接着，请参照图3，使用干法刻蚀，刻蚀所述底部防反射涂层150，暴露掩模层140；刻蚀掩模层140暴露多晶硅层130，刻蚀多晶硅层130暴露氧化物层120，刻蚀氧化物层120暴露硅衬底110。
接着，请参照图4，按照之前预定的形状，刻蚀衬底110形成浅沟槽。发明人发现，晶圆刻蚀浅沟槽时，共有25片晶圆放在晶舟上面，一开始晶舟是放置在非刻蚀的腔体内(VCE)，然后从第一片开始一片一片的传到刻蚀腔体内进行刻蚀，刻蚀的时候使用到的气体主要是HBr或者C l 2或者CF4,这些气体容易和反应的薄膜形成聚合物粘附在晶圆上面，当晶圆刻蚀完后传回到非刻蚀的腔体内后，表面粘附的聚合物就会挥发，然后和非刻蚀的腔体内的表面铝材质发生反应，形成一些颗粒剥落下来落到最上面一层的晶圆上，导致此晶圆进行刻蚀的时候，刻蚀的量受到很大的影响导致刻蚀的质量不达标，更有可能出现无法刻蚀的情况。
因此，发明人进一步发现如果要保证刻蚀的质量或者顺利进行刻蚀需要将产生的聚合物清除，才不会产生颗粒，才能使得晶圆刻蚀的效果更好，通过研究发现，使用一些气体与聚合物反应后可以使原来的聚合物轻松被分子泵抽走，本实施例中，在刻蚀步骤之后，仍然在刻蚀腔体内，使用气体源的功率为800W的气体，使用的气体可以为氧气或者氢气和氮气的混合气体，例如，使用氧气与聚合物反应后，分子泵容易将发生反应后的聚合物吸走，这样在后面的步骤中就不会出现聚合物与非刻蚀的腔体内的表面铝材质反应的情况，因此不会产生影响晶圆刻蚀的颗粒，同时，也可以防止聚合物挥发污染其它没有刻蚀的晶圆，最终，提升晶圆刻蚀的质量。
综上，在本发明实施例提供的一种浅沟槽隔离结构的制作方法中，通过如下步骤：提供一衬底；在所述衬底上依次形成多晶硅层、掩模层和底部防反射涂层；依次刻蚀所述底部防反射涂层、所述掩模层和所述多晶硅层；刻蚀所述衬底形成预定义的形状形成浅沟槽；清洗所述浅沟槽；向所述浅沟槽填充隔离物质形成浅沟槽隔离结构。在本发明提供的浅沟槽隔离结构的制作方法中，在刻蚀完浅槽隔离之后，通过清洗浅沟槽去除聚合物，防止聚合物挥发污染其它没有进行刻蚀的晶圆导致其它晶圆刻蚀不干净，最终，提升晶圆刻蚀的质量。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种浅沟槽隔离结构的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上依次形成多晶硅层、掩模层和底部防反射涂层；
依次刻蚀所述底部防反射涂层、所述掩模层、所述多晶硅层和所述衬底；
在所述衬底上形成浅沟槽；
清洗所述浅沟槽；
向所述浅沟槽填充隔离物质形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，在所述衬底上沉积所述多晶硅层之前，所述浅沟槽隔离结构的制作方法还包括在所述衬底上沉积一氧化物层。
3.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述清洗浅沟槽隔离使用的气体为：氧气或氢气和氮气的组合。
4.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，清洗所述浅沟槽使用的气体源的功率为800W。
5.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，清洗所述浅沟槽的时间为20秒。
6.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述衬底为硅衬底。
7.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述底部防反射涂层的材料为有机物。
8.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述掩模层的材料为氮化硅。
9.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所采用的刻蚀均为干法刻蚀。
10.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，填充的隔离物为二氧化硅。
CN201910056891.5A 2019-01-22 2019-01-22 浅沟槽隔离结构的制作方法 Pending CN109659271A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910056891.5A CN109659271A (zh) 2019-01-22 2019-01-22 浅沟槽隔离结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910056891.5A CN109659271A (zh) 2019-01-22 2019-01-22 浅沟槽隔离结构的制作方法

Publications (1)

Publication Number Publication Date
CN109659271A true CN109659271A (zh) 2019-04-19

Family

ID=66120586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910056891.5A Pending CN109659271A (zh) 2019-01-22 2019-01-22 浅沟槽隔离结构的制作方法

Country Status (1)

Country Link
CN (1) CN109659271A (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1963999A (zh) * 2005-11-12 2007-05-16 海力士半导体有限公司 使用高选择性硬掩模形成沟槽的方法及使用该方法的半导体器件隔离方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1963999A (zh) * 2005-11-12 2007-05-16 海力士半导体有限公司 使用高选择性硬掩模形成沟槽的方法及使用该方法的半导体器件隔离方法

Similar Documents

Publication Publication Date Title
TWI478232B (zh) Substrate handling method
KR100391877B1 (ko) 반도체 장치의 제조 방법
US9991116B1 (en) Method for forming high aspect ratio patterning structure
US20150371861A1 (en) Protective silicon oxide patterning
US9165821B2 (en) Method for providing a self-aligned pad protection in a semiconductor device
SG183797A1 (en) Method for finishing a substrate of the semiconductor-on-insulator type
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
GB2071911A (en) Forming oxide isolation regions in silicon
US6211078B1 (en) Method of improving resist adhesion for use in patterning conductive layers
KR20070051691A (ko) 테이퍼 구조들의 플라즈마 식각
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
JP3318801B2 (ja) ドライエッチング方法
US6057240A (en) Aqueous surfactant solution method for stripping metal plasma etch deposited oxidized metal impregnated polymer residue layers from patterned metal layers
CN109659271A (zh) 浅沟槽隔离结构的制作方法
TWI231038B (en) Semiconductor process and method of forming floating gate for flash memory devices
US6531382B1 (en) Use of a capping layer to reduce particle evolution during sputter pre-clean procedures
US7566644B2 (en) Method for forming gate electrode of semiconductor device
US6660642B2 (en) Toxic residual gas removal by non-reactive ion sputtering
US6737352B2 (en) Method of preventing particle generation in plasma cleaning
JPH05144779A (ja) シリコン酸化膜のドライエツチング方法
US6194319B1 (en) Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings
CN101794729B (zh) 一种通过蚀刻形成半导体结构中的通孔的方法
US20080064219A1 (en) Method of removing photoresist
US7205243B2 (en) Process for producing a mask on a substrate
JPH05109702A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190419