CN109658857A - 一种显示装置及其削角电阻电路和实现方法 - Google Patents

Abstract

本申请提供了一种显示装置及其削角电阻电路和实现方法，包括设置于所述显示装置的扇出区的第一区域，所述第一区域包括M1颗级联的第一电阻，第1颗第一电阻的输入端为所述第一区域的输入端，所述第一区域的输入端接入放电信号，第I1颗至第M1颗第一电阻的输出端共接构成所述第一区域的输出端，所述第一区域的输出端接地；其中，1≤I1≤M1且M1和I1为整数。本申请通过根据对栅极电压进行削角所需的阻值，在显示装置的印制电路板的扇出区设置由多个电阻串并混联组成的削角电阻电路，实现对栅极电压的削角功能，可以实现对所有电阻的批量控制，并且可以节省在印制电路板上设置电阻的元件成本和打件成本。

Description

一种显示装置及其削角电阻电路和实现方法

技术领域

本申请属于显示技术领域，尤其涉及一种显示装置及其削角电阻电路和实现方法。

背景技术

随着科学技术的不断发展，各种显示装置层出不穷，为人们的生产和生活带来了极大便利。例如，TFT-LCD(薄膜晶体管液晶显示装置，thin film transistor-liquidcrystal display)是当前的主要显示装置类型之一，广泛应用于各种显示产品。TFF-LCD主要通过其系统主板将三基色压缩信号、控制信号及电源信号传输给设置于PCB(印制电路板，Printed Circuit Board)的TCON(Timing Controller，时序控制器)芯片处理之后，传输给设置于PCB的S-COF(Source-Chip on Film，源极驱动芯片)和G-COF(Gate-Chip onFilm，栅极驱动芯片)处理后输出至显示面板，使显示面板获得显示所需的信号。

然而，栅极驱动芯片在对显示面板进行扫描驱动时，其栅极电压下降速度过快会影响显示面板的基准电压，对基准电压的影响程度与单位时间内的栅极电压变化速度正相关。传统的显示装置设计架构中，通常会通过在PCB设置削角电路，对栅极电压进行削角，以延长其栅极电压的变化时间，降低栅极电压的下降速度。通常是通过在PCB设置多个并联的削角电阻得到所需阻值，来实现对栅极电压的削角，增加了PCB上电阻的元件成本和打件成本，并且需要分别对不同的削角电阻进行控制。

发明内容

有鉴于此，本申请实施例提供了一种显示装置及其削角电阻电路和实现方法，旨在解决现有的通过在PCB设置多个并联的削角电阻得到所需阻值，来实现对栅极电压的削角的方法，增加了PCB上电阻的元件成本和打件成本，并且需要分别对不同的削角电阻进行控制的问题。

本申请实施例提供了一种显示装置的削角电阻电路，其包括：

设置于所述显示装置的扇出区的第一区域，所述第一区域包括M1颗级联的第一电阻，第1颗第一电阻的输入端为所述第一区域的输入端，所述第一区域的输入端接入放电信号，第I1颗至第M1颗第一电阻的输出端共接构成所述第一区域的输出端，所述第一区域的输出端接地；

其中，1≤I1≤M1且M1和I1为整数。

在一个实施例中，所述的显示装置的削角电阻电路，还包括：

设置于所述扇出区的第二区域，所述第二区域包括M2颗级联的第二电阻，第1颗第二电阻的输入端的输入端为所述第二区域的输入端，所述第二区域的输入端接所述第一区域的输出端，第I2颗至第M2颗第二电阻的输出端共接构成所述第二区域的输出端；以及

设置于所述扇出区的第三区域，所述第三区域包括M3颗级联的第三电阻，第1颗第三电阻的输入端的输入端为所述第三区域的输入端，所述第三区域的输入端接所述第二区域的输出端，第I3颗至第M3颗第三电阻的输出端共接构成所述第三区域的输出端，所述第三区域的输出端接所述地；

其中，1≤I2≤M2、1≤I3≤M3且M2、M3、I2和I3为整数。

在一个实施例中，所述的显示装置的削角电阻电路，还包括：

设置于所述第一区域的第四电阻，所述第四电阻的输入端接所述第一区域的输出端，所述第四电阻的输出端接所述第二区域的输入端；

设置于所述第二区域的第五电阻，所述第五电阻的输入端接所述第二区域的输出端，所述第五电阻的输出端接所述第三区域的输入端；以及

设置于所述第三区域的第六电阻，所述第六电阻的输入端接所述第三区域的输出端，所述第六电阻的输出端接所述地；

其中，所述第一区域的输出端和所述第二区域的输入端通过第一连接线连接、所述第二区域的输出端和所述第三区域的输入端通过第二连接线连接，所述第三区域的输出端和所述地通过第三连接连接，所述第一连接线、所述第二连接线和所述第三连接线中的至多三条断路。

在一个实施例中，R1＝N1*R2＝N1*N2*R3；

其中，R1为第一电阻的阻值，R2为第二电阻的阻值，R3为第三电阻的阻值，N1和N2为大于或等于1的整数。

本申请实施例还提供一种显示装置，包括：

上述的显示装置的削角电阻电路；以及

栅极驱动芯片，所述栅极驱动芯片的基准电压信号端接入基准电压信号，所述栅极驱动芯片的扫描信号输出端输出扫描信号，所述栅极驱动芯片的第一时钟信号端接入第一时钟信号，所述栅极驱动芯片的第二时钟信号端接入第二时钟信号，所述栅极驱动芯片的削角电阻端接所述第一区域的输入端。

在一个实施例中，所述栅极驱动芯片包括：

第一开关电路，所述第一开关电路的受控端构成所述栅极驱动芯片的第一时钟信号端；

第二开关电路，所述第二开关电路的受控端接所述第一开关电路的输入端，所述第二开关电路的输入端构成所述栅极驱动芯片的基准电压信号端；

第三开关电路，所述第三开关电路的输入端接所述第二开关电路的输出端，所述第三开关电路的输出端构成所述栅极驱动芯片的削角电阻端；以及

储能电路，所述储能电路的输入端与所述第三开关电路的受控端共接构成所述栅极驱动芯片的第二时钟信号端，所述储能电路的输出端接地。

在一个实施例中，所述第一开关电路包括第一电子开关和第七电阻，所述第一电子开关的受控端构成所述第一开关电路的受控端，所述第一电子开关的输入端接所述第七电阻的一端，所述第七电阻的另一端构成所述第一开关电路的输入端，所述第一电子开关的输出端接地；

所述第二开关电路包括第二电子开关和第八电阻，所述第二电子开关的受控端和所述第八电阻的一端共接构成所述第二开关电路的受控端，所述第二电子开关的输入端和所述第八电阻的另一端共接构成所述第二开关电路的输入端，所述第二电子开关的输出端构成所述第二开关电路的输出端；

所述第三开关电路包括第三电子开关，所述第三电子开关的受控端构成所述第三开关电路的受控端，所述第三电子开关的输入端构成所述第三开关电路的输入端，所述第三电子开关的输出端构成所述第三开关电路的输出端；

所述储能电路包括电容，所述电容的输入端构成所述储能电路的输入端，所述电容的输出端构成所述储能电路的输出端。

本申请实施例还提供一种显示装置的削角电阻电路实现方法，包括：

在所述显示装置的扇出区设置M1颗级联的第一电阻形成第一区域，从第1颗第一电阻的输入端引出一条连接线构成所述第一区域的输入线，使所述第一区域的输入线接入放电信号，从第1颗至第M1颗第一电阻的输入端和第M1颗第一电阻的输出端各引出一条连接线连接至所述第一区域的输出线，使所述第一区域的输出线接地；

切断所述第一区域中前J1颗第一电阻与所述第一区域的输出线之间的连接线；

其中，0≤J1＜M1且M1和J1为整数。

在一个实施例中，所述的显示装置的削角电阻电路实现方法，还包括：

在所述扇出区设置M2颗级联的第二电阻形成第二区域，从第1颗第二电阻的输入端引出一条连接线构成所述第二区域的输入线，使所述第二区域的输入线与所述第一区域的输出线连接，从第1颗至第M2颗第二电阻的输入端和第M2颗第二电阻的输出端各引出一条连接线连接至所述第二区域的输出线；

在所述扇出区设置M3颗级联的第三电阻形成第三区域，从第1颗第三电阻的输入端引出一条连接线构成所述第三区域的输入线，使所述第三区域的输入线与所述第二区域的输出线连接，从第1颗至第M2颗第三电阻的输入端和第M2颗第三电阻的输出端各引出一条连接线连接至所述第三区域的输出线，使所述第三区域的输出线接所述地；

切断所述第二区域中前J2颗第二电阻与所述第二区域的输出线之间的连接线，切断所述第三区域中前J3颗第三电阻与所述第三区域的输出线之间的连接线；

其中，0≤J2＜M2、0≤J3＜M3且M2、M3、J2和J3为整数。

在一个实施例中，所述的显示装置的削角电阻电路实现方法，还包括：

在所述第一区域设置第四电阻，使所述第四电阻的输入端接所述第一区域的输出线，使所述第四电阻的输出端接所述第二区域的输入线；

在所述第一区域设置第五电阻，使所述第五电阻的输入端接所述第二区域的输出线，使所述第五电阻的输出端接所述第三区域的输入线；

在所述第一区域设置第六电阻，使所述第六电阻的输入端接所述第三区域的输出线，使所述第六电阻的输出端接所述地；

切断所述第一区域的输出线与所述第二区域的输入线之间的连接、所述第二区域的输出线与所述第三区域的输入线之间的连接、所述第三区域的输出线与所述地之间的连接中的至多三个。

本申请实施例通过提供一种显示装置及其削角电阻电路和实现方法，根据对栅极电压进行削角所需的阻值，在显示装置的PCB的扇出区设置由多个电阻串并混联组成的削角电阻电路，实现对栅极电压的削角功能，可以实现对所有电阻的批量控制，并且可以节省在PCB上设置电阻的元件成本和打件成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请的一个实施例提供的削角电阻电路的结构示意图；

图2是本申请的另一个实施例提供的削角电阻电路的结构示意图；

图3是本申请的又一个实施例提供的削角电阻电路的结构示意图；

图4～图5是本申请的一个实施例提供的显示装置的结构示意图；

图6和图7是本申请的一个方法实施例提供的削角电阻电路的结构示意图；

图8和图9是本申请的另一个方法实施例提供的削角电阻电路的结构示意图；

图10是本申请的又一个方法实施例提供的削角电阻电路的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。

本申请实施例提供一种削角电阻电路，其可以应用于任意类型的显示装置，例如，TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示装置)、LCD(Liquid Crystal Display，液晶显示装置)、OLED(Organic ElectroluminesenceDisplay，有机电激光显示装置)、QLED(Quantum Dot Light Emitting Diodes，量子点发光二极管)等。

如图1所示，本申请的一个实施例所提供的削角电阻电路100包括设置于显示装置的扇出区(fan out area)的第一区域10。

在应用中，显示装置的扇出区是指显示面板一侧延伸出的用于进行布线以连接源极驱动芯片和栅极驱动芯片的区域。

如图1所示，在本实施例中，第一区域10包括M1颗级联的第一电阻R1，第1颗第一电阻R1的输入端为第一区域10的输入端，第一区域10的输入端用于接入放电信号，第I1颗至第M1颗第一电阻R1输出端共接构成第一区域10的输出端，第一区域10的输出端接地；

其中，1≤I1≤M1且M1和I1为整数。

在本实施例中，放电信号即是指栅极驱动芯片需要释放的多余的栅极电压的电量，放电信号通过第一区域传递到地，从而实现对多余电量的释放。

在应用中，第一电阻为适用于显示装置的电阻，例如贴片电阻，所有第一电阻的阻值相同。

在应用中，M1和I1的大小可以根据实际需要的削角电阻的阻值来确定，M1和I1的大小与削角电阻的阻值正相关。

在应用中，第一电阻的阻值可以根据实际需要的削角电阻的阻值来确定。

在应用中，要实现阻值为300Ω的削角电阻时，可以通过设定R1＝100Ω，M1≥3且I1＝3来实现，即放电信号依次通过第1颗至第3颗第一电阻组成的串联电路输出到地。

如图1所示，示例性的示出了放电信号依次通过第1颗至第3颗第一电阻组成的串联电路输出到地时的削角电阻电路的结构示意图。

应当理解的是，图1所示的只是本实施例所提供的削角电阻电路的逻辑结构示意图，并不代表其设置在显示装置的扇出区时的实际布线结构。

在一个实施例中，所述M1颗第一电阻通过金属线级联，所述第一区域的输出端通过金属线接地。

在应用中，本实施例所提供的削角电阻电路中任意两个相互连接的元器件之间通过金属线实现连接，金属线可以采用任意电的良导体金属制作，例如，铜线、银线或金线。

如图2所示，本申请的另一实施例所提供的削角电阻电路100包括设置于显示装置的扇出区的第一区域10、第二区域20和第三区域30。

在应用中，显示装置的扇出区是指显示面板一侧延伸出的用于进行布线以连接源极驱动芯片和栅极驱动芯片的区域。

如图2所示，在本实施例中，第一区域10包括M1颗级联的第一电阻R1，第1颗第一电阻R1的输入端为第一区域10的输入端，第一区域10的输入端用于接入放电信号，第I1颗至第M1颗第一电阻R1的输出端共接构成第一区域10的输出端；

第二区域20包括M2颗级联的第二电阻R2，第1颗第二电阻R2的输入端的输入端为第二区域20的输入端，第二区域20的输入端接第一区域10的输出端，第I2颗至第M2颗第二电阻R2的输出端共接构成第二区域20的输出端；

第三区域30包括M3颗级联的第三电阻R3，第1颗第三电阻R3的输入端的输入端为第三区域30的输入端，第三区域30的输入端接第二区域20的输出端，第I3颗至第M3颗第三电阻R3的输出端共接构成第三区域30的输出端，第三区域30的输出端接地；

其中，1≤I2≤M2、1≤I3≤M3且M2、M3、I2和I3为整数。

在本实施例中，放电信号即是指栅极驱动芯片需要释放的多余的栅极电压的电量，放电信号依次通过第一区域、第二区域和第三区域传递到地，从而实现对多余电量的释放。

在应用中，第一电阻、第二电阻和第三电阻都为适用于显示装置的同类型电阻，例如贴片电阻，区别仅在于三者的电阻值不同，所有第一电阻的阻值相同，所有第二电阻的阻值相同，所有第三电阻的阻值相同。本实施例中，“第一”、“第二”和“第三”是用于对阻值不同的电阻进行区分，而非用于限定电阻的类型。

在应用中，M1、M2和M3可以相等也可以不相等，具体根据实际需要的削角电阻的阻值来确定。同理，I1、I2和I3也可以相等或不相等，具体根据实际需要的削角电阻的阻值来确定。M2、M3和I2、I3的大小与削角电阻的阻值正相关。

在一个实施例中，R1＝N1*R2＝N1*N2*R3；

其中，R1为第一电阻的阻值，R2为第二电阻的阻值，R3为第三电阻的阻值，N1和N2为大于或等于1的整数。

在应用中，N1和N2可以相等也可以不相等，具体根据实际需要的削角电阻的阻值来确定。

在一个实施例中，N1＝N2＝10。

在应用中，第一电阻、第二电阻和第三电阻的阻值可以根据实际需要的削角电阻的阻值来确定。

在一个实施例中，R1＝100Ω，R2＝10Ω，R3＝1Ω。

在应用中，要实现阻值为333Ω的削角电阻时，可以通过设定R1＝100Ω，R2＝10Ω，R3＝1Ω，N1＝N2＝10且M1≥3，M2≥3，M3≥3，I1＝I2＝I3＝3来实现，即放电信号依次通过第1颗至第3颗第一电阻、第1颗至第3颗第二电阻以及第1颗至第3颗第三电阻组成的串联电路输出到地。

如图2所示，示例性的示出了放电信号依次通过第1颗至第3颗第一电阻、第1颗至第3颗第二电阻以及第1颗至第3颗第三电阻组成的串联电路输出到地时的削角电阻电路的结构示意图。

应当理解的是，图2所示的只是本实施例所提供的削角电阻电路的逻辑结构示意图，并不代表其设置在显示装置的扇出区时的实际布线结构。

在一个实施例中，所述M1颗第一电阻通过金属线级联，所述M2颗第二电阻通过金属线级联，所述M3颗第三电阻通过金属线级联，所述第一区域的输出端通过金属线与所述第二区域的输入端连接，所述第二区域的输出端通过金属线与所述第三区域的输入端连接，所述第三区域的输出端通过金属线接地。

在应用中，本实施例所提供的削角电阻电路中任意两个相互连接的元器件之间通过金属线实现连接，金属线可以采用任意电的良导体金属制作，例如，铜线、银线或金线。

如图3所示，本申请的又一个实施例提供一种所提供的削角电阻电路100在图2所对应的实施例的基础上还包括：

设置于第一区域10的第四电阻R4，第四电阻R4的输入端接第一区域10的输出端，第四电阻R4的输出端接第二区域20的输入端；

设置于第二区域20的第五电阻R5，第五电阻R5的输入端接第二区域20的输出端，第五电阻R5的输出端接第三区域30的输入端；以及

设置于第三区域30的第六电阻R6，第六电阻R6的输入端接第三区域30的输出端，第六电阻R6的输出端接地；

其中，第一区域10的输出端和第二区域20的输入端通过第一连接线1连接、第二区域20的输出端和第三区域30的输入端通过第二连接线2连接，第三区域30的输出端和地通过第三连接3连接，第一连接线1、第二连接线2和第三连接线3中的至多三条断路。

在应用中，第四电阻、第五电阻和第六电阻都为适用于显示装置的同类型电阻，例如贴片电阻，区别仅在于三者的电阻值不同。本实施例中，“第四”、“第五”和“第六”是用于对阻值不同的电阻进行区分，而非用于限定电阻的类型。

在应用中，第四电阻、第五电阻和第六电阻的阻值可以根据实际需要的削角电阻的阻值来确定。

在一个实施例中，R1＝N3*R4，R2＝N4*R5，R3＝N5*R6；

其中，R4为第四电阻的阻值，R5为第五电阻的阻值，R6为第六电阻的阻值，N3、N4和N5为大于或等于1的整数。

在应用中，N3、N4和N5可以相等也可以不相等，具体根据实际需要的削角电阻的阻值来确定。

在一个实施例中，N1＝N2＝10，N3＝N4＝N5＝5。

在应用中，要实现阻值为682Ω的削角电阻时，可以通过使第一连接线1、第二连接线2和第三连接线3为通路，设定R1＝100Ω，R2＝10Ω，R3＝1Ω，R4＝500，R5＝50，R6＝5，N1＝N2＝10、N3＝N4＝N5＝5且M1≥1，M2≥2，M3≥7，I1＝1，I2＝2，I3＝7来实现，即放电信号依次通过第1颗第一电阻、第四电阻、第1颗和第2颗第二电阻、第五电阻、第1颗至第7颗第三电阻以及第六电阻组成的串联电路输出到地；还可以通过使第一连接线1和第二连接线2为通路、第三连接线3断路，设定R1＝100Ω，R2＝10Ω，R3＝1Ω，R4＝500，R5＝50，N1＝N2＝10、N3＝N4＝N5＝5且M1≥1，M2≥3，M3≥2，I1＝1，I2＝3，I3＝2来实现，即放电信号依次通过第1颗第一电阻、第四电阻、第1颗至第3颗第二电阻、第五电阻以及第1颗和第2颗第三电阻组成的串联电路输出到地。

图3示例性的示出了第一连接线1、第二连接线2和第三连接线3都为通路的情况。

应理解，通过上述实施例中所提供的述削角电阻电路实现任意阻值的削角电阻时，可以有多种实现方式，具体由第一电阻～第六电阻的阻值、第一连接线1、第二连接线2和第三连接线3的通断以及I1～I3、M1～M3和N1～N5的数值大小来决定。

本申请的一个实施例提供一种显示装置，其可以应用于任意类型的显示装置，例如，TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示装置)、LCD(Liquid Crystal Display，液晶显示装置)、OLED(Organic ElectroluminesenceDisplay，有机电激光显示装置)、QLED(Quantum Dot Light Emitting Diodes，量子点发光二极管)等。

如图4所示，本实施例提供的显示装置1000，包括：

上述任一实施例所提供的削角电阻电路100；以及

栅极驱动芯片200，栅极驱动芯片200的基准电压信号端接入基准电压信号VGHF，栅极驱动芯片200的扫描信号输出端输出扫描信号VGH，栅极驱动芯片200的第一时钟信号端接入第一时钟信号GVOFF，栅极驱动芯片200的第二时钟信号端接入第二时钟信号GVON，栅极驱动芯片200的削角电阻端接第一区域10的输入端。

如图5所示，在本实施例中，栅极驱动芯片200包括：

第一开关电路210，第一开关电路210的受控端构成栅极驱动芯片200的第一时钟信号端；

第二开关电路220，第二开关电路220的受控端接第一开关电路210的输入端，第二开关电路220的输入端构成栅极驱动芯片200的基准电压信号端；

第三开关电路230，第三开关电路230的输入端接第二开关电路220的输出端，第三开关电路230的输出端构成栅极驱动芯片200的削角电阻端；以及储能电路240，储能电路240的输入端与第三开关电路230的受控端共接构成栅极驱动芯片200的第二时钟信号端，储能电路240的输出端接地。

在应用中，电子开关电路可以为任意的可以适用于显示装置的能够实现电子开关作用的电路，储能电路可以为任意的可以适用于显示装置的能够实现电子开关作用的电路。

如图5所示，在本实施例中，第一开关电路210包括第一电子开关M1和第七电阻R7，第一电子开关M1的受控端构成第一开关电路210的受控端，第一电子开关M1的输入端接第七电阻R7的一端，第七电阻R7的另一端构成第一开关电路210的输入端，第一电子开关M1的输出端接地；

第二开关电路220包括第二电子开关M2和第八电阻R8，第二电子开关M2的受控端和第八电阻R8的一端共接构成第二开关电路220的受控端，第二电子开关M2的输入端和第八电阻R8的另一端共接构成第二开关电路220的输入端，第二电子开关M2的输出端构成第二开关电路220的输出端；

第三开关电路230包括第三电子开关M3，第三电子开关M3的受控端构成第三开关电路230的受控端，第三电子开关M3的输入端构成第三开关电路230的输入端，第三电子开关M3的输出端构成第三开关电路230的输出端；

储能电路240包括电容C，电容C的输入端构成储能电路240的输入端，电容C的输出端构成储能电路240的输出端。

在应用中，电子开关可以为任意的可以适用于显示装置的能够实现电子开关作用的器件，例如，双极性结型晶体管(bipolar junction transistor，BJT)、场效应晶体管(Field Effect Transistor，FET)或薄膜晶体管(Thin Film Transistor，TFT)等。当应用于液晶显示器时，可以选用薄膜晶体管。

在一个实施例中，场效应晶体管为MOS(metal oxide semiconductor，金属-氧化物-半导体)场效应晶体管。

在一个实施例中，第一电子开关和第三电子开关为N型MOS场效应晶体管，第二电子开关为P型MOS场效应晶体管。

图5中示例性的示出了第一电子开关、第二电子开关和第三电子开关为场效应管。

在本实施例中，所述显示装置还包括：

控制器，所述控制器接所述栅极驱动芯片的基准电压信号端、第一时钟信号端和第二时钟信号端；以及

显示面板，所述显示面板的扫描线接所述栅极驱动芯片的扫描信号端。

在本实施例中，第一时钟信号和第二时钟信号的电压大小不同，第一时钟信号为高电平时，第二时钟信号为低电平。

在应用中，控制器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等，也可以是显示装置的屏驱动板(TCON，Timing Controller)。

本申请的一个实施例提供一种削角电阻电路实现方法，其可以用于实现图1所对应的实施例中的削角电阻电路。所述方法包括：

步骤S101：在所述显示装置的扇出区设置M1颗级联的第一电阻形成第一区域，从第1颗第一电阻的输入端引出一条连接线构成所述第一区域的输入线，使所述第一区域的输入线接入放电信号，从第1颗至第M1颗第一电阻的输入端和第M1颗第一电阻的输出端各引出一条连接线连接至所述第一区域的输出线，使所述第一区域的输出线接地；

步骤S102：切断所述第一区域中前J1颗第一电阻的输入端与所述第一区域的输出线之间的连接线；

其中，0≤J1＜M1且M1和J1为整数。

如图6所示，示例性的示出了若干颗级联的第一电阻R1，第1颗至第M1颗第一电阻的输入端和第M1颗第一电阻的输出端引出的连接线分别标号为1、2、3、……、M1。

在应用中，根据需要的削角电阻的阻值，可以有选择性的切断第一区域中的电阻与输出线之间的连接线，具体由第一区域中电阻的阻值大小来决定。例如，设定第一电阻R1的阻值为100Ω，要实现300Ω的削角电阻时，需要分别切断第一区域中前2颗电阻的输入端与输出线之间的连接线；要实现400Ω的削角电阻时，需要分别切断第一区域中前4颗电阻的输入端与输出线之间的连接线；则要实现100Ω的削角电阻时，需要分别切断第一区域中第1颗电阻的输入端与输出线之间的连接线。

在应用中，连接线可以通过激光切割的方式切断。

如图7所示，示例的示出了通过本实施例所提供的方法，分别切断第一区域中前3颗电阻的输入端与输出线之间的连接线，所实现的削角电阻电路100的结构示意图。

应当理解的是，图6为切断连接线之前，削角电阻电路的布线结构示例图；图7为切断金属线之后，削角电阻电路的布线结构示例图。

本申请的另一个实施例提供一种削角电阻电路实现方法，其可以用于实现图2所对应的实施例中的削角电阻电路。所述方法在图6和图7所对应的实施例的基础之上还包括：

步骤S201、在所述扇出区设置M2颗级联的第二电阻形成第二区域，从第1颗第二电阻的输入端引出一条连接线构成所述第二区域的输入线，使所述第二区域的输入线与所述第一区域的输出线连接，从第1颗至第M2颗第二电阻的输入端和第M2颗第二电阻的输出端各引出一条连接线连接至所述第二区域的输出线；

步骤S202、在所述扇出区设置M3颗级联的第三电阻形成第三区域，从第1颗第三电阻的输入端引出一条连接线构成所述第三区域的输入线，使所述第三区域的输入线与所述第二区域的输出线连接，从第1颗至第M2颗第三电阻的输入端和第M2颗第三电阻的输出端各引出一条连接线连接至所述第三区域的输出线，使所述第三区域的输出线接所述地；

步骤S203、切断所述第二区域中前J2颗第二电阻的输入端与所述第二区域的输出线之间的连接线，切断所述第三区域中前J3颗第三电阻的输入端与所述第三区域的输出线之间的连接线；

其中，0≤J2＜M2、0≤J3＜M3且M2、M3、J2和J3为整数。

如图8所示，示例性的示出了若干颗级联的第二电阻R2和第三电阻R3，第1颗至第M1颗第一电阻的输入端和第M2颗第一电阻的输出端所引出一条连接线分别标号为1、2、3、……、M2；第1颗至第M3颗第一电阻的输入端和第M3颗第一电阻的输出端所引出一条连接线分别表示标号为1、2、3、……、M3。

在应用中，J1、J2和J3可以相等或不相等，具体根据实际需要的削角电阻的阻值来确定。

在一个实施例中，所述连接线和所述输出线为金属线。

在应用中，金属线可以采用任意电的良导体金属制作，例如，铜线、银线或金线。

在应用中，根据需要的削角电阻的阻值，可以有选择性的切断每个电阻区域中的电阻与输出线之间的连接线，具体由每个电阻区域中电阻的阻值大小来决定。例如，设定第一电阻R1的阻值为100Ω，第二电阻R3的阻值为10Ω，第三电阻R3的阻值为1Ω，要实现333Ω的削角电阻时，需要分别切断第一区域、第二区域和第三区域中前3颗电阻的输入端与输出线之间的连接线；要实现444Ω的削角电阻时，需要分别切断第一区域、第二区域和第三区域中前4颗电阻的输入端与输出线之间的连接线；则要实现110Ω的削角电阻时，需要分别切断第一区域和第二区域中第1颗电阻的输入端与输出线之间的连接线。

如图9所示，示例的示出了通过本实施例所提供的方法，分别切断第一区域、第二区域和第三区域中前3颗电阻的输入端与输出线之间的连接线，所实现的削角电阻电路100的结构示意图。

应当理解的是，图8为切断金属线之前，削角电阻电路的布线结构的示例图；图9为切断金属线之后，削角电阻电路的布线结构的示例图。

本申请的又一个实施例提供一种削角电阻电路实现方法，其可以用于实现图3所对应的实施例中的削角电阻电路。所述方法在图8和图9所对应的实施例的基础之上还包括：

步骤S301、在所述第一区域设置第四电阻，使所述第四电阻的输入端接所述第一区域的输出线，使所述第四电阻的输出端接所述第二区域的输入线；

步骤S302、在所述第一区域设置第五电阻，使所述第五电阻的输入端接所述第二区域的输出线，使所述第五电阻的输出端接所述第三区域的输入线；

步骤S303、在所述第一区域设置第六电阻，使所述第六电阻的输入端接所述第三区域的输出线，使所述第六电阻的输出端接所述地；

步骤S304、切断所述第一区域的输出线与所述第二区域的输入线之间的连接、所述第二区域的输出线与所述第三区域的输入线之间的连接、所述第三区域的输出线与所述地之间的连接中的至多三个。

如图10所示，示例性的示出了在图9的基础上额外设置的第四电阻R4、第五电阻R4和第六电阻R6，其中，第一连接线1、第二连接线2和第三连接线3未切断。

本申请实施例通过提供一种显示装置及其削角电阻电路和实现方法，根据对栅极电压进行削角所需的阻值，在显示装置的PCB的扇出区设置由多个电阻串并混联组成的削角电阻电路，实现对栅极电压的削角功能，可以实现对所有电阻的批量控制，并且可以节省在PCB上设置电阻的元件成本和打件成本。

以上所述仅为本申请的可选实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种显示装置的削角电阻电路，其特征在于，包括：

设置于所述显示装置的扇出区的第一区域，所述第一区域包括M1颗级联的第一电阻，第1颗第一电阻的输入端为所述第一区域的输入端，所述第一区域的输入端接入放电信号，第I1颗至第M1颗第一电阻的输出端共接构成所述第一区域的输出端，所述第一区域的输出端接地；

其中，1≤I1≤M1且M1和I1为整数。

2.如权利要求1所述的显示装置的削角电阻电路，其特征在于，还包括：

设置于所述扇出区的第二区域，所述第二区域包括M2颗级联的第二电阻，第1颗第二电阻的输入端的输入端为所述第二区域的输入端，所述第二区域的输入端接所述第一区域的输出端，第I2颗至第M2颗第二电阻的输出端共接构成所述第二区域的输出端；以及

设置于所述扇出区的第三区域，所述第三区域包括M3颗级联的第三电阻，第1颗第三电阻的输入端的输入端为所述第三区域的输入端，所述第三区域的输入端接所述第二区域的输出端，第I3颗至第M3颗第三电阻的输出端共接构成所述第三区域的输出端，所述第三区域的输出端接所述地；

其中，1≤I2≤M2、1≤I3≤M3且M2、M3、I2和I3为整数。

3.如权利要求2所述的显示装置的削角电阻电路，其特征在于，还包括：

设置于所述第一区域的第四电阻，所述第四电阻的输入端接所述第一区域的输出端，所述第四电阻的输出端接所述第二区域的输入端；

设置于所述第二区域的第五电阻，所述第五电阻的输入端接所述第二区域的输出端，所述第五电阻的输出端接所述第三区域的输入端；以及

设置于所述第三区域的第六电阻，所述第六电阻的输入端接所述第三区域的输出端，所述第六电阻的输出端接所述地；

其中，所述第一区域的输出端和所述第二区域的输入端通过第一连接线连接、所述第二区域的输出端和所述第三区域的输入端通过第二连接线连接，所述第三区域的输出端和所述地通过第三连接连接，所述第一连接线、所述第二连接线和所述第三连接线中的至多三条断路。

4.如权利要求2所述的显示装置的削角电阻电路，其特征在于，R1＝N1*R2＝N1*N2*R3；

其中，R1为第一电阻的阻值，R2为第二电阻的阻值，R3为第三电阻的阻值，N1和N2为大于或等于1的整数。

5.一种显示装置，其特征在于，包括：

如权利要求2～4任一项所述的显示装置的削角电阻电路；以及

栅极驱动芯片，所述栅极驱动芯片的基准电压信号端接入基准电压信号，所述栅极驱动芯片的扫描信号输出端输出扫描信号，所述栅极驱动芯片的第一时钟信号端接入第一时钟信号，所述栅极驱动芯片的第二时钟信号端接入第二时钟信号，所述栅极驱动芯片的削角电阻端接所述第一区域的输入端。

6.如权利要求5所述的显示装置，其特征在于，所述栅极驱动芯片包括：

第一开关电路，所述第一开关电路的受控端构成所述栅极驱动芯片的第一时钟信号端；

第二开关电路，所述第二开关电路的受控端接所述第一开关电路的输入端，所述第二开关电路的输入端构成所述栅极驱动芯片的基准电压信号端；

第三开关电路，所述第三开关电路的输入端接所述第二开关电路的输出端，所述第三开关电路的输出端构成所述栅极驱动芯片的削角电阻端；以及

储能电路，所述储能电路的输入端与所述第三开关电路的受控端共接构成所述栅极驱动芯片的第二时钟信号端，所述储能电路的输出端接地。

7.如权利要求6所述的显示装置，其特征在于，所述第一开关电路包括第一电子开关和第七电阻，所述第一电子开关的受控端构成所述第一开关电路的受控端，所述第一电子开关的输入端接所述第七电阻的一端，所述第七电阻的另一端构成所述第一开关电路的输入端，所述第一电子开关的输出端接地；

所述第二开关电路包括第二电子开关和第八电阻，所述第二电子开关的受控端和所述第八电阻的一端共接构成所述第二开关电路的受控端，所述第二电子开关的输入端和所述第八电阻的另一端共接构成所述第二开关电路的输入端，所述第二电子开关的输出端构成所述第二开关电路的输出端；

所述第三开关电路包括第三电子开关，所述第三电子开关的受控端构成所述第三开关电路的受控端，所述第三电子开关的输入端构成所述第三开关电路的输入端，所述第三电子开关的输出端构成所述第三开关电路的输出端；

所述储能电路包括电容，所述电容的输入端构成所述储能电路的输入端，所述电容的输出端构成所述储能电路的输出端。

8.一种显示装置的削角电阻电路实现方法，其特征在于，包括：

在所述显示装置的扇出区设置M1颗级联的第一电阻形成第一区域，从第1颗第一电阻的输入端引出一条连接线构成所述第一区域的输入线，使所述第一区域的输入线接入放电信号，从第1颗至第M1颗第一电阻的输入端和第M1颗第一电阻的输出端各引出一条连接线连接至所述第一区域的输出线，使所述第一区域的输出线接地；

切断所述第一区域中前J1颗第一电阻的输入端与所述第一区域的输出线之间的连接线；

其中，0≤J1＜M1且M1和J1为整数。

9.如权利要求8所述的显示装置的削角电阻电路实现方法，其特征在于，还包括：

在所述扇出区设置M2颗级联的第二电阻形成第二区域，从第1颗第二电阻的输入端引出一条连接线构成所述第二区域的输入线，使所述第二区域的输入线与所述第一区域的输出线连接，从第1颗至第M2颗第二电阻的输入端和第M2颗第二电阻的输出端各引出一条连接线连接至所述第二区域的输出线；

在所述扇出区设置M3颗级联的第三电阻形成第三区域，从第1颗第三电阻的输入端引出一条连接线构成所述第三区域的输入线，使所述第三区域的输入线与所述第二区域的输出线连接，从第1颗至第M2颗第三电阻的输入端和第M2颗第三电阻的输出端各引出一条连接线连接至所述第三区域的输出线，使所述第三区域的输出线接所述地；

切断所述第二区域中前J2颗第二电阻的输入端与所述第二区域的输出线之间的连接线，切断所述第三区域中前J3颗第三电阻的输入端与所述第三区域的输出线之间的连接线；

其中，0≤J2＜M2、0≤J3＜M3且M2、M3、J2和J3为整数。

10.如权利要求9所述的显示装置的削角电阻电路实现方法，其特征在于，还包括：

在所述第一区域设置第四电阻，使所述第四电阻的输入端接所述第一区域的输出线，使所述第四电阻的输出端接所述第二区域的输入线；

在所述第一区域设置第五电阻，使所述第五电阻的输入端接所述第二区域的输出线，使所述第五电阻的输出端接所述第三区域的输入线；

在所述第一区域设置第六电阻，使所述第六电阻的输入端接所述第三区域的输出线，使所述第六电阻的输出端接所述地；

切断所述第一区域的输出线与所述第二区域的输入线之间的第一连接线、所述第二区域的输出线与所述第三区域的输入线之间的第二连接线、所述第三区域的输出线与所述地之间的第三连接线中的至多三个。