CN109657315A - 一种敏感电路的版图设计方法及版图 - Google Patents

Abstract

本发明公开了一种敏感电路的版图设计方法及版图，该方法用于清除金属密度不足，包括如下步骤：如果敏感电路的版图的金属密度没有达到要求，则从焊盘上引入一条金属线；在所述敏感电路版图的周边和内部添加若干满足金属密度要求的衬底接触，以提高敏感电路版图金属密度；同时，将所述衬底接触连接到所述金属线上。本发明用于消除金属密度不足，同时保证芯片的性能不受影响。

Description

一种敏感电路的版图设计方法及版图

技术领域

本发明涉及集成电路版图设计领域，特别涉及一种敏感电路的版图设计方法及版图。

背景技术

在芯片设计过程中，存在着金属线分布不均的问题，这些在设计中不构成威胁，但在芯片生产过程中，金属密度不足会导致应力问题，越小尺寸的工艺应力体现的越明显，为了避免应力问题芯片制造厂都会把每层金属的金属密度定义在设计规则中，局部密度和整体密度都有要求，现在绝大多数芯片消除金属密度不足的方法是利用CALIBRE汇编语句实现自动添加金属DUMMY。

众所周知敏感电路是容易因外界干扰而改变性能的电路，敏感电路的周边和内部绝对不能随便添加金属DUMMY，添加的金属DUMMY会增加与周边金属的电容，引入串扰，因此敏感电路不能利用CALIBRE汇编语句实现自动添加金属DUMMY。

现在对于敏感电路金属密度不足的处理方法有两种：

一、通过熟悉电路的工程师手动添加金属线，在添加金属线的时候远离敏感信号和敏感器件，通过加宽、叠层和延长版图中原有的金属线来消除金属密度不足，然而随着工艺尺寸变小，工艺厂对金属密度的局部区域定义越来越小，例如在110nm时只是对整个chip区域和1000X 1000微米的区域有金属密度的要求，到55nm时金属密度的局部区域就变为50X 50微米，通过这种手动添加金属线的方法越来越难消除金属密度不足的问题，即使全部消除也会增加金属线之间的串扰，对芯片性能产生影响。

二、为了保证敏感电路的性能选择忽略金属密度不足的问题，这样虽然不会增加金属信号线间的串扰，但是会增加芯片的应力，随着CMOS器件的不断缩小，应力对器件的影响越来越明显，具体体现为从全芯片来看金属密度过小，则需要刻蚀掉的金属就多，很容易造成刻蚀不净而引起信号线间的短路，从局部来看，在进行平整化工艺的时候，金属密度较低的区域，相比于金属密度较高的区域会形成更薄的表面，容易产生凹陷，这样在进行后续生产的时候，会造成大量的器件工艺波动，严重影响生产良率以及器件性能。

发明内容

随着工艺尺寸的不断缩小，金属密度带来的应力问题将越来越明显，忽略金属密度不足变得越来越不可取，但针对敏感电路采用现有的方法手动添加金属线难免会引入金属线间的串扰，从而影响敏感电路的性能。

为了解决上述问题，本发明公开了一种敏感电路的版图设计方法及版图，所述敏感电路的版图设计方法用于消除敏感电路版图金属密度不足，包括如下步骤：

S1：判断敏感电路的版图的金属密度是否达到要求；

S2：如果敏感电路的版图的金属密度没有达到要求，则从焊盘上引入一条金属线；

S3：在所述敏感电路版图的周边和内部添加若干满足金属密度要求的衬底接触，以提高敏感电路版图金属密度；

S4：将所述衬底接触连接到所述金属线上。

优选地，如果添加衬底接触后敏感电路版图金属密度仍没有达到要求，则在所述步骤S4后还包括如下步骤：

S5：再次判断敏感电路的版图的金属密度是否达到要求；

S6：如果敏感电路的版图的金属密度仍没有达到要求，则在各金属密度不足的区域添加相应的金属层连接至所述金属线上，直至敏感电路的版图的金属密度达到要求。

优选地，对于N阱CMOS工艺，所述金属线从接地焊盘引入；对于P阱CMOS工艺，所述金属线从电源焊盘引入。

优选地，所述步骤S2中，所述金属线的电阻小于0.5欧姆。

优选地，所述步骤S2中，所述金属线可以是任意金属层或者金属层之间的叠加。

优选地，所述步骤S3中，对于N阱CMOS工艺，所述敏感电路版图的内部具体为除N阱区域外的场氧区；对于P阱CMOS工艺，所述敏感电路版图的内部具体为除P阱区域外的场氧区。

优选地，所述步骤S3中，对于N阱CMOS工艺，添加的衬底接触为P型衬底接触；对于P阱CMOS工艺，添加的衬底接触为N型衬底接触。

优选地，所述步骤S4中，将所述衬底接触连接到所述金属线上的方法具体为在所述衬底接触和金属线间打满通孔和过孔。

优选地，所述步骤S6中，在金属密度不足的区域添加相应的金属层时依次从底层的金属密度不足的区域到高层金属密度不足的区域逐层进行添加。

本发明还提供了一种敏感电路的版图，所述敏感电路的版图采用上述任一所述的敏感电路的版图设计方法进行设计。

与现有技术相比，本发明存在以下技术效果：

1、本发明在敏感电路周边和内部手动添加衬底接触并连接至从焊盘引入的金属线，以解决金属密度不足问题，同时保证芯片的性能不受影响。

2、本发明在添加衬底接触后仍未达到金属密度要求，则进一步在各金属密度不足的区域添加相应的金属层连接至所述金属线上，以彻底解决金属密度不足问题。

3、本发明通过单独从接地焊盘或电源焊盘上引出金属线，以避免不同电路模块间的干扰。

4、本发明通过将衬底接触连接到金属线上，使衬底电位和地电位非常接近，保证了晶体管和衬底的PN结反偏，提高了芯片的性能。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：

图1为本发明实施例敏感电路的版图设计方法的流程图；

图2为N阱CMOS工艺中PMOS晶体管和NMOS晶体管的剖面图；

图3为本发明实施例敏感电路的版图设计方法添加P型衬底接触后PMOS晶体管和NMOS晶体管的剖面图；

图4为P阱CMOS工艺中PMOS晶体管和NMOS晶体管的剖面图；

图5为本发明实施例敏感电路的版图设计方法添加N型衬底接触后PMOS晶体管和NMOS晶体管的剖面图；

图6为本发明实施例敏感电路的版图设计方法在添加的衬底接触和金属线间打满通孔和过孔的结构剖面图；

图7为本发明实施例敏感电路的版图设计方法添加的衬底接触与金属线的位置关系示意图。

具体实施方式

以下将结合附图对本发明提供的一种敏感电路的版图设计方法及版图进行详细的描述，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例，本领域技术人员在不改变本发明精神和内容的范围内，能够对其进行修改和润色。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明用于消除金属密度不足，同时保证芯片的性能不受影响。针对敏感电路的版图的金属密度没有达到要求的情况，首先通过添加衬底接触并连接到从焊盘上引入金属线进行解决；如果通过添加衬底接触的方法仍无法达到金属密度要求，则进一步在各个金属密度不足的区域添加相应的金属层并连接至金属线上，直至敏感电路的版图的金属密度达到要求。

具体地，请参考图1，一种敏感电路的版图设计方法，所述敏感电路的版图设计方法用于在保证芯片性能质量的前提下，消除敏感电路版图金属密度不足，包括如下步骤：

S1：判断敏感电路的版图的金属密度是否达到要求；本实施例中，根据芯片制造厂提供的设计规则(DRC，Design Rule Check)文件检测判断金属密度是否达到要求；

S2：如果敏感电路的版图的金属密度没有达到要求，则从焊盘上引入一条金属线；通过单独从焊盘引入一条金属线，可以避免不同电路模块间的相互干扰；

S3：在所述敏感电路版图的周边和内部添加若干满足金属密度要求的衬底接触，以提高敏感电路版图金属密度；

S4：将所述衬底接触连接到所述金属线上；

具体地，以N阱CMOS工艺为例进行说明，请参考图2和图3，所有NMOS晶体管的衬底都是P型外延层，而且整个P型外延层只能接地电位；其中，每个NMOS晶体管都有各自的衬底端和衬底接触，但是，每个NMOS晶体管的衬底接触都在NMOS晶体管的附近，而且这些衬底接触数量有限且分布不均匀，从而使得P型衬底的电位到地的阻抗很大；进一步地，由于P型衬底是所有NMOS晶体管公用的，因而，每个NMOS晶体管的电位变动都会耦合到P型衬底，进而影响到其他所有NMOS晶体管；因此，通过添加衬底接触，并将添加的衬底接触连接到从接地焊盘引入的金属线上，一方面使得P型衬底的电位和地电位非常接近，另一方面，保证NMOS晶体管和P型衬底的PN结反偏，提高芯片的性能。对于P阱CMOS工艺，请参考图4和图5，其原理与N阱CMOS工艺类似，此处不再赘述。

其中，图7给出了添加的衬底接触与金属线间的位置关系的一种示例，根据敏感电路版图的实际设计需要可在合适的位置添加衬底接触。

作为一种实施例，如果添加衬底接触后敏感电路版图金属密度仍没有达到要求，则在所述敏感电路的版图设计方法在所述步骤S4后还包括如下步骤：

S5：再次判断敏感电路的版图的金属密度是否达到要求；

S6：如果敏感电路的版图的金属密度仍没有达到要求，则在各金属密度不足的区域添加相应的金属层并连接至所述金属线上，直至敏感电路的版图的金属密度达到要求。

针对在敏感电路版图添加衬底接触后仍无法达到金属密度要求的情况，步骤S5和S6进一步在各个金属密度不足的区域添加相应的金属层并连接至金属线，直至达到金属密度要求为止。

作为一种实施例，所述步骤S2中，对于N阱CMOS工艺，所述金属线从接地焊盘引入；对于P阱CMOS工艺，所述金属线从电源焊盘引入。

进一步地，所述步骤S2中，引入的所述金属线的电阻小于0.5欧姆。根据金属线的电阻的计算公式：R＝ρ*l/w和金属线的压降的计算公式：Vo＝I*R，公式中，R为金属线的电阻，ρ为金属线的方块电阻，l为从焊盘到敏感电路的金属线的长度，w为金属线的宽度，Vo为金属线的压降，I为金属线的电流，可见，金属线的电阻越小，其压降就会越小。因此，通过限定金属线的电阻在一定范围内，一方面可以控制压降，另一方面还可以避免不同模块版图之间以及地线之间的相互干扰。

作为一种实施例，所述步骤S2中，所述金属线可以是任意金属层或者金属层之间的叠加。

作为一种实施例，所述步骤S3中，对于N阱CMOS工艺，所述敏感电路版图的内部具体为除N阱区域外的场氧区；对于P阱CMOS工艺，所述敏感电路版图的内部具体为除P阱区域外的场氧区。

作为一种实施例，所述步骤S3中，对于N阱CMOS工艺，添加的衬底接触为P型衬底接触；对于P阱CMOS工艺，添加的衬底接触为N型衬底接触。

作为一种实施例，所述步骤S4中，将所述衬底接触连接到所述金属线上的方法具体为在所述衬底接触和金属线间打满通孔和过孔，在满足芯片制造厂的设计规则下，尽可能多打通孔和过孔。请参考图6，将所有添加的衬底接触和金属线之间打满通孔和过孔，使得所有添加的衬底接触和金属线形成电位稳定的屏蔽线。其中，电位稳定的屏蔽线给信号线造成的寄生比较均衡，信号的变动就不会让屏蔽线电位出现浮动，从而也不会耦合到别的信号线上，减小甚至杜绝信号线间的串扰。此处，图6中的通孔和过孔的分布仅为一种实施方式，这里对任何形式的通孔和过孔的分布不做限制，对于过孔与过孔之间、通孔与通孔之间、金属线包围过孔和通孔、衬底接触包围的过孔和通孔都需要满足相应的设计规则要求。

作为一种实施例，所述步骤S6中，在金属密度不足的区域添加相应的金属层时依次从底层的金属密度不足的区域到高层金属密度不足的区域逐层进行添加，直至达到金属密度要求为止。

本发明还提供了一种敏感电路的版图，所述敏感电路的版图采用上述任一所述的敏感电路的版图设计方法进行设计。具体设计方法请参考上述说明，此处不作赘述。

以上公开的仅为本申请的一个具体实施例，但本申请并非局限于此，任何本领域的技术人员能思之的变化，都应落在本申请的保护范围内。

Claims (10)

1.一种敏感电路的版图设计方法，其特征在于，所述敏感电路的版图设计方法用于消除敏感电路版图金属密度不足，包括如下步骤：

S1：判断敏感电路的版图的金属密度是否达到要求；

S2：如果敏感电路的版图的金属密度没有达到要求，则从焊盘上引入一条金属线；

S3：在所述敏感电路版图的周边和内部添加若干满足金属密度要求的衬底接触，以提高敏感电路版图金属密度；

S4：将所述衬底接触连接到所述金属线上。

2.根据权利要求1所述的敏感电路的版图设计方法，其特征在于，如果添加所述衬底接触后敏感电路版图金属密度仍没有达到要求，则在所述步骤S4后还包括如下步骤：

S5：再次判断敏感电路的版图的金属密度是否达到要求；

S6：如果敏感电路的版图的金属密度仍没有达到要求，则在各金属密度不足的区域添加相应的金属层连接至所述金属线上，直至敏感电路的版图的金属密度达到要求。

3.根据权利要求1或2所述的敏感电路的版图设计方法，其特征在于，对于N阱CMOS工艺，所述金属线从接地焊盘引入；对于P阱CMOS工艺，所述金属线从电源焊盘引入。

4.根据权利要求1或2所述的敏感电路的版图设计方法，其特征在于，所述步骤S2中，所述金属线的电阻小于0.5欧姆。

5.根据权利要求1或2所述的敏感电路的版图设计方法，其特征在于，所述步骤S2中，所述金属线可以是任意金属层或者金属层之间的叠加。

6.根据权利要求1或2所述的敏感电路的版图设计方法，其特征在于，所述步骤S3中，对于N阱CMOS工艺，所述敏感电路版图的内部具体为除N阱区域外的场氧区；对于P阱CMOS工艺，所述敏感电路版图的内部具体为除P阱区域外的场氧区。

7.根据权利要求1或2所述的敏感电路的版图设计方法，其特征在于，所述步骤S3中，对于N阱CMOS工艺，添加的所述衬底接触为P型衬底接触；对于P阱CMOS工艺，添加的所述衬底接触为N型衬底接触。

8.根据权利要求1或2所述的敏感电路的版图设计方法，其特征在于，所述步骤S4中，将所述衬底接触连接到所述金属线上的方法具体为在所述衬底接触和金属线间打满通孔和过孔。

9.根据权利要求2所述的敏感电路的版图设计方法，其特征在于，所述步骤S6中，在金属密度不足的区域添加相应的金属层时依次从底层的金属密度不足的区域到高层金属密度不足的区域逐层进行添加。

10.一种敏感电路的版图，其特征在于，所述敏感电路的版图采用如权利要求1～9任一所述的敏感电路的版图设计方法进行设计。