CN112838162B - 一种圆形片上高压隔离电容 - Google Patents
一种圆形片上高压隔离电容 Download PDFInfo
- Publication number
- CN112838162B CN112838162B CN201911168394.0A CN201911168394A CN112838162B CN 112838162 B CN112838162 B CN 112838162B CN 201911168394 A CN201911168394 A CN 201911168394A CN 112838162 B CN112838162 B CN 112838162B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- plate
- isolation
- chip
- polar plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 148
- 238000002955 isolation Methods 0.000 title claims abstract description 66
- 230000003071 parasitic effect Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种圆形片上高压隔离电容,涉及集成电路领域,所述隔离电容包括由顶层金属TM构成的电容上极板,由第一层金属M1构成的电容下极板,位于电容上极板与电容下极板之间的SiO2介质,位于电容下极板下方的芯片衬底,所述隔离电容还包括位于电容下极板正下方、芯片衬底上的高阻介质层,所述高阻介质层为悬空电位;所述电容上极板与电容下极板为同心圆。本发明能够解决高压冲击时可能产生的尖端放电问题,提高隔离电容耐压能力;解决半导体制造工艺中顶层金属和下层金属对齐偏差所导致的隔离电容值变小的问题,提高有效电容值;将隔离电容上极板到芯片衬底的寄生电容转化为电容上极板到电容下极板的有效电容,减小有效信号损失。
Description
技术领域
本发明涉及集成电路领域,特别是涉及一种圆形片上高压隔离电容。
背景技术
片上隔离电容广泛应用于标准数字隔离、接口隔离、总线隔离、隔离运放、隔离电源、隔离驱动等隔离芯片中。目前,圆角矩形的片上隔离电容是常用的隔离电容结构。
如图1所示,电容上极板1由芯片顶层金属TM构成,电容下极板2由第一层金属M1构成,芯片衬底3为整个芯片的衬底;如图2所示,电容上极板1和电容下极板2均为圆角矩形,并且大小相同,上下对齐放置;电容上极板1和电容下极板2之间为电解质SiO2,由电解质SiO2提供电容的耐压能力;其中,隔离电容做成圆角矩形的目的是为了避免尖端放电。隔离电容提供隔离耐压能力之外还提供了一条高频信号通路,如图3所示,电容上极板1到芯片衬底3存在寄生电容Cpp,电容下极板2到芯片衬底3存在寄生电容Cnp,电容上极板1与电容下极板2之间存在寄生电容Ciso,高频信号通过寄生电容Ciso从电容上极板1传递到电容下极板2或者从电容下极板2传输到电容上极板1,而Cpp与Cnp两个寄生电容对信号有衰减作用。
上述的圆角矩形的片上隔离电容是存在以下缺陷:
1、电容的圆角半径不够大,一般只有10um~20um,如图2所示,如果出现高压击穿失效,失效位置会集中在圆角附近,这是限制片上高压电容耐压能力的原因之一。
2、电容极板1和电容下极板2一般为相同大小,如图1中所示,这样的结构存在两个问题:
a.集成电路制造工艺中不能保证电容上极板1和电容下极板2完全对齐,特别是顶层金属以及底层金属之间,总会存在一些偏差,导致实际制造出的隔离电容容值相对于设计预期值偏小;
b.电容上极板1到芯片衬底3会存在侧边寄生电容Cpp,如图3所示,该电容值一般在10fF以上,该寄生电容Cpp会导致高频信号在隔离电容传输路径上进一步衰减。
3、电容下极板2正下方为0电位的芯片衬底3,电容下极板2与芯片衬底3形成了寄生电容Cnp,该电容不可避免的会产生>100fF的寄生,对高频信号会有强烈的衰减作用。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种圆形片上高压隔离电容,能够解决高压冲击时可能产生的尖端放电问题,提高隔离电容耐压能力;能够解决半导体制造工艺中顶层金属和下层金属对齐偏差所导致的隔离电容值变小的问题,提高有效电容值;能够将隔离电容上极板到芯片衬底的寄生电容转化为上极板到下极板的有效电容,减小有效信号损失;能够减小电容下极板到芯片衬底的寄生电容,减小有效信号损失。
为实现上述目的及其他相关目的,本发明提供一种圆形片上高压隔离电容,所述隔离电容包括由顶层金属TM构成的电容上极板,由第一层金属M1构成的电容下极板,位于电容上极板与电容下极板之间的SiO2介质,位于电容下极板下方的芯片衬底,所述隔离电容还包括位于电容下极板正下方、芯片衬底上的高阻介质层;;所述电容上极板与电容下极板为同心圆。
本发明通过将电容上极板与电容下极板为同心圆,由于相同面积的圆形片上高压隔离电容相比于传统的方形圆角的片上隔离电容的圆角半径更大,能够有效抑制尖端放电问题;在相同工艺下,圆形片上高压隔离电容耐压能力要高于传统的方形圆角的片上隔离电容的耐压能力。
于本发明的一实施例中,所述高阻介质层为NWELL(N掺杂阱)层;相比于传统的方形圆角的片上隔离电容,圆形片上高压隔离电容的电容下极板到芯片衬底的距离增加,能够有效减小电容下极板到0电位的寄生电容,较小了有效信号的衰减。
于本发明的一实施例中,所述NWELL层为悬空电位。
于本发明的一实施例中,所述电容下极板的半径大于电容上极板的半径。
于本发明的一实施例中,所述电容下极板的半径至少为电容上极板半径的1.1倍。
本发明电容下极板能够起到屏蔽电容上极板到芯片衬底侧边的寄生电容Cpp的作用,同时将电容上极板到电容下极板的侧边寄生电容Cpp加入寄生电容Ciso中,即消除了导致信号衰减的寄生电容Cpp,还增加了有助于信号传输的寄生电容Ciso;因此能够有效减小信号衰减的同时增加隔离电容的寄生电容Ciso的有效容值;也解决了圆角矩形的片上隔离电容中存在的电容上极板与电容下极板不对齐所导致的寄生电容Ciso有效电容值变小的问题。
如上所述,本发明的一种圆形片上高压隔离电容,具有以下有益效果:
1.本发明解决了高压冲击时可能产生的尖端放电问题,提高片上隔离电容耐压能力。
2.本发明解决了半导体制造工艺中顶层金属和下层金属对齐偏差所导致的隔离电容值变小的问题,提高有效电容值。
3.本发明将隔离电容上极板到芯片衬底的寄生电容转化为电容上极板到电容下极板的有效电容,减小有效信号损失。
4.本发明能够减小电容下极板到芯片衬底的寄生电容,减小有效信号损失。
附图说明
图1显示为现有技术中公开的片上隔离电容的主视图。
图2显示为现有技术中公开的片上隔离电容的俯视图。
图3显示为现有技术中公开的片上隔离电容寄生示意图。
图4显示为本发明实施例中公开的圆形片上高压隔离电容的主视图。
图5显示为本发明实施例中公开的圆形片上高压隔离电容的俯视图。
图6显示为本发明实施例中公开的圆形片上高压隔离电容寄生示意图。
图中标记:1-电容上极板,2-电容下极板,3-芯片衬底,4-高阻介质层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图4所示,本发明提供一种圆形片上高压隔离电容,所述隔离电容包括由顶层金属TM构成的电容上极板1,由第一层金属M1构成的电容下极板2,位于电容上极板1与电容下极板2之间的SiO2介质,位于电容下极板2下方的芯片衬底3,所述隔离电容还包括设置于芯片衬底3上的高阻介质层4;如图5所示,所述电容上极板1与电容下极板2为同心圆。
本发明通过将电容上极板1与电容下极板2为同心圆,由于相同面积的圆形片上高压隔离电容相比于传统的方形圆角的片上隔离电容的圆角半径更大,能够有效抑制尖端放电问题;在相同工艺下,圆形片上高压隔离电容耐压能力要高于传统的方形圆角的片上隔离电容的耐压能力。
具体的,所述高阻介质层4为NWELL层(NWELL即为N掺杂阱),所述NWELL层为悬空电位;相比于传统的方形圆角的片上隔离电容,圆形片上高压隔离电容的电容下极板2到芯片衬底3的距离增加(由于增加了高阻介质层,因此电容下极板2到芯片衬底3的距离会随之增加),能够有效减小电容下极板2到0电位的寄生电容,较小了有效信号的衰减。
所述电容下极板2的半径大于电容上极板1的半径;具体的,所述电容下极板2的半径至少为电容上极板1半径的1.1倍。如图6所示,本发明电容下极板2能够起到屏蔽电容上极板1到芯片衬底3侧边的寄生电容Cpp的作用,同时将电容上极板1到电容下极板2的侧边的寄生电容Cpp加入寄生电容Ciso中,即消除了导致信号衰减的寄生电容Cpp,还增加了有助于信号传输的寄生电容Ciso;因此能够有效减小信号衰减的同时增加隔离电容的寄生电容Ciso的有效容值;也解决了圆角矩形的片上隔离电容中存在的电容上极板1与电容下极板2不对齐所导致的寄生电容Ciso有效电容值变小的问题。
综上所述,本发明能够解决高压冲击时可能产生的尖端放电问题,提高隔离电容耐压能力;能够解决半导体制造工艺中顶层金属和下层金属对齐偏差所导致的隔离电容值变小的问题,提高有效电容值;能够将隔离电容上极板1到芯片衬底3的寄生电容转化为电容上极板1到电容下极板2的有效电容,减小有效信号损失;能够减小电容下极板2到芯片衬底3的寄生电容,减小有效信号损失。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (4)
1.一种圆形片上高压隔离电容,所述隔离电容包括由顶层金属TM构成的电容上极板(1),由第一层金属M1构成的电容下极板(2),位于电容上极板(1)与电容下极板(2)之间的SiO2介质,位于电容下极板(2)下方的芯片衬底(3),其特征在于:所述隔离电容还包括位于电容下极板(2)正下方、芯片衬底(3)上的高阻介质层(4),其中通过增加高阻介质层(4),使得电容下极板(2)到芯片衬底(3)的距离随之增加,从而减小电容下极板(2)到0电位的寄生电容;所述电容上极板(1)与电容下极板(2)为同心圆;所述电容下极板(2)的半径大于电容上极板(1)的半径。
2.根据权利要求1所述的圆形片上高压隔离电容,其特征在于:所述高阻介质层(4)为NWELL层。
3.根据权利要求2所述的圆形片上高压隔离电容,其特征在于:所述NWELL层为悬空电位。
4.根据权利要求1所述的圆形片上高压隔离电容,其特征在于:所述电容下极板(2)的半径至少为电容上极板(1)半径的1.1倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911168394.0A CN112838162B (zh) | 2019-11-25 | 2019-11-25 | 一种圆形片上高压隔离电容 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911168394.0A CN112838162B (zh) | 2019-11-25 | 2019-11-25 | 一种圆形片上高压隔离电容 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112838162A CN112838162A (zh) | 2021-05-25 |
CN112838162B true CN112838162B (zh) | 2024-05-17 |
Family
ID=75922340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911168394.0A Active CN112838162B (zh) | 2019-11-25 | 2019-11-25 | 一种圆形片上高压隔离电容 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112838162B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117316930B (zh) * | 2023-11-29 | 2024-01-26 | 北京智芯微电子科技有限公司 | 隔离电容以及隔离电容的制备方法 |
CN117316931B (zh) * | 2023-11-29 | 2024-02-06 | 北京智芯微电子科技有限公司 | 隔离电容以及隔离电容的制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1988158A (zh) * | 2005-12-23 | 2007-06-27 | 上海华虹Nec电子有限公司 | 一种平板电容及其实现方法 |
CN101174583A (zh) * | 2006-11-01 | 2008-05-07 | 中兴通讯股份有限公司 | 一种降低模拟电路中寄生电容的方法 |
CN102194895A (zh) * | 2010-03-16 | 2011-09-21 | 炬力集成电路设计有限公司 | 一种集成电路及其中的电容 |
CN105140305A (zh) * | 2015-09-08 | 2015-12-09 | 福建省福芯电子科技有限公司 | 高性能高压平板电容及退磁采样电路 |
CN105512714A (zh) * | 2014-09-26 | 2016-04-20 | 上海思立微电子科技有限公司 | 一种指纹识别传感器及其感应区域 |
CN205319034U (zh) * | 2015-12-31 | 2016-06-15 | 昆山萬豐電子有限公司 | 一种单层片式陶瓷电容器 |
CN106411136A (zh) * | 2016-08-25 | 2017-02-15 | 浙江大学 | 一种隔离型功率变换器基于高压电容耦合的控制芯片 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112004002962A5 (de) * | 2004-06-25 | 2007-07-12 | Technische Universität Braunschweig Carolo-Wilhelmina | Mehrschichtkondensator und integriertes Schaltungsmodul |
-
2019
- 2019-11-25 CN CN201911168394.0A patent/CN112838162B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1988158A (zh) * | 2005-12-23 | 2007-06-27 | 上海华虹Nec电子有限公司 | 一种平板电容及其实现方法 |
CN101174583A (zh) * | 2006-11-01 | 2008-05-07 | 中兴通讯股份有限公司 | 一种降低模拟电路中寄生电容的方法 |
CN102194895A (zh) * | 2010-03-16 | 2011-09-21 | 炬力集成电路设计有限公司 | 一种集成电路及其中的电容 |
CN105512714A (zh) * | 2014-09-26 | 2016-04-20 | 上海思立微电子科技有限公司 | 一种指纹识别传感器及其感应区域 |
CN105140305A (zh) * | 2015-09-08 | 2015-12-09 | 福建省福芯电子科技有限公司 | 高性能高压平板电容及退磁采样电路 |
CN205319034U (zh) * | 2015-12-31 | 2016-06-15 | 昆山萬豐電子有限公司 | 一种单层片式陶瓷电容器 |
CN106411136A (zh) * | 2016-08-25 | 2017-02-15 | 浙江大学 | 一种隔离型功率变换器基于高压电容耦合的控制芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN112838162A (zh) | 2021-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112838162B (zh) | 一种圆形片上高压隔离电容 | |
CN102832194B (zh) | 电容结构 | |
US9633940B2 (en) | Structure and method for a high-K transformer with capacitive coupling | |
ITVI20100339A1 (it) | Struttura di connessione per un circuito integrato con funzione capacitiva | |
WO2021139600A1 (zh) | 一种提高mim电容高频可靠性的版图结构及其实现方法 | |
US8125290B2 (en) | Apparatus for silencing electromagnetic noise | |
CN216056953U (zh) | 滤波器和电子设备 | |
CN102938400A (zh) | 一种电感结构 | |
US20150179629A1 (en) | Semiconductor structure for electrostatic discharge protection | |
GB2581952A (en) | A high voltage device | |
US7479698B2 (en) | Bonding pad structure disposed in semiconductor device and related method | |
JP2013207621A (ja) | Ebg構造体および半導体装置 | |
JPH04340732A (ja) | 実装回路装置 | |
US7586195B2 (en) | Semiconductor device | |
KR101823232B1 (ko) | 공통 모드 필터 | |
CN102891186A (zh) | 保护二极管以及具备该保护二极管的半导体装置 | |
CN102956622A (zh) | 一种电感结构 | |
CN106409809B (zh) | 一种带有电容器的半导体器件 | |
EP3703124A1 (en) | Capacitor | |
US9515032B1 (en) | High-frequency package | |
US20220375848A1 (en) | Semiconductor structure | |
CN203553152U (zh) | 半导体器件 | |
CN102339836B (zh) | 绝缘体上硅器件 | |
US20220254717A1 (en) | Semiconductor Device And Manufacturing Method Therefor | |
CN203659880U (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |