CN109643576B - 用于管理非易失性存储器装置中的漂移的分界电压的确定 - Google Patents
用于管理非易失性存储器装置中的漂移的分界电压的确定 Download PDFInfo
- Publication number
- CN109643576B CN109643576B CN201780053281.9A CN201780053281A CN109643576B CN 109643576 B CN109643576 B CN 109643576B CN 201780053281 A CN201780053281 A CN 201780053281A CN 109643576 B CN109643576 B CN 109643576B
- Authority
- CN
- China
- Prior art keywords
- volatile memory
- voltage
- memory device
- read
- demarcation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Read Only Memory (AREA)
Abstract
在将非易失性存储器装置下电之前,将预定模式的位写到非易失性存储器装置。对非易失性存储器装置施加多个电压以便确定多个电压中的哪个电压允许以最少量的错误读预定模式的位。将确定的电压设置成用于从非易失性存储器装置进行读的分界电压。
Description
背景技术
易失性存储器是其的内容在到易失性存储器的功率被关闭或中断时被擦除的一种类型的计算机存储器。例如,动态随机存取存储器(DRAM)是一种类型的易失性存储器。非易失性存储器是甚至在已经历功率循环(即,被关闭并且然后再被打开)之后仍可保留存储的信息的一种类型的计算机存储器。换句话说,非易失性存储器可持久地存储数据。非易失性存储器的示例包括只读存储器(ROM)、闪速存储器等。
双列直插式存储器模块(DIMM)是包括一系列存储器集成电路的存储器装置。此类模块可被安装在印刷电路板上,并且可被设计成供在计算装置中使用。计算装置中的中央处理单元(CPU)可访问DIMM以便执行读或写操作。DIMM可由易失性或非易失性存储器集成电路组成。
固态驱动器(SSD)是使用集成电路组件作为存储器以便持久地存储数据的存储器装置。许多类型的SSD利用基于NAND的闪速存储器,其中基于NAND的闪速存储器可在经历功率循环之后保留数据。
附图说明
现在参考附图,其中类似参考数字通篇中表示对应部分:
图1图示了根据某些实施例的计算环境的框图,其中主机被耦合到由非易失性存储器组成的非易失性存储器装置;
图2图示了根据某些实施例的示出如何施加分界电压以便从非易失性存储器单元读数据的框图;
图3图示了根据某些实施例的示出对于非易失性存储器单元阈值电压如何随时间增大的框图;
图4图示了根据某些实施例的示出漂移对阈值电压的影响的框图;
图5图示了根据某些实施例的示出用于设置分界电压的第一操作的流程图;
图6图示了根据某些实施例的示出用于设置分界电压的第二操作的流程图;
图7图示了根据某些实施例的示出用于设置分界电压的第三操作的流程图;
图8图示了根据某些实施例的示出用于改进在确定分界电压中的等待时间的机制的框图;
图9图示了根据某些实施例的在其中确定分界电压的双列直插式存储器模块(DIMM)的框图;以及
图10图示了根据某些实施例的包括控制器、主机、非易失性存储器装置、DIMM、SSD或计算装置的系统的框图。
具体实施方式
在以下描述中,对形成其一部分并示出若干个实施例的附图进行参考。被理解的是,可利用其它实施例,并且可进行结构的和操作的改变。
一旦将数据写到非易失性存储器装置,则需要被施加到非易失性存储器装置以便正确地读数据的电压可随时间而增大。如果代替确定需要被施加以便正确地读数据的合适电压而使用静态电压,则很可能会读不正确的数据。并且,当将非易失性存储器装置断电并且然后接着将非易失性存储器装置通电时,则必须施加合适电压以便正确地读数据。
在某些实施例中,在将非易失性存储器装置下电之前,将预定模式的位写到非易失性存储器装置。对非易失性存储器装置施加多个电压以便确定所述多个电压中的哪个电压允许以最少量的错误读预定模式的位。将确定的电压设置成是用于从非易失性存储器装置正确地读数据的分界电压(即,读参考电压)。
图1图示了根据某些实施例的计算环境100的框图,其中主机102将数据写到非易失性存储器装置104。非易失性存储器装置104可由控制器106和非易失性存储器复合体108组成,其中在某些实施例中,非易失性存储器复合体108可由多个非易失性存储器芯片110、112组成,其中非易失性存储器芯片110、112中的每个可由多个非易失性存储器单元114、116组成。
在某些实施例中,可经由专用集成电路(ASIC)实现控制器106。在某些实施例中,控制器106可包括用硬件、软件、固件或其任意组合实现的分界电压确定应用118。分界电压确定应用118确定要对非易失性存储器芯片110、112施加以便正确地读被写到非易失性存储器单元114、116的数据的电压。
在某些实施例中,非易失性存储器装置104可以是非易失性存储器DIMM,在某些实施例中所述非易失性存储器DIMM可由非易失性存储器集成电路组成,其中非易失性存储器是不要求功率来维持由存储介质存储的数据的状态的存储介质。在某些实施例中,非易失性存储器DIMM可由三层单元(TLC)NAND或任何其它类型的NAND[例如,单层单元(SLC)、多层单元(MLC)、四层单元(QLC)等]或任何其它类型的非易失性存储器组成。在其它实施例中,非易失性存储器DIMM可由某些其它类型的非易失性存储器组成,诸如NOR存储器或某种其它合适的非易失性存储器。非易失性存储器的非限制性示例可包括以下任意一个或其组合:固态存储器[诸如平面或三维(3D)NAND闪速存储器或NOR闪速存储器];使用硫化物相变材料(例如,硫化物玻璃)的存储装置;字节可寻址非易失性存储器装置;铁电存储器;硅-氧化物-氮化物-氧化物-硅(SONOS)存储器;聚合物存储器(例如,铁电聚合物存储器);三维(3D)交叉点存储器;铁电晶体管随机存取存储器(Fe-TRAM)奥氏(ovonic)存储器;纳米线存储器;电可擦除可编程只读存储器(EEPROM);其它各种类型的非易失性随机存取存储器(RAM);以及磁存储存储器。在一些实施例中,3D交叉点存储器可包括无晶体管可堆叠交叉点体系结构,其中存储器单元位于字线和位线的交叉处并且可个别寻址,并且其中位存储基于体电阻的改变。在某些实施例中,具有非易失性存储器的DIMM可遵守由联合电子器件工程委员会(JEDEC)发布的一个或多个标准,诸如JESD218、JESD219、JESD220-1、JESD223B、JESD223-1或其它合适的标准(本文中所引用的JEDEC标准可在www.jedec.org得到)。在某些实施例中,非易失性存储器装置104可由固态驱动器组成或由包括非易失性存储器的任何其它类型的装置组成。应注意,DIMM或固态驱动器是非易失性存储器装置104的示例,并且非易失性存储器装置104可由任何类型的非易失性存储器组成。
在某些实施例中,主机102可由任何合适的计算装置组成,诸如个人计算机、大型机、电话装置、智能电话、存储控制器、刀片计算机、具有存储器的处理器等。尽管图1示出非易失性存储器装置104位于主机102外部,但是在某些实施例中,非易失性存储器装置104可被包括在主机内。在某些实施例中,主机102可通过总线(诸如外围组件互连(PCIe)、串行高级技术附件(SATA)、串行附连小型计算机系统接口(SAS))或网络(诸如因特网、存储区域网络(SAN)、局域网(LAN)等)与非易失性存储器装置104通信。
图2图示了根据某些实施例的示出如何施加分界电压以便从非易失性存储器单元读数据的框图200。将分界电压定义为包括被施加以便从任何类型的非易失性存储器单元读数据的任何类型的读参考电压。
在图2中,Vt 202是表示电流流过非易失性存储器单元所在的最小电压(如经由参考数字204所示)的阈值电压。电压分界(VDM)206表示分界电压,其中在从非易失性存储器单元读数据的读操作期间跨非易失性存储器单元施加分界电压(如经由参考数字208所示)。
方框210示出其中对非易失性存储器单元施加的分界电压小于阈值电压(即,VDM< Vt)的情况。在此类情况下,电流并未流过存储器单元,并且将非易失性存储器单元读作0(如经由参考数字212、214所示)。
方框216示出其中对非易失性存储器单元施加的分界电压大于或等于阈值电压(即,VDM >= Vt)的情况。在此类情况下,电流流过存储器单元,并且将非易失性存储器单元读作1(如经由参考数字218、220所示)。
在备选实施例中,当电流流过非易失性存储器单元时,则将非易失性存储器单元读作0,并且当电流并未流过非易失性存储器单元时,则将非易失性存储器单元读作1,其中0和1表示非易失性存储器单元的两个不同状态。
图3图示了根据某些实施例的示出对于非易失性存储器单元阈值电压如何随时间增大的框图300。阈值电压随时间增大被称为阈值电压的漂移。
方框302示出其阈值电压为Vt的多个存储器单元,并且将数据(即,0或1)写到多个非易失性存储器单元中的每个单元(在方框304)。在将数据写到多个非易失性存储器单元中的每个单元之后,阈值电压Vt随时间增大(如经由参考数字306所示),其中阈值电压的增大对于不同非易失性存储器单元可不同。如果阈值电压Vt增大,则多个非易失性存储器单元的一小部分“1”位可具有大于分界电压VDM的Vt,并且当跨所述多个非易失性存储器单元施加分界电压VDM时,这一小部分“1”位被不正确地读作0。
图4图示了根据某些实施例的示出图402的框图400,所述图402示出漂移对阈值电压的影响。
在图4中,X轴指示阈值电压Vt(参考数字404),并且Y轴指示多个非易失性存储器单元中具有小于或等于X轴值的阈值电压Vt的位的百分比(参考数字406)。
在图4中示出的图注424中描述在图402中示出的标记为1、2、3、4、5、6、7、8的线(经由参考数字408、410、412、414、416、418、420、422示出)。
线1(参考数字408)表示紧接在对非易失性存储器单元进行写之后具有“1”的非易失性存储器单元的百分比。线2(参考数字410)表示在对非易失性存储器单元进行写之后过去了短时段之后存储“1”的非易失性存储器单元的百分比。线3(参考数字412)表示在对非易失性存储器单元进行写之后过去了长时段之后存储“1”的非易失性存储器单元的百分比。线4(参考数字414)表示紧接在对非易失性存储器单元进行写之后存储“0”的非易失性存储器单元的百分比。线5(参考数字416)表示在对非易失性存储器单元进行写之后过去了短时段之后存储“0”的非易失性存储器单元的百分比。线6(参考数字418)表示在对非易失性存储器单元进行写之后过去了长时段之后存储“0”的非易失性存储器单元的百分比。
在图402中,线7(参考数字420)指示在对所述多个存储器单元进行写之后过去了短时段之后应当使用的安全分界电压VDM1,因为线7(经由参考数字420示出)分隔线2(参考数字410)和线5(参考数字416)。如果在进行写之后的“短时段”之后控制器106对所述多个非易失性存储器单元114、116施加安全分界电压VDM1,则从所述多个非易失性存储器单元114、116正确地读数据。
在图402中,线8(参考数字422)指示在对所述多个存储器单元进行写之后过去了长时段之后应当使用的安全分界电压VDM2,因为线8(经由参考数字422示出)分隔线3(参考数字412)和线6(参考数字418)。如果在进行写之后的“长时段”之后控制器106对所述多个非易失性存储器单元114、116施加安全分界电压VDM2,则从所述多个非易失性存储器单元114、116正确地读数据。
因此,图4示出,在对非易失性存储器单元进行写之后的长时段之后使用的分界电压VDM2大于在对非易失性存储器单元进行写之后的短时段之后使用的分界电压VDM1。在某些实施例中,可通过实验或经由非易失性存储器装置的建模和仿真来确定VDM1和VDM2,并且可在制造非易失性存储器装置时将所述VDM1和VDM2存储在非易失性存储器中。
图5图示了根据某些实施例的示出用于设置分界电压的第一操作的流程图500。图5中示出的操作可由分界电压确定应用118执行,所述分界电压确定应用118在非易失性存储器装置104的控制器106中执行。
控制在方框502开始,在方框502中,分界电压确定应用118写预定模式的位(例如,“1010110”或固定长度的某个其它模式),同时将诸如非易失性存储器装置104或非易失性存储器芯片(例如,110、112)之类的存储器系统下电。在写预定模式的位之后,将存储器系统断电,并且然后再次将存储器系统通电。在将存储器系统通电期间或者紧接在将存储器系统通电之后,分界电压确定应用118通过施加分界电压VDM1和VDM2(在图4中所描述的)两者来读非易失性存储器单元以便确定哪个分界电压使得正确地读之前所写的预定模式的位(在方框504)。控制继续进行至方框506,在方框506中,分界电压确定应用118将确定的电压(VDM1或VDM2)设置成是分界电压。因此,在图5中,将分界电压确定为VDM1或VDM2而不是两者。
图6图示了根据某些实施例的示出用于设置分界电压的第二操作的流程图600。图6中示出的操作可由分界电压确定应用118执行,所述分界电压确定应用118在非易失性存储器装置104的控制器106中执行。
控制在方框602开始,在方框602中,分界电压确定应用118写预定模式的位(例如,“1010110”或固定长度的某个其它模式),同时将诸如非易失性存储器装置104或非易失性存储器芯片(例如,110、112)之类的存储器系统下电。在写预定模式的位之后,将存储器系统断电,并且然后再次将存储器系统通电。在将存储器系统通电期间或者紧接在将存储器系统通电之后,分界电压确定应用118通过施加多个电压来读非易失性存储器单元以便确定哪个电压使得以最少数量的错误来读之前所写的预定模式的位(在方框604)。控制继续进行至方框606,在方框606中,分界电压确定应用118将确定的电压设置成是分界电压。因此,在图5中,分界电压是以最少量的错误来对预定模式进行读的所施加的电压。应当注意的是,施加的多个电压的数量越大,则分界电压的确定越好。但是,施加许多电压来确定分界电压可能比施加几个电压更耗时。
图7图示了根据某些实施例的示出用于设置分界电压的第三操作的流程图700。图7中示出的操作可由分界电压确定应用118执行,所述分界电压确定应用118在非易失性存储器装置104的控制器106中执行。
控制在方框702开始,在方框702中,在将非易失性存储器装置下电之前,将预定模式的位写到非易失性存储器装置。对非易失性存储器装置施加多个电压(在方框704)以便确定多个电压中的哪个电压允许以最少量的错误来读预定模式的位。将确定的电压设置成(在方框708)用于从非易失性存储器装置进行读的分界电压。
图8图示了根据某些实施例的示出提供对于确定分界电压的改进的等待时间的实施例的框图800。分界电压确定应用118可包括增强分界电压确定应用118的学习机制802。学习机制802可使用诸如非易失性存储器装置的制造时间806、非易失性存储器装置操作所在的温度808、非易失性存储器装置的通电时间810和非易失性存储器装置的断电时间之类的参数804来确定用来施加以便确定应当将哪个电压设置成分界电压的多个电压。
图9图示了根据某些实施例的在其中确定分界电压的DIMM 902的框图900。DIMM可对应于图1中示出的非易失性存储器装置104。
DIMM 902可包括对应于图1中示出的控制器106的微控制器904。DIMM 902还可包括多个非易失性存储器芯片906、908、910、912、914、916。DIMM 902还包括功率管理控制器920和诸如数据缓冲器922的数据缓冲器。非易失性存储器芯片906、908、910、912、914、916可对应于包括在图1中示出的非易失性存储器装置104中的多个非易失性存储器芯片110、112,并且可通过DIMM 902的微控制器904来确定分界电压。
因此,图1-9图示了当在对非易失性存储器进行写之后用于读0和1的阈值电压随时间改变时,用于确定从非易失性存储器正确地读数据的分界电压的某些实施例。可使用学习机制来确定施加什么样的电压以便确定分界电压。
描述的操作可被实现为使用标准编程和/或工程技术来产生软件、固件、硬件或其任意组合的方法、设备或计算机程序产品。描述的操作可被实现为维持在“计算机可读存储介质”中的代码,其中处理器可从计算机存储可读介质读和执行该代码。计算机可读存储介质包括电子电路、存储材料、无机材料、有机材料、生物材料、包装(casing)、外壳(housing)、涂层和硬件中的至少一项。计算机可读存储介质可包括但不限于磁存储介质(例如,硬盘驱动器、软盘、磁带等)、光存储设备(CD-ROM、DVD、光盘等)、易失性和非易失性存储器装置(例如,EEPROM、ROM、PROM、RAM、DRAM、SRAM、闪速存储器、固件、可编程逻辑等)、固态装置(SSD)等。实现描述的操作的代码还可用在硬件装置(例如,集成电路芯片、可编程门阵列(PGA)、专用集成电路(ASIC)等)中实现的硬件逻辑中来实现。更进一步,实现描述的操作的代码可在“传输信号”中被实现,其中传输信号可通过空间或通过诸如光纤、铜线等的传输媒介传播。在其中对代码或逻辑进行编码的传输信号还可包括无线信号、卫星传输、无线电波、红外信号、蓝牙等。嵌入在计算机可读存储介质上的程序代码可被作为传输信号从传送站或计算机传送到接收站或计算机。计算机可读存储介质并不仅仅由传输信号组成。本领域技术人员将认识到,可对此配置做出许多修改,并且制品可包括本领域中已知的合适的信息承载介质。
可以用一种或多种编程语言的任何组合来编写用于进行某些实施例的方面的操作的计算机程序代码。可通过计算机程序指令来实现流程图和框图的方框。
图10图示了根据某些实施例的对应于控制器106、主机102、非易失性存储器装置104、DIMM、SSD或计算装置的系统1000的框图。例如,在某些实施例中,系统1000可以是具有均包括在系统1000中的主机102和非易失性存储器装置104的计算机(例如,膝上型计算机、台式计算机、平板、蜂窝电话或任何其它合适的计算装置)。例如,在某些实施例中,系统1000可以是包括非易失性存储器装置104的膝上型计算机。系统1000可包括电路1002,在某些实施例中,所述电路1002可至少包括处理器1004。系统1000还可包括存储器1006(例如,易失性存储器装置)和存储设备1008。存储设备1008可包括非易失性存储器装置104或包括非易失性存储器装置(例如,EEPROM、ROM、PROM、闪存、固件、可编程逻辑等)的其它驱动器或装置。存储设备1008还可包括磁盘驱动器、光盘驱动器、磁带驱动器等。存储设备1008可包括内部存储装置、附连式存储装置和/或网络可访问存储装置。系统1000可包括具有代码1012的程序逻辑1010,所述代码1012可被加载到存储器1006中并且可由处理器1004或电路1002执行。在某些实施例中,包括代码1012的程序逻辑1010可被存储在存储设备1008中。在某些其它实施例中,程序逻辑1010可在电路1002中被实现。因此,尽管图10示出程序逻辑1010与其它元件分离,但是程序逻辑1010可在存储器1006和/或电路1002中被实现。系统1000还可包括显示器1014(例如,液晶显示器(LCD)、发光二极管(LED)显示器、阴极射线管(CRT)显示器、触摸屏显示器或任何其它合适的显示器)。系统1000还可包括一个或多个输入装置1016,诸如键盘、鼠标、操纵杆、轨迹板或任何其它合适的输入装置。还可在系统1000中找到除在图10中示出的那些组件或装置以外的其它组件或装置。
某些实施例可涉及用于通过将计算机可读代码集成到计算系统中的人或自动化处理来部署计算指令的方法,其中使得与计算系统组合的代码能够执行所描述的实施例的操作。
除非另外明确规定,否则术语“一实施例”、“实施例(embodiment/embodiments)”、“该实施例”、“所述实施例”、“一个或多个实施例”、“一些实施例”和“一个实施例”表示“一个或多个(但非所有)实施例”。
除非另外明确规定,否则术语“包括”、“包含”、“具有”及其变型表示“包括但不限于”。
除非另外明确规定,否则项目的枚举列表并不意味着任何或所有项目是相互排斥的。
除非另外明确规定,否则术语“一(a/an)”、“该”表示“一个或多个”。
除非另外明确规定,否则与彼此通信的装置无需与彼此连续通信。另外,与彼此通信的装置可直接或通过一个或多个媒介物间接通信。
对具有与彼此通信的若干个组件的实施例的描述并不意味着要求所有此类组件。相反,描述各种可选组件是为了说明种类广泛的可能的实施例。
此外,尽管可以按顺序次序描述过程步骤、方法步骤、算法等等,但是此类过程、方法和算法可配置成按备选次序工作。换句话说,可被描述的步骤的任何顺序或次序并不一定指示要求按该次序执行这些步骤。可按任何实际的次序执行本文中描述的过程的步骤。此外,一些步骤可同时被执行。
当在本文中描述单个装置或物品时,将容易地明白,可代替单个装置/物品而使用多于一个装置/物品(无论它们是否协作)。类似地,在本文中描述多于一个装置或物品的情况下(无论它们是否协作),将容易地明白,可代替所述多于一个装置或物品而使用单个装置/物品,或者可代替所示出的数量的装置或程序而使用不同数量的装置/物品。装置的功能性和/或特征可备选地通过并未被明确描述为具有此类功能性/特征的一个或多个其它装置实施。因此,其它实施例无需包括装置本身。
可能已经在图中图示的至少某些操作示出按特定次序发生的某些事件。在备选实施例中,可按不同次序执行某些操作,可修改某些操作或移除某些操作。而且,可添加步骤到上面描述的逻辑,并且所述步骤仍可符合所描述的实施例。此外,本文中描述的操作可按照顺序发生,或者可并行处理某些操作。另外,可通过单个处理单元或通过分布式处理单元执行操作。
为了说明和描述的目的给出了各种实施例的以上描述。它并不意在是详尽的或限于公开的准确形式。鉴于以上教导,许多修改和变型是可能的。
示例
以下示例属于进一步的实施例。
示例1是一种用于控制漂移的方法,其中该方法包括:在将非易失性存储器装置下电之前,将预定模式的位写到非易失性存储器装置;对非易失性存储器装置施加多个电压,以便确定所述多个电压中的哪个电压允许以最少量的错误读预定模式的位;以及将确定的电压设置成用于从非易失性存储器装置进行读的分界电压。
在示例2中,示例1的主题可包括,非易失性存储器装置由多个非易失性存储器单元组成,并且其中如果在施加分界电压时电流流过非易失性存储器单元,则从非易失性存储器单元读第一状态,并且如果在施加分界电压时电流没有流过非易失性存储器单元,则从非易失性存储器单元读第二状态。
在示例3中,示例2的主题可包括,所读的第一状态对应于1,并且所读的第二状态对应于0,并且其中响应于启动将非易失性存储器装置下电的过程,将预定模式的位写到非易失性存储器装置。
在示例4中,示例3的主题可包括,在非易失性存储器装置的下电之后,将非易失性存储器装置上电。
在示例5中,示例1的主题可包括,施加的多个电压包括第一电压和第二电压,其中第二电压大于第一电压,其中如果非易失性存储器装置的下电和上电之间的时间持续期相对小,则确定第一电压为分界电压,并且其中如果非易失性存储器装置的下电和上电之间的时间持续期相对大,则确定第二电压为分界电压。
在示例6中,示例1的主题可包括,经施加以便正确地读之前写的位的电压随时间增大。
在示例7中,示例1的主题可包括,还使用以下中的至少一项来确定分界电压:制造时间、温度、通电时间和断电时间。
在示例8中,示例1的主题可包括,分界电压是读参考电压,其中非易失性存储器装置包括多个非易失性存储器单元。
示例9是一种用于控制漂移的非易失性存储器装置,该非易失性存储器装置包括:非易失性存储器;以及耦合到非易失性存储器的控制器,其中控制器可操作以:在将非易失性存储器装置下电之前,将预定模式的位写到非易失性存储器装置;对非易失性存储器装置施加多个电压,以便确定所述多个电压中的哪个电压允许以最少量的错误读预定模式的位;以及将确定的电压设置成用于从非易失性存储器装置进行读的分界电压。
在示例10中,示例9的主题可包括,非易失性存储器由多个非易失性存储器单元组成,并且其中如果在施加分界电压时电流流过非易失性存储器单元,则从非易失性存储器单元读第一状态,并且如果在施加分界电压时电流没有流过非易失性存储器单元,则从非易失性存储器单元读第二状态。
在示例11中,示例10的主题可包括,所读的第一状态对应于1,并且所读的第二状态对应于0,并且其中响应于启动将非易失性存储器装置下电的过程,将预定模式的位写到非易失性存储器装置。
在示例12中,示例11的主题可包括,在非易失性存储器装置的下电之后,将非易失性存储器装置上电。
在示例13中,示例9的主题可包括,施加的所述多个电压包括第一电压和第二电压,其中第二电压大于第一电压,其中如果非易失性存储器装置的下电和上电之间的时间持续期相对小,则确定第一电压为分界电压,并且其中如果非易失性存储器装置的下电和上电之间的时间持续期相对大,则确定第二电压为分界电压。
在示例14中,示例9的主题可包括,经施加以便正确地读之前写的位的电压随时间增大。
在示例15中,示例9的主题可包括,还使用以下中的至少一项来确定分界电压:制造时间、温度、通电时间和断电时间。
在示例16中,示例9的主题可包括,分界电压是读参考电压,并且其中非易失性存储器装置包括双列直插式存储器模块(DIMM)和固态驱动器(SSD)中的至少一种。
示例17是一种用于管理漂移的系统,该系统包括:显示器;包括非易失性存储器的非易失性存储器装置;以及耦合到非易失性存储器的控制器,其中控制器可进行操作以:在将非易失性存储器装置下电之前,将预定模式的位写到非易失性存储器装置;对非易失性存储器装置施加多个电压以便确定所述多个电压中的哪个电压允许以最少量的错误读预定模式的位;以及将确定的电压设置成用于从非易失性存储器装置进行读的分界电压。
在示例18中,示例18的主题可包括,非易失性存储器由多个非易失性存储器单元组成,并且其中如果在施加分界电压时电流流过非易失性存储器单元,则从非易失性存储器单元读第一状态,并且如果在施加分界电压时电流没有流过非易失性存储器单元,则从非易失性存储器单元读第二状态。
在示例19中,示例18的主题可包括,所读的第一状态对应于1,并且所读的第二状态对应于0,并且其中响应于启动将非易失性存储器装置下电的过程,将预定模式的位写到非易失性存储器装置。
在示例20中,示例19的主题可包括,在非易失性存储器装置的下电之后,将非易失性存储器装置上电。
在示例21中,示例17的主题可包括,施加的多个电压包括第一电压和第二电压,其中第二电压大于第一电压,其中如果非易失性存储器装置的下电和上电之间的时间持续期相对小,则确定第一电压为分界电压,并且其中如果非易失性存储器装置的下电和上电之间的时间持续期相对大,则确定第二电压为分界电压。
在示例22中,示例17的主题可包括,经施加以便正确地读之前写的位的电压随时间增大。
在示例23中,示例17的主题可包括,还使用以下中的至少一项来确定分界电压:制造时间、温度、通电时间和断电时间。
在示例24中,示例17的主题可包括,分界电压是读参考电压,并且其中非易失性存储器装置包括双列直插式存储器模块(DIMM)和固态驱动器(SSD)中的至少一种。
示例25是一种用于管理漂移的系统,该系统包括:用于在将非易失性存储器装置下电之前将预定模式的位写到非易失性存储器装置的部件;用于对非易失性存储器装置施加多个电压以便确定所述多个电压中的哪个电压允许以最少量的错误读预定模式的位的部件;以及用于将确定的电压设置成用于从非易失性存储器装置进行读的分界电压的部件。
Claims (26)
1.一种用于管理漂移的方法,所述方法包括:
在将非易失性存储器装置下电之前,将预定模式的位写到所述非易失性存储器装置;
对所述非易失性存储器装置施加多个电压,以便确定所述多个电压中的哪个电压允许以最少量的错误读所述预定模式的位;以及
将所确定的电压设置成用于从所述非易失性存储器装置进行读的分界电压。
2.如权利要求1所述的方法,其中所述非易失性存储器装置由多个非易失性存储器单元组成,并且其中如果在施加所述分界电压时电流流过非易失性存储器单元,则从所述非易失性存储器单元读第一状态,并且如果在施加所述分界电压时电流没有流过所述非易失性存储器单元,则从所述非易失性存储器单元读第二状态。
3.如权利要求2所述的方法,其中所读的所述第一状态对应于1,并且所读的所述第二状态对应于0,并且其中响应于启动将所述非易失性存储器装置下电的过程,将所述预定模式的位写到所述非易失性存储器装置。
4.如权利要求3所述的方法,其中在所述非易失性存储器装置的所述下电之后,将所述非易失性存储器装置上电。
5.如权利要求1所述的方法,其中施加的所述多个电压包括第一电压和第二电压,其中所述第二电压大于所述第一电压,其中如果所述非易失性存储器装置的下电和上电之间的时间持续期相对小,则确定所述第一电压为所述分界电压,并且其中如果所述非易失性存储器装置的所述下电和所述上电之间的所述时间持续期相对大,则确定所述第二电压为所述分界电压。
6.如权利要求1所述的方法,其中经施加以便正确地读之前写的位的所述电压随时间增大。
7.如权利要求1所述的方法,其中还使用以下中的至少一项来确定所述分界电压:制造时间、温度、通电时间和断电时间。
8.如权利要求1所述的方法,其中所述分界电压是读参考电压,并且其中所述非易失性存储器装置包括多个非易失性存储器单元。
9.一种用于管理漂移的非易失性存储器装置,所述非易失性存储器装置包括:
非易失性存储器;以及
耦合到所述非易失性存储器的控制器,其中所述控制器可操作以:
在将所述非易失性存储器装置下电之前,将预定模式的位写到所述非易失性存储器装置;
对所述非易失性存储器装置施加多个电压,以便确定所述多个电压中的哪个电压允许以最少量的错误读所述预定模式的位;以及
将所确定的电压设置成用于从所述非易失性存储器装置进行读的分界电压。
10.如权利要求9所述的非易失性存储器装置,其中所述非易失性存储器由多个非易失性存储器单元组成,并且其中如果在施加所述分界电压时电流流过非易失性存储器单元,则从所述非易失性存储器单元读第一状态,并且如果在施加所述分界电压时电流没有流过所述非易失性存储器单元,则从所述非易失性存储器单元读第二状态。
11.如权利要求10所述的非易失性存储器装置,其中所读的所述第一状态对应于1,并且所读的所述第二状态对应于0,并且其中响应于启动将所述非易失性存储器装置下电的过程,将所述预定模式的位写到所述非易失性存储器装置。
12.如权利要求11所述的非易失性存储器装置,其中在所述非易失性存储器装置的所述下电之后,将所述非易失性存储器装置上电。
13.如权利要求9所述的非易失性存储器装置,其中施加的所述多个电压包括第一电压和第二电压,其中所述第二电压大于所述第一电压,其中如果所述非易失性存储器装置的下电和上电之间的时间持续期相对小,则确定所述第一电压为所述分界电压,并且其中如果所述非易失性存储器装置的所述下电和所述上电之间的所述时间持续期相对大,则确定所述第二电压为所述分界电压。
14.如权利要求9所述的非易失性存储器装置,其中经施加以便正确地读之前写的位的所述电压随时间增大。
15.如权利要求9所述的非易失性存储器装置,其中还使用以下中的至少一项来确定所述分界电压:制造时间、温度、通电时间和断电时间。
16.如权利要求9所述的非易失性存储器装置,其中所述分界电压是读参考电压,并且其中所述非易失性存储器装置包括双列直插式存储器模块(DIMM)和固态驱动器(SSD)中的至少一种。
17.一种用于管理漂移的系统,所述系统包括:
显示器;
包括非易失性存储器的非易失性存储器装置;以及
耦合到所述非易失性存储器的控制器,其中所述控制器可操作以:
在将所述非易失性存储器装置下电之前,将预定模式的位写到所述非易失性存储器装置;
对所述非易失性存储器装置施加多个电压,以便确定所述多个电压中的哪个电压允许以最少量的错误读所述预定模式的位;以及
将所确定的电压设置成用于从所述非易失性存储器装置进行读的分界电压。
18.如权利要求17所述的系统,其中所述非易失性存储器由多个非易失性存储器单元组成,并且其中如果在施加所述分界电压时电流流过非易失性存储器单元,则从所述非易失性存储器单元读第一状态,并且如果在施加所述分界电压时电流没有流过所述非易失性存储器单元,则从所述非易失性存储器单元读第二状态。
19.如权利要求18所述的系统,其中所读的所述第一状态对应于1,并且所读的所述第二状态对应于0,并且其中响应于启动将所述非易失性存储器装置下电的过程,将所述预定模式的位写到所述非易失性存储器装置。
20.如权利要求19所述的系统,其中在所述非易失性存储器装置的所述下电之后,将所述非易失性存储器装置上电。
21.如权利要求17所述的系统,其中施加的所述多个电压包括第一电压和第二电压,其中所述第二电压大于所述第一电压,其中如果所述非易失性存储器装置的下电和上电之间的时间持续期相对小,则确定所述第一电压为所述分界电压,并且其中如果所述非易失性存储器装置的所述下电和所述上电之间的所述时间持续期相对大,则确定所述第二电压为所述分界电压。
22.如权利要求17所述的系统,其中经施加以便正确地读之前写的位的所述电压随时间增大。
23.如权利要求17所述的系统,其中还使用以下中的至少一项来确定所述分界电压:制造时间、温度、通电时间和断电时间。
24.如权利要求17所述的系统,其中所述分界电压是读参考电压,并且其中所述非易失性存储器装置包括双列直插式存储器模块(DIMM)和固态驱动器(SSD)中的至少一种。
25.一种用于管理漂移的系统,所述系统包括:
用于在将非易失性存储器装置下电之前将预定模式的位写到所述非易失性存储器装置的部件;
用于对所述非易失性存储器装置施加多个电压以便确定所述多个电压中的哪个电压允许以最少量的错误读所述预定模式的位的部件;以及
用于将所确定的电压设置成用于从所述非易失性存储器装置进行读的分界电压的部件。
26.一种计算机可读介质,其上存储有指令,所述指令在由计算设备执行时,促使所述计算设备执行如权利要求1-8任一项所述的方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/280,669 US9691492B1 (en) | 2016-09-29 | 2016-09-29 | Determination of demarcation voltage for managing drift in non-volatile memory devices |
US15/280669 | 2016-09-29 | ||
PCT/US2017/049203 WO2018063681A1 (en) | 2016-09-29 | 2017-08-29 | Determination of demarcation voltage for managing drift in non-volatile memory devices |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109643576A CN109643576A (zh) | 2019-04-16 |
CN109643576B true CN109643576B (zh) | 2023-06-16 |
Family
ID=59070196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780053281.9A Active CN109643576B (zh) | 2016-09-29 | 2017-08-29 | 用于管理非易失性存储器装置中的漂移的分界电压的确定 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9691492B1 (zh) |
CN (1) | CN109643576B (zh) |
DE (1) | DE112017004919T5 (zh) |
WO (1) | WO2018063681A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10481974B2 (en) | 2017-06-28 | 2019-11-19 | Intel Corporation | Apparatus, non-volatile memory storage device and method for detecting drift in non-volatile memory |
US11264094B2 (en) | 2018-03-05 | 2022-03-01 | Intel Corporation | Memory cell including multi-level sensing |
US10395728B2 (en) | 2018-06-26 | 2019-08-27 | Intel Corporation | Demarcation voltage determination via write and read temperature stamps |
US11842786B1 (en) * | 2022-06-29 | 2023-12-12 | Apple Inc. | Tracking of read voltages while reading memory cells |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103985415A (zh) * | 2013-02-10 | 2014-08-13 | Lsi公司 | 基于保留漂移历史的非易失性存储器读取阈值最优化 |
CN105097034A (zh) * | 2014-05-13 | 2015-11-25 | 三星电子株式会社 | 非易失性存储系统以及存储控制器的操作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3798476B2 (ja) * | 1996-08-30 | 2006-07-19 | 株式会社東芝 | コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法 |
US7181611B2 (en) * | 2002-10-28 | 2007-02-20 | Sandisk Corporation | Power management block for use in a non-volatile memory system |
US7954037B2 (en) * | 2005-10-25 | 2011-05-31 | Sandisk Il Ltd | Method for recovering from errors in flash memory |
WO2008078314A1 (en) * | 2006-12-24 | 2008-07-03 | Sandisk Il Ltd | Flash memory device, system and method with randomizing for suppressing error |
US7957187B2 (en) * | 2008-05-09 | 2011-06-07 | Sandisk Corporation | Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution |
US8458536B2 (en) * | 2008-07-17 | 2013-06-04 | Marvell World Trade Ltd. | Data recovery in solid state memory devices |
US8700840B2 (en) * | 2009-01-05 | 2014-04-15 | SanDisk Technologies, Inc. | Nonvolatile memory with write cache having flush/eviction methods |
KR20110092090A (ko) * | 2010-02-08 | 2011-08-17 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템 |
CN102237139B (zh) * | 2010-04-27 | 2015-01-21 | 群联电子股份有限公司 | 计算补偿电压与调整阀值电压方法及存储器装置与控制器 |
US8531888B2 (en) * | 2010-07-07 | 2013-09-10 | Marvell World Trade Ltd. | Determining optimal reference voltages for progressive reads in flash memory systems |
US9367391B2 (en) * | 2013-03-15 | 2016-06-14 | Micron Technology, Inc. | Error correction operations in a memory device |
US9478292B2 (en) * | 2013-10-27 | 2016-10-25 | Sandisk Technologies Llc | Read operation for a non-volatile memory |
-
2016
- 2016-09-29 US US15/280,669 patent/US9691492B1/en active Active
-
2017
- 2017-08-29 DE DE112017004919.9T patent/DE112017004919T5/de active Pending
- 2017-08-29 CN CN201780053281.9A patent/CN109643576B/zh active Active
- 2017-08-29 WO PCT/US2017/049203 patent/WO2018063681A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103985415A (zh) * | 2013-02-10 | 2014-08-13 | Lsi公司 | 基于保留漂移历史的非易失性存储器读取阈值最优化 |
CN105097034A (zh) * | 2014-05-13 | 2015-11-25 | 三星电子株式会社 | 非易失性存储系统以及存储控制器的操作方法 |
Non-Patent Citations (1)
Title |
---|
一种降低NAND Flash滞留错误的纠错方案;金令旭;张有光;康旺;;通信技术(第12期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
DE112017004919T5 (de) | 2019-06-13 |
CN109643576A (zh) | 2019-04-16 |
US9691492B1 (en) | 2017-06-27 |
WO2018063681A1 (en) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109643576B (zh) | 用于管理非易失性存储器装置中的漂移的分界电压的确定 | |
TWI660356B (zh) | 資料儲存裝置及其操作方法 | |
US10699780B2 (en) | Reflow protection | |
KR102611266B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
US9934859B1 (en) | Determining demarcation voltage via timestamps | |
KR20150130634A (ko) | 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법 | |
KR20180110412A (ko) | 메모리 시스템 및 이의 동작 방법 | |
US9847122B2 (en) | Multi-bit memory device and on-chip buffered program method thereof | |
KR102559528B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
US11474722B2 (en) | Non-volatile memory including selective error correction | |
US10430108B2 (en) | Concurrent copying of first and second subsets of pages from media such as SLC NAND to media such as QLC or MLC NAND for completion of copying of data | |
US10254979B1 (en) | Relocating or aborting a block of data by a host, based on media policies managed by a storage device | |
US10672434B2 (en) | Storage device and method of operating the same | |
CN109656749B (zh) | 存储器系统及其操作方法 | |
US20210200299A1 (en) | Managing reduced power memory operations | |
US9424933B2 (en) | Nonvolatile memory system, method of operating the same and method of manufacturing the same | |
US11847014B2 (en) | Automated power down based on state of firmware | |
US20190006016A1 (en) | Method, system, and apparatus for detecting failure of programming of a memory device | |
CN115206397A (zh) | 存储器系统及操作存储器系统的方法 | |
CN114255809A (zh) | 存储器控制器及其操作方法 | |
KR20210055346A (ko) | 스토리지 장치 및 그 동작 방법 | |
US11782646B2 (en) | Memory device and memory system having the memory device | |
US20240185926A1 (en) | Writing user data into storage memory | |
KR20190056952A (ko) | 필드 프로그래머블 게이트 어레이를 업데이트하도록 구성된 스토리지 장치 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |