CN109643573A - 用于具有连续自刷新定时器的存储器装置的设备与方法 - Google Patents

用于具有连续自刷新定时器的存储器装置的设备与方法 Download PDF

Info

Publication number
CN109643573A
CN109643573A CN201780050958.3A CN201780050958A CN109643573A CN 109643573 A CN109643573 A CN 109643573A CN 201780050958 A CN201780050958 A CN 201780050958A CN 109643573 A CN109643573 A CN 109643573A
Authority
CN
China
Prior art keywords
refresh
subarray
self
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780050958.3A
Other languages
English (en)
Other versions
CN109643573B (zh
Inventor
D·M·摩根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109643573A publication Critical patent/CN109643573A/zh
Application granted granted Critical
Publication of CN109643573B publication Critical patent/CN109643573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供用于利用连续自刷新定时器的存储器装置的系统及设备。一种实例性设备包含经配置以周期性地产生信号的自刷新定时器。所述信号的周期可基于自刷新刷新时间间隔。所述间隔可取决于温度信息。所述设备可进一步包含存储器库，其包括至少第一子阵列且与第一子阵列刷新电路通信，所述第一子阵列刷新电路可包含第一刷新状态计数器。所述第一刷新状态计数器可与所述自刷新定时器通信，且经配置以从所述自刷新定时器接收所述信号、每当接收所述信号时在第一方向上改变所述第一刷新状态计数器的计数值，且每当刷新所述第一子阵列时在第二方向上改变所述第一刷新状态计数器的所述计数值。

Description

用于具有连续自刷新定时器的存储器装置的设备与方法
背景技术
动态随机存取存储器(DRAM)的基本操作包含读取数据、写入数据及刷新所存储数据。现代DRAM单元必须周期性地刷新以防止由存储器单元存储的数据通常通过存储器单元中的泄漏的丢失或毁坏。常规地，在每一库刷新操作中对整个秩(rank)或者整个库执行周期性刷新。因此，在刷新时，防止整个秩或整个库处理请求。
自刷新是无需存储器控制器提供刷新命令的用于DRAM刷新的技术。通常，当在自刷新模式中时，自刷新定时器基于温度信息来确定何时需要刷新。当进入自刷新模式时，自刷新定时器从0开始，且当退出自刷新模式时，自刷新定时器经复位。由于在进入自刷新模式时未知刷新状态，因此在每次进入到自刷新模式中之后触发刷新。这可导致快速连续地进入及退出自刷新模式时的不必要的刷新操作的过量电力消耗。
发明内容
在本文中揭示实例设备。一种实例设备可包含经配置以周期性地产生信号的自刷新定时器。所述信号的周期可基于自刷新刷新时间间隔，其中所述自刷新刷新时间间隔至少部分取决于温度信息。所述实例设备还可包含包括至少第一子阵列的存储器库及通信地耦合到所述第一子阵列的第一子阵列刷新电路。所述第一子阵列刷新电路可包括第一刷新状态计数器。所述第一子阵列刷新电路可经配置以：从所述自刷新定时器接收所述信号；每当接收所述信号时在第一方向上改变所述第一刷新状态计数器的计数值；及每当刷新所述第一子阵列时在第二方向上改变所述第一刷新状态计数器的所述计数值。
另一实例设备可包含经配置以周期性地产生刷新信号的自刷新定时器及存储器库。所述实例设备可进一步包含经耦合到所述自刷新定时器的控制器。所述控制器可经配置以从所述自刷新定时器接收所述刷新信号，且在所述设备处于自刷新模式中时至少部分响应于所述刷新信号的产生而刷新所述存储器库。所述自刷新定时器可进一步经配置以在所述设备处于不同于所述自刷新模式的第一操作模式中时周期性地产生所述刷新信号。
另一实例设备可包含经配置以提供自刷新进入命令及自刷新退出命令的存储器控制器。所述设备还可包含经耦合到所述存储器控制器的存储器装置。所述存储器装置可经配置以响应于所述自刷新进入命令而进入自刷新模式且响应于所述自刷新退出命令而退出所述自刷新模式。所述存储器装置可包括自刷新定时器，其经配置以独立于所述自刷新进入命令及所述自刷新退出命令而周期性地产生刷新信号。所述存储器装置还可包括第一存储器阵列及经耦合到所述自刷新定时器的第一阵列控制电路。所述第一阵列控制电路可经配置以至少部分响应于所述刷新信号而产生警报信号。所述存储器控制器可进一步经配置以至少部分响应于所述警报信号而提供所述自刷新进入命令。
附图说明
可通过参考说明书的其余部分及图式而实现对特定实施例的性质及优点的进一步理解，其中相似参考数字用以指代类似组件。在一些例字中，子标签与参考数字相关联以标示多个类似组件中的一者。当在未特定于现有子标签的情况下参考参考数字时，希望指代全部此类多个类似组件。
图1A是根据各种实施例的经配置用于省电自刷新的存储器装置的示意性框图。
图1B是根据各种实施例的进一步经配置用于子阵列并行刷新的存储器装置的示意性框图。
图1C是根据各种实施例的经配置用于子阵列并行刷新的存储器装置的替代架构的示意性框图。
图2是根据各种实施例的刷新控制电路的示意图。
图3是根据各种实施例的展示自刷新操作的时序图。
图4是根据各种实施例的展示子阵列并行刷新操作的时序图。
图5A是根据各种实施例的用于基于自刷新刷新时间间隔设置刷新旗标的过程的流程图。
图5B是根据各种实施例的用于存储器装置的自刷新的过程的流程图。
图6A是根据各种实施例的用于基于自刷新刷新时间间隔刷新状态计数器操作的过程的流程图。
图6B是根据各种实施例的用于存储器装置的子阵列并行刷新的流程图。
图7是根据各种实施例的存储器系统的框图。
具体实施方式
以下具体实施方式进一步详细说明数个实例实施例以使所属领域的技术人员能够实践此类实施例。所描述实例经提供用于阐释性目的且并不希望限制本发明的范围。在以下描述中，为说明的目的，阐述许多具体细节以提供对所描述实施例的透彻理解。然而，所属领域的技术人员将明白，本发明的其它实施例可在不具有这些具体细节的情况下加以实践。
在本文中描述若干实施例，且虽然各种特征是归因于不同实施例，但应了解，关于一个实施例描述的特征还可与其它实施例合并。然而，出于同样原因，任何所描述实施例的单一特征或若干特征不应被视为对本发明的每一实施例是必要的，这是因为本发明的其它实施例可省略此类特征。
除非另有指示，否则本文中用于表达数量、尺寸等的全部数字应理解为可在全部例项中由术语“约”修饰。在本申请案中，单数的使用包含复数，除非另有明确规定，且术语“及”与“或”的使用意味着“及/或”，除非另有指示。此外，术语“包含(including)”以及其它形式(例如“includes”及“included”)的使用应视为非排他性的。此外，例如“元件”或“组件”的术语涵盖包括一个单元的元件及组件以及包括一个以上单元的元件及组件两者，除非另有明确规定。
图1A、1B及1C说明根据各种实施例的存储器装置100A、100B、100C的示意性框图。一般来说，图1A说明存储器装置100A的实施例，其通过使用连续自刷新定时器而提供省电自刷新(PSSR)操作性。省电自刷新利用连续自刷新定时器来减少由重复地快速进入及退出自刷新模式时的不必要的刷新操作引起的过量电力消耗。图1B说明存储器装置100B的实施例，其提供通过使用连续自刷新定时器而实施子阵列并行刷新操作的方式。子阵列并行刷新针对库内的子阵列利用独立控制架构。此允许独立存取及/或刷新库内的子阵列。例如，当存取库内的子阵列中的一者时，可同时刷新其它子阵列。这可称为“隐藏刷新”。各种实施例还减轻对于存储器控制器的关于对个别子阵列执行的刷新的调度及跟踪要求。进一步实施例可结合子阵列并行刷新操作性实施PSSR。
因此，参考图1A、1B及1C，存储器装置100A、100B、100C包含输入/输出垫105、共享控制逻辑110、温度传感器115、刷新控制电路120、地址/控制总线125、存储器库0 130A、库1130B、库2 130C、库3 130D(统称为“库130”)、库控制逻辑135A到135D(统称为135)及存储器阵列145A到145H(统称为145)。在图1B及1C中，除这些元件以外，存储器装置100B可进一步包含分别用于每一存储器阵列145的子阵列刷新电路140A到140H(统称为140)。在各种实施例中，刷新控制电路120可经配置以周期性地产生信号“sref-tREFI”或者标记为“sref_tREFI”。在一些实施例中，刷新控制电路120可包含刷新电路，其用于在无需来自外部存储器控制器的输入的情况下在内部产生刷新命令。在进一步实施例中，刷新控制电路120可经配置以执行外部产生的刷新命令。
在各种实施例中，刷新控制电路120还可包含在初始化之后持续运行的自刷新定时器。在一些实施例中，自刷新定时器可提供在刷新控制电路外部且经耦合到刷新控制电路120。在各种实施例中，在库控制逻辑135对库130执行其它操作(例如，激活、读取操作及写入操作)时，自刷新定时器可继续操作。接着，每当经过自刷新刷新时间间隔时，自刷新定时器可产生sref-tREFI。在各种实施例中，在处于自刷新模式中时，自刷新时间间隔可为用于特定存储器装置100的平均最小保持时间。即，对于秩级刷新，如果全部刷新跨个别库的每一行均匀隔开，那么sref-tREFI指示应执行刷新的时间。例如，在一个实施例中，最小保持时间可为64ms/8192行或大约7.8μs。然而，平均最小保持时间归因于单元内的泄漏而是温度相依的。通常，操作温度越高，那么最小保持时间越短，且反之操作温度越低，那么最小保持时间越长。因此，在一组实施例中，自刷新刷新时间间隔的一个实例可在高于106C的温度下的1.7μs与低于26C的温度下的39.7μs之间的范围内。因此，在各种实施例中，自刷新定时器可基于从温度传感器115接收且指示由温度传感器115感测的裸片上或环境温度的温度信息而根据自刷新刷新时间间隔产生sref-tREFI。在一些实施例中，自刷新定时器可为定时器、计数器、时钟或用于确定何时经过自刷新刷新间隔的任何其它合适装置。自刷新定时器可进一步与进入到自刷新模式中或退出自刷新模式无关。例如，在一些实施例中，自刷新定时器的初始化可不取决于或基于进入到自刷新模式中或退出自刷新模式。此外，自刷新定时器可经配置以在进入到自刷新模式中或退出自刷新模式之后未复位或暂停。在各种实施例中，刷新控制电路120可进一步通信地耦合到地址/控制总线125，使得自刷新定时器可经由地址/控制总线125将sref-tREFI广播到每一库控制逻辑135。
在各种实施例中，存储器装置100的秩可包含四个库：库0 130A、库1 130B、库2130C及库3 130D。库130中的每一者本身可包括至少两个子阵列。例如，库0 130A可包含两个子阵列：存储器阵列145A及存储器阵列145B。类似地，库1 130B可包含两个子阵列：存储器阵列145C及存储器阵列145D。库2 130C及库3 130D相应可类似地分别包含两个子阵列。在各种实施例中，相同库130内的存储器阵列145的每一子阵列对可共享共同列选择逻辑，同时具有个别行选择逻辑。每一库130可进一步包含相应库控制逻辑135。每一库控制逻辑135又可包含子阵列刷新电路140(在一些实施例中，称为“半库刷新电路”，其分别用于库130的每一存储器阵列145)。例如，库0 130A可包含库控制逻辑135A，库控制逻辑具有与存储器阵列145A通信的子阵列刷新电路140A及与存储器阵列145B通信的子阵列刷新电路140B。
图1C说明存储器阵列145的替代架构，其中共享列选择逻辑可定位在存储器阵列145的边缘处，且相应对存储器阵列145可彼此相邻。例如，在存储器装置100C中，列选择逻辑可提供在存储器阵列145B的底部边缘处。因此，存储器阵列145A及存储器阵列145B可彼此相邻。在一些实施例中，如所描绘，存储器阵列可进一步共享电路，例如感测放大器155。因此，存储器阵列145A的行150可与存储器阵列145B的相邻列160共享感测放大器155。可进一步在库130中的每一者中实施此配置。
根据各种实施例，子阵列刷新电路140中的每一者可包含相应刷新状态计数器。子阵列刷新电路140可经配置以每当接收sref-tREFI信号时使刷新状态计数器累加，且每当对对应存储器阵列145执行刷新操作时使刷新状态计数器累减。在一些实施例中，可用介于高阈值(对应于子阵列可允许的最大刷新借方(debit))与低阈值(对应于子阵列所允许的最大刷新贷方(credit))之间的起始值来初始化刷新状态计数器。可基于所要最大刷新贷方与最大刷新借方之间的差来选择刷新状态计数器的大小。例如，在一组实施例中，刷新状态计数器可为5位计数器，其对应于8次刷新的最大借方及9次刷新的最大贷方。在此实例中，刷新状态计数器可初始化为起始值9，其中最大刷新借方对应于值17，且最大刷新贷方对应于值0。
继续先前实例，每当从自刷新定时器接收sref-tREFI信号时，状态可累加1个计数。例如，在初始化之后，如果在接收sref-tREFI之前未进行刷新，那么计数器将从值9累加到值10。因此，刷新状态计数器将跟踪每一子阵列(例如，半库)应执行的刷新数目，如由已经过的自刷新刷新时间间隔的次数所指示。对应地，每当对子阵列执行刷新操作时，刷新状态计数器将累减直到达到低阈值。
在进一步实施例中，每一子阵列刷新电路140可经配置以执行隐藏刷新。即，每当激活相同库130上的另一子阵列145时，子阵列刷新电路140将对其相应子阵列145执行刷新。例如，如果子阵列刷新电路140A发出激活命令借此激活存储器阵列145A，那么子阵列刷新电路140B可对存储器阵列145B执行刷新。类似地，在角色反转的情况下，如果激活存储器阵列145B，那么子阵列刷新电路140A可对存储器阵列145A执行刷新。其它库130B、130C、130D中的每一者可经类似配置以经由相应子阵列刷新电路140C到140H同时刷新及激活相应子阵列对145C到145H。因此，当执行隐藏刷新时，用于经激活子阵列的刷新状态计数器并不累减，而用于被给予隐藏刷新的子阵列的刷新状态计数器累减。以此方式，可通过相应子阵列刷新电路140来支持及跟踪子阵列并行刷新操作，而非需要外部存储器控制器来执行这些操作。然而，当刷新状态计数器达到子阵列刷新电路140中的任一者上的高阈值时，相应子阵列刷新电路140可经配置以引发刷新警报。在一些实施例中，刷新警报可由子阵列刷新电路140传输到存储器控制器，所述存储器控制器请求发出刷新命令。在其它实施例中，刷新警报可经提供到共享控制逻辑110或刷新控制电路120，而请求内部产生的刷新命令。相反地，当刷新状态计数器达到低阈值时，子阵列刷新电路140可经配置以忽略刷新命令或隐藏刷新。例如，如果用于子阵列刷新电路140B的刷新状态计数器已达到低阈值且已激活子阵列145A时，那么子阵列刷新电路140B可阻止执行隐藏刷新。类似地，如果在刷新状态计数器处于低阈值时供应刷新命令，那么子阵列刷新电路140B可阻止执行刷新命令。刷新状态计数器的改变方向(例如，累加及累减)不限于上文阐述的实例。类似地，用于触发刷新及阻止刷新的阈值(例如，高阈值及低阈值)不限于上文阐述的实例。例如，所属领域的技术人员将认识到，可在不脱离本方法的范围的情况下反转高阈值及低阈值以及累加事件及累减事件的角色。
在各种实施例中，每一子阵列刷新电路140可进一步包含相应刷新地址计数器。刷新地址计数器可经配置以指示子阵列145内的待刷新行的行地址。因此，每当对子阵列145执行刷新时，刷新地址计数器累加到需要刷新的下一列地址。在各种实施例中，子阵列刷新电路140可进一步经配置以当在相同库130上的另一子阵列145中激活的行在相邻于相应子阵列145的区段内时阻止在相应子阵列145中发生刷新。例如，在一个实施例中，参考图1C，当激活存储器阵列145B的行160时，存储器阵列145A的行150的同时刷新可由子阵列刷新电路140A阻止。在进一步实施例中，如果刷新地址计数器中的行地址经确定为在相邻区段内，那么子阵列刷新电路140可经配置以在不同行地址处执行刷新而不使刷新状态计数器累减。接着，子阵列刷新电路140可基于后续隐藏刷新或刷新命令来刷新刷新地址计数器处的行地址。
在进一步实施例中，库控制逻辑135可经配置以在PSSR模式中操作。特定来说，存储器装置100A、100B及100C的实施例可经配置以在PSSR模式中操作。例如，在一些实施例中，库控制逻辑135可经配置以响应于接收sref-tREFI信号而设置刷新旗标。或者，在其它实施例中，可在接收sref-tREFI之后在子阵列刷新电路140处或在刷新控制电路120处设置刷新旗标。在进入到自刷新模式中之后，库控制逻辑140可经配置以首先确定是否已设置刷新旗标。如果已设置刷新旗标，那么库控制逻辑135可经配置以跨整个库130执行刷新。然而，如果尚未设置刷新旗标，那么库控制逻辑135可经配置以等待直到接收来自自刷新定时器的下一sref-tREFI信号，借此设置刷新旗标。因此，可通过自刷新定时器独立于进入到自刷新模式中或退出自刷新模式而产生sref-tREFI。在一组实施例中，这可包含自刷新定时器在进入自刷新模式或退出自刷新模式之后未复位。以此方式，可按相应刷新刷新时间间隔一致产生sref-tREFI，如从发出sref-tREFI的先前时间所测量。因此，自刷新定时器并不基于进入或退出自刷新模式而重新开始或断言sref-tREFI。
因此，在各种实施例中，仅在设置刷新旗标且已进入自刷新模式两者时执行库级或者秩级自刷新。在执行自刷新之后，库控制逻辑135可经配置以清除刷新旗标直到接收下一sref-tREFI。以此方式，可避免来自重复进入到自刷新模式中及退出自刷新模式的多余自刷新。在一些进一步实施例中，库控制逻辑135可经配置以在进入到自刷新模式中之后执行多个自刷新。在一组实施例中，可执行自刷新直到子阵列刷新电路140中的每一者中的全部刷新状态计数器已达到预定计数值。例如，预定值可为初始化值。在其它实施例中，预定值可为低阈值或低于高阈值的另一值。
图2说明根据各种实施例的子阵列刷新电路200的示意图。如上文关于图1中的子阵列刷新电路140所描述，子阵列刷新电路200可经配置以基于sref-tREFI实施子阵列并行刷新操作，例如隐藏刷新。因此，子阵列刷新电路200包含OR门205、NOR门210、AND门215、刷新地址计数器220、刷新状态计数器225、第一多路复用器(mux)230、第二mux 235、激活地址锁存器240、取样逻辑245、行时序逻辑250、行字锤地址存储装置255及相邻地址计算器逻辑260。
在操作中，第一OR门205可经配置以指示是否已激活互补子阵列或是否已发出刷新命令。例如，OR门205可接收指示互补子阵列的激活的第一输入(此处称为另一半部分激活信号)及指示刷新命令的第二输入。因此，如果互补子阵列在作用中或发出刷新命令，那么OR门经配置以输出真。如果正在激活另一子阵列中的相邻区段或如果已达到刷新状态计数器225的低阈值，那么NOR门210可经配置以阻止刷新命令。因此，如果任一输入为真，那么NOR门210输出假。AND门215从OR门205及NOR门210两者接收输出。接着，AND门215的输出经提供到刷新地址计数器220、刷新状态计数器225的累减引脚且作为输入提供到行时序逻辑250。因此，如果AND门215的输出为真，那么其引起刷新状态计数器225对应于刷新操作而累减。行时序逻辑250可经配置以提供用于执行刷新命令的适当行时序。
在各种实施例中，刷新地址计数器220可经配置以输出子阵列的下一待刷新行的行地址。因此，如果AND门215提供真输出，那么刷新地址计数器220可经配置以将行地址提供到第一mux 230。在一些实施例中，刷新地址计数器220可经配置以在已执行刷新操作之后或者在将行地址提供到mux 230之后累加到后续行地址。第一mux 230可经配置以在由刷新地址计数器220提供的行地址与由相邻地址计算器逻辑260提供的行地址之间选择。因此，如果待由刷新地址计数器220提供行地址，那么可选择来自刷新地址计数器220的行地址。如果下一刷新循环经调度为行字锤修复(RHR)循环，那么可选择来自相邻地址计算器逻辑260的行地址。第二mux 235经配置以在当与子阵列刷新电路200相关联的子阵列发出激活命令时的行激活地址与由第一mux 230提供的刷新行地址之间选择。
根据各种实施例，如果激活命令经发出到与子阵列刷新电路200相关联的子阵列，那么第二多路复用器235可将行激活地址传输到激活地址锁存器240，接着，所述激活地址锁存器240将地址转发到用于相关联子阵列的适当行选择逻辑。指示相关联子阵列的激活的控制信号(此处称为“此半部分激活”)还可经断言为激活命令的部分。因此，行时序逻辑250可利用“此半部分激活”来提供用于执行激活命令的正确行时序。取样逻辑245可经配置以引起行字锤地址存储装置255存储激活地址锁存器240处的行地址处。例如，在一些实施例中，行字锤地址存储装置255本身可为锁存器。接着，相邻地址计算器逻辑260可经配置以从行字锤地址存储装置255检索所存储行地址以计算一或多个相邻行的地址以接收行字锤修复(RHR)，且向第一mux 230提供替代行。相邻地址计算器逻辑260可经配置以输出相邻于字锤行的行地址。相邻地址可包含(不限于)相邻于行字锤地址存储装置255中的行地址的行地址、相邻于紧邻行地址的行地址或接近于行字锤存储装置255中的行地址的一系列行地址。在一些实施例中，当来自相邻地址计算器逻辑260的相邻行地址经刷新时，其可称为刷新“挪用(steal)”。刷新“挪用”并不引起刷新状态计数器225的累减，且可允许基于后续隐藏刷新或刷新命令来刷新刷新地址计数器220处的行地址。
图3说明根据各种实施例的PSSR操作的时序图300。时序图300包含sref-tREFI305、sref模式310、刷新循环315及刷新旗标320。Sref-tREFI 305描绘在上升边缘330、335、340、345处按自刷新刷新时间间隔周期性地断言sref-tREFI信号。因此，在PSSR操作的一个实例中，当首先断言sref-tREFI 305时，产生刷新旗标320。然而，如在sref模式310及刷新循环315中描绘，未执行刷新直到在上升边缘325处进入自刷新模式。因此，上升边缘325对应于刷新循环315的上升边缘，偏移某一延迟。一旦执行刷新，刷新旗标便被清除且返回到低。在sref-tREFI 305的上升边缘330处，产生刷新旗标320。由于自刷新模式310在刷新旗标320经设置时仍在作用中，因此刷新循环315展示随着刷新旗标320立即执行刷新。当刷新循环完成时，刷新旗标再次被清除。接着，Sref模式310展示在sref-tREFI循环之间退出自刷新模式，接着再次进入自刷新模式。同样，由于未设置刷新旗标，仅退出自刷新模式且再次进入到自刷新模式中并不触发刷新。代替性地，如上升边缘340处所展示，仅当在自刷新模式中且刷新旗标经设置两者时执行刷新。继续此实例，在上升边缘345处，当在已退出自刷新模式之后断言sref-tREFI 305时，设置刷新旗标320，但未执行刷新直到再次进入到自刷新模式中。因此，通过利用连续自刷新定时器来产生sref-tREFI，存储器可在每一sref-tREFI间隔多次重复进入及退出自刷新模式，但不在每当再次进入自刷新模式时执行刷新操作。
图4是根据各种实施例的展示子阵列并行刷新操作的实例的时序图400。实例时序图400包含sref-tREFI 405、A半部分激活410、A半部分刷新415、刷新状态计数A 420、B半部分激活425、B半部分刷新430、刷新状态计数B 435及刷新警报440。Sref-tREFI 405说明如在自刷新刷新时间间隔处周期性地产生的Sref-tREFI信号。A半部分激活410指示子阵列A半部分随着时间的激活。A半部分刷新415描绘子阵列A半部分随着时间的刷新。刷新状态计数A 420展示用于子阵列A半部分的刷新状态计数器的计数值。对应地，B半部分激活425说明子阵列B半部分的激活，且B半部分刷新430说明对子阵列B半部分执行的刷新。刷新状态计数B 435展示用于子阵列B半部分的刷新状态计数器的计数值，且刷新警报440描绘是否已基于超过高阈值的刷新状态计数而产生警报。在各种实施例中，子阵列A半部分可属于与子阵列B半部分相同的库，因此成为互补子阵列。
如在实例中描绘，针对前两个sref-tREFI间隔重复激活子阵列A半部分(总共8次)，但不执行刷新。已在所述间隔期间两次断言sref-tREFI 405。刷新状态计数A 420可已在指示五次刷新的刷新借方的值14处开始。在每一sref-tREFI 405处，刷新状态计数器A420累加。因此，刷新状态计数A 425在第二sref-tREFI间隔结束时具有值16。在此相同时间间隔期间，子阵列B半部分尚未激活，如由B半部分激活425所展示。代替性地，如在B半部分刷新430中展示，子阵列B半部分经由隐藏刷新与A半部分激活410并行刷新。因此，具有起始值8的刷新状态计数B 435可因第一sref-tREFI 405累加，但针对每一隐藏刷新累减1。第二sref-tREFI 405使刷新状态计数B 435累加到6，但再次针对每一隐藏刷新累减1，而在第二sref-tREFI间隔结束时具有值2。第三sref-tREFI 405可使刷新状态计数A 420累加到对应于(在此实例中)值17的高阈值。因此，可产生刷新警报440，且从存储器控制器请求刷新命令。一旦接收刷新命令，便可跨整个库全局地执行刷新，如A半部分刷新415及B半部分刷新430两者中所展示。因此，当子阵列A半部分刷新时，刷新状态计数A从值17累减到值16。类似地，刷新状态计数B 435从值3累减到值2。在第三sref-tREFI间隔结束时，再激活子阵列A半部分两次，而引起子阵列B半部分的两次隐藏刷新。接着，在第三sref-tREFI间隔结束时，刷新状态计数B 435从值2累减到对应于(在此实例中)值0的低阈值。第四sref-tREFI 405再次引起产生刷新警报440，且发出另一刷新命令。刷新状态计数B 435(尽管处于低阈值)因第四sref-tREFI 405累加，而允许通过刷新命令再次刷新子阵列B半部分，此接着使刷新状态计数B返回到0。在第四sref-tREFI间隔即将结束之际，再次激活子阵列A半部分两次。此次，由于刷新状态计数B 435处于低阈值，因此未对子阵列B半部分执行隐藏刷新。接着，针对第五sref-tREFI 405在第五sref-tREFI间隔内重复此模式，其中对应于刷新警报440而对子阵列A半部分及B半部分两者执行一次刷新，且阻止子阵列B半部分的后续隐藏刷新。
应了解，在图3及4中提供的上述实例是简化时序图以帮助对PSSR及子阵列并行刷新操作的概念理解。因此，在图3及4中说明的实施例不应以任何方式视为限制性。
图5A及5B是根据各种实施例的PSSR操作的过程的流程图。图5A说明根据各种实施例的操作自刷新定时器的方法500A。方法500A在框505处通过产生定时器数据而开始。如关于先前实施例所论述，自刷新定时器可在初始化之后且独立于进入到自刷新模式中或退出自刷新模式而连续地产生定时器数据。方法500A可在决策框510处通过经由自刷新定时器确定是否已经过自刷新刷新时间间隔及是否已断言sref-tREFI而继续。如关于上述实施例所描述，自刷新时间间隔可对应于存储器装置在自刷新模式中时在给定温度下的平均最小保持时间。如果已经过自刷新刷新时间间隔，那么自刷新定时器可断言sref-tREFI信号。如果已断言sref-tREFI，那么在框515处可设置刷新旗标。如果尚未断言sref-tREFI，那么自刷新定时器可继续等待直到在发出sref-tREFI之前已经过自刷新刷新时间间隔。在各种实施例中，可通过自刷新定时器或在各种刷新控制电路中设置刷新旗标。例如，在一些实施例中，可在刷新控制电路处以秩级、库级或子阵列级设置刷新旗标。因此，参考图1A及1B，刷新控制电路可为用于一或多个库的内部共享刷新控制电路120、用于个别库的库控制逻辑135或子阵列刷新电路140中的任一者的部分。
图5B说明根据各种实施例的PSSR操作的方法500B。方法500B在框550处以空闲状态开始，直到在框520处接收自刷新模式命令。当接收自刷新模式命令时，刷新控制电路(例如(不限于)子阵列刷新电路、库控制逻辑或共享内部刷新控制电路)可进入到自刷新模式中。因此，在各种实施例中，刷新控制电路可为在秩级、库级或子阵列级中的任一者处的刷新控制电路。接着，在决策框525处，刷新控制电路确定是否已设置刷新旗标。如果尚未设置刷新旗标，那么在框530处，刷新控制电路可等待直到刷新旗标经设置。否则，在框545处，当接收自刷新退出命令时，刷新控制电路可退出自刷新模式且返回到框550处的空闲状态。如果在决策框525处已设置刷新旗标，那么在框535处经由刷新控制电路执行刷新。在已执行刷新之后，在框540处，刷新旗标被清除，且在框530处，刷新控制电路进入等待状态。
图6A及6B是子阵列并行刷新操作的流程图。图6A是根据各种实施例的操作自刷新定时器的方法600A的流程图。如在图5A中，方法600A在框605处通过产生定时器数据而开始。自刷新定时器可在初始化之后且独立于进入到自刷新模式中或退出自刷新模式而连续地产生定时器数据。方法600A可在决策框610处通过经由自刷新定时器确定是否已经过自刷新刷新时间间隔及已断言sref-tREFI而继续。如果已经过自刷新刷新时间间隔，那么自刷新定时器可断言sref-tREFI信号。如果已断言sref-tREFI，那么在框615处，刷新状态计数器可累加。如果尚未断言sref-tREFI，那么自刷新定时器可继续等待直到在发出sref-tREFI之前已经过自刷新刷新时间间隔。
图6B说明根据各种实施例的用于存储器装置的子阵列并行刷新的方法600B。所述方法在决策框620处通过确定用于子阵列中的任一者的任何刷新状态计数器是否达到高阈值而开始。在所说明实施例中，高阈值可对应于计数器值17或超过16的刷新状态计数。在其它实例中，如上文描述，可建立其它值以用于高阈值以及低阈值及初始值。在各种实施例中，分别与每一子阵列相关联的个别子阵列刷新电路可进行其相应确定。
如果子阵列刷新电路中的任一者已达到高阈值，那么在框625处，刷新警报可经产生到存储器控制器，而请求发出刷新命令。在一些实施例中，刷新命令可为跨一或多个秩的全局刷新命令、每一库刷新命令或用于一或多个秩中的库子集的刷新命令。如果无刷新状态计数达到高阈值，那么在框630处，子阵列刷新电路可进入到空闲状态中。
在框635处，可针对子阵列A半部分接收激活命令。在各种实施例中，库可包含一或多个子阵列，包含子阵列A半部分及B半部分。响应于接收激活命令，用于子阵列A半部分的子阵列刷新电路可激活子阵列A半部分。在决策框640处，用于子阵列B半部分的子阵列刷新电路可确定用于子阵列B半部分的刷新状态计数是否已达到低阈值。在此情况中，低阈值可对应于值0。如果用于子阵列B半部分的刷新状态计数已达到低阈值，那么不执行隐藏刷新，且在决策框620处继续确定是否有任何刷新状态计数已超过高阈值。然而，如果用于子阵列B半部分的刷新状态计数尚未达到低阈值，那么在框645处，可与子阵列A半部分的激活同时执行子阵列B半部分的隐藏刷新。一旦已执行隐藏刷新，那么在框650处，在用于子阵列B半部分的刷新状态计数器处，用于子阵列B半部分的刷新状态计数可累减，且如果无用于任何子阵列的刷新状态计数器已达到高阈值，那么子阵列刷新电路返回到框630处的空闲状态。
在框655处，可针对子阵列B半部分接收激活命令。响应于接收激活命令，用于子阵列B半部分的子阵列刷新电路可激活子阵列B半部分。在决策框660处，用于子阵列A半部分的子阵列刷新电路可确定用于子阵列A半部分的刷新状态计数是否已达到低阈值(在此情况中，0)。如果用于子阵列A半部分的刷新状态计数处于低阈值，那么可不执行隐藏刷新，且在决策框620处继续检查是否有任何其它刷新状态计数已超过高阈值。然而，如果用于子阵列A半部分的刷新状态计数尚未达到低阈值，那么在框670处，可与子阵列B半部分的激活同时执行子阵列A半部分的隐藏刷新。一旦已执行隐藏刷新，那么在框675处，可经由用于子阵列A半部分的刷新状态计数器使用于子阵列A半部分的刷新状态计数累减，且如果无用于任何子阵列的刷新状态计数器已达到高阈值，那么子阵列刷新电路可返回到框630处的空闲状态。
在框685处，可从存储器控制器接收刷新命令。在接收刷新命令之后，相应子阵列刷新电路可确定用于子阵列A半部分及B半部分的相应刷新状态计数是否处于低阈值。如前所述，如果用于子阵列的刷新状态计数高于低阈值，那么可执行相应子阵列的刷新。如果刷新状态计数处于低阈值，那么可忽略刷新命令。
图7是根据各种实施例的存储器系统700的部分的框图。系统700包含存储器单元阵列702，其可为例如易失性存储器单元(例如，动态随机存取存储器(DRAM)存储器单元、低功率DRAM存储器(LPDRAM)、静态随机存取存储器(SRAM)存储器单元)、非易失性存储器单元(例如，快闪存储器单元)或其它类型的存储器单元。存储器700包含命令解码器706，其可通过命令总线708接收存储器命令且在存储器700内提供(例如，产生)对应控制信号以实行各种存储器操作。例如，命令解码器706可响应于提供到命令总线708的存储器命令而对存储器阵列702执行各种操作。特定来说，命令解码器706可用于提供内部控制信号以从存储器阵列702读取数据且将数据写入到存储器阵列702。可通过地址总线720将行及列地址信号提供(例如，应用)到存储器700中的地址锁存器710。接着，地址锁存器710可提供(例如，输出)单独列地址及单独行地址。
地址锁存器710可将行地址及列地址分别提供到行地址解码器722及列地址解码器728。列地址解码器728可选择延伸通过阵列702的对应于相应列地址的位线。行地址解码器722可连接到字线驱动器724，其激活阵列702中对应于经接收行地址的相应存储器单元行。对应于经接收列地址的选定数据线(例如，一或多个位线)可耦合到读取/写入电路730以经由输入-输出数据路径740将读取数据提供到输出数据缓冲器734。可通过输入数据缓冲器744及存储器阵列读取/写入电路730将写入数据提供到存储器阵列702。
温度传感器716可为裸片上温度传感器，其经配置以测量温度且将温度信息(例如，TEMP)提供到存储器700的其它电路(例如刷新控制逻辑712)。在各种实施例中，刷新控制逻辑712包含如上述实施例中描述的自刷新定时器。自刷新定时器可在初始化之后且独立于进入到自刷新模式中或退出自刷新模式而连续运行。自刷新定时器进一步可经配置以每当经过自刷新刷新时间间隔时周期性地产生sref-tREFI。存储器700可进一步包含库控制电路714。库控制电路714可包含用于每一库的个别子阵列的子阵列刷新电路。根据先前描述的实施例，库控制电路714及刷新控制逻辑712可经配置以提供PSSR及子阵列并行刷新能力两者。
虽然已关于实例实施例描述某些特征及方面，但所属领域的技术人员将认识到，可在不脱离本发明的范围的情况下对所论述实施例进行各种修改及添加。尽管上文描述的实施例指代特定特征，但本发明的范围还包含具有不同特征组合的实施例及并不包含全部上述特征的实施例。例如，可使用硬件组件、软件组件及/或其任何组合来实施本文中描述的方法及过程。此外，虽然为便于描述，可关于特定结构及/或功能组件描述本文中描述的各种方法及过程，但由各种实施例提供的方法不限于任何特定结构及/或功能架构，而是可在任何合适硬件、固件及/或软件配置上实施。类似地，虽然某些功能性是归因于某些系统组件，但除非上下文另有指示，否则此功能性可分布在根据若干实施例的各种其它系统组件中。
此外，虽然为便于描述而以特定顺序描述本文中描述的方法及过程的程序，但可根据各种实施例重新排序、添加及/或省略各个程序。关于一个方法或过程描述的程序可并入于其它所描述方法或过程内；同样地，根据特定结构架构及/或关于一个系统描述的硬件组件可组织在替代结构架构中及/或并入于其它所描述系统内。因此，虽然为便于描述在具有或不具有某些特征的情况下描述各种实施例，但在本文中关于特定实施例描述的各种组件及/或特征可经组合、替换、添加及/或从其它所描述实施例中减去。因此，尽管上文描述若干实例实施例，但将了解，本发明希望涵盖在所附权利要求书的范围内的全部修改及等效物。

Claims (23)

1.一种设备，其包括：
自刷新定时器，其经配置以周期性地产生信号，其中所述信号的周期是基于自刷新刷新时间间隔，其中所述自刷新刷新时间间隔至少部分取决于温度信息；
存储器库，其包括至少第一子阵列；
第一子阵列刷新电路，其通信地耦合到所述第一子阵列且包括第一刷新状态计数器；
其中所述第一子阵列刷新电路经配置以：
从所述自刷新定时器接收所述信号；
每当接收所述信号时在第一方向上改变所述第一刷新状态计数器的计数值；及
每当刷新所述第一子阵列时在第二方向上改变所述第一刷新状态计数器的所述计数值。
2.根据权利要求1所述的设备，其中所述信号的产生独立于进入自刷新模式或退出自刷新模式。
3.根据权利要求1所述的设备，其进一步包括第二子阵列，且其中所述第一子阵列刷新电路进一步经配置以在激活所述第二子阵列时刷新所述第一子阵列。
4.根据权利要求1所述的设备，其中所述第一子阵列刷新电路进一步经配置以确定所述第一刷新状态计数器是否已达到第一阈值，其中如果已达到所述第一阈值，那么所述第一子阵列刷新电路经配置以从存储器控制器请求刷新命令。
5.根据权利要求1所述的设备，其中所述第一子阵列刷新电路进一步经配置以确定所述第一刷新状态计数器是否已达到第二阈值，其中如果已达到所述第二阈值，那么所述第一子阵列刷新电路经配置以阻止所述第一子阵列的刷新。
6.根据权利要求1所述的设备，其中所述第一子阵列刷新电路进一步包括刷新地址计数器，其经配置以在所述第一子阵列的每次刷新之后累加，其中所述刷新地址计数器经配置以指示所述第一子阵列的待刷新行地址。
7.根据权利要求3所述的设备，其中所述第一子阵列刷新电路进一步经配置以当在所述第二子阵列中激活的行相邻于所述第一子阵列的待刷新行时阻止所述第一子阵列的刷新。
8.根据权利要求1所述的设备，其中所述第一子阵列刷新电路进一步经配置以确定是否已进入自刷新模式，其中在进入到自刷新模式中之后，所述第一子阵列刷新电路进一步经配置以连续刷新所述第一子阵列直到所述第一刷新状态计数器已达到预定计数。
9.根据权利要求8所述的设备，其中在已达到所述预定计数之后，所述第一子阵列刷新电路经配置以响应于从所述自刷新定时器接收所述信号而刷新所述第一子阵列。
10.根据权利要求1所述的设备，其进一步包括通信地耦合到所述第二子阵列的第二子阵列刷新电路，且其中所述第二子阵列刷新电路包括第二刷新状态计数器，其中所述第二子阵列刷新电路进一步经配置以：
从所述自刷新定时器接收所述信号；
每当接收所述信号时在所述第一方向上改变所述第二刷新状态计数器的计数值；及
每当刷新所述第二子阵列时在所述第二方向上改变所述第二刷新状态计数器的所述计数值；
如果所述第二刷新状态计数器尚未达到所述第二阈值，那么在激活所述第一子阵列时刷新所述第二子阵列；及
如果所述第二刷新状态计数器已达到所述第二阈值，那么阻止所述第二子阵列的刷新。
11.根据权利要求1所述的设备，其中所述第一子阵列刷新电路进一步经配置以在接收所述信号之后设置刷新旗标，其中在自刷新模式中，所述第一子阵列刷新电路进一步经配置以：
确定是否设置所述刷新旗标；
如果设置所述刷新旗标，那么刷新所述第一子阵列；及
响应于执行所述刷新而清除所述刷新旗标。
12.一种设备，其包括：
自刷新定时器，其经配置以周期性地产生刷新信号；
存储器库；及
控制器，其经耦合到所述自刷新定时器且经配置以从所述自刷新定时器接收所述刷新信号，且在所述设备处于自刷新模式中时至少部分响应于所述刷新信号的产生而刷新所述存储器库，且其中所述自刷新定时器进一步经配置以在所述设备处于不同于所述自刷新模式的第一操作模式中时周期性地产生所述刷新信号。
13.根据权利要求12所述的设备，其中所述第一操作模式包含读取操作及写入操作中的至少一者。
14.根据权利要求12所述的设备，其中所述控制器进一步经配置以在所述设备处于所述第一操作模式中时至少部分响应于所述刷新信号的产生而设置旗标，所述控制器进一步经配置以确定在所述设备进入所述自刷新模式时是否设置所述旗标，如果已设置所述旗标，那么在所述设备进入所述自刷新模式时对所述存储器库执行所述刷新操作，且如果尚未设置所述旗标，那么在所述设备进入所述自刷新模式时防止对所述存储器库执行所述刷新操作。
15.根据权利要求12所述的设备，其中所述存储器库包括第一存储器阵列及第二存储器阵列，其经配置以彼此独立地刷新，且所述设备进一步包括：
第一阵列控制电路及第二阵列控制电路，其分别耦合到所述第一存储器阵列及所述第二存储器阵列，且其中所述第一阵列控制电路及所述第二阵列控制电路中的每一者包括刷新状态计数器，其经配置以响应于所述刷新信号而在第一方向上改变其计数值且响应于对相应存储器阵列执行所述刷新操作而在第二方向上改变其所述计数值。
16.根据权利要求15所述的设备，其中所述第一存储器阵列控制电路及所述第二存储器阵列控制电路中的每一者进一步经配置以至少部分响应于其所述状态计数器的所述计数值达到第一阈值而提供警报信号。
17.根据权利要求15所述的设备，其中所述第一存储器阵列控制电路及所述第二存储器阵列控制电路中的每一者进一步经配置以在其所述刷新状态计数器的所述计数值达到第二阈值时防止刷新所述相应存储器阵列。
18.根据权利要求15所述的设备，其中所述第一阵列控制电路及所述第二阵列控制电路中的一者经配置以在所述第一阵列控制电路及所述第二阵列控制电路中的另一者激活所述相应存储器阵列时对所述相应存储器阵列执行所述刷新操作。
19.根据权利要求15所述的设备，其中所述第一存储器阵列控制电路及所述第二存储器阵列控制电路中的每一者进一步包括地址计数器，其经配置以提供指定所述相应阵列中的待刷新单元的地址。
20.一种系统，其包括：
存储器控制器，其经配置以提供自刷新进入命令及自刷新退出命令，及
存储器装置，其经耦合到所述存储器控制器且经配置以响应于所述自刷新进入命令而进入自刷新模式且响应于所述自刷新退出命令而退出所述自刷新模式，所述存储器装置包括：
自刷新定时器，其经配置以独立于所述自刷新进入命令及所述自刷新退出命令而周期性地产生刷新信号；
第一存储器阵列；及
第一阵列控制电路，其经耦合到所述自刷新定时器且经配置以至少部分响应于所述刷新信号而产生警报信号，且其中所述存储器控制器进一步经配置以至少部分响应于所述警报信号而提供所述自刷新进入命令。
21.根据权利要求20所述的系统，其中所述第一阵列控制电路包括刷新状态计数器，其经配置以响应于所述刷新信号而在第一方向上改变计数值，且所述第一阵列控制电路经配置以在所述计数值达到第一阈值时提供所述警报信号。
22.根据权利要求21所述的系统，其中所述刷新状态计数器进一步经配置以响应于刷新所述第一存储器阵列而在第二方向上改变所述计数值。
23.根据权利要求20所述的系统，其中所述存储器装置进一步包括与所述第一存储器阵列共享选择电路的第二存储器阵列以及第二阵列控制电路，且其中所述存储器控制器进一步经配置以提供激活命令到所述第二存储器阵列，且所述第一阵列控制电路进一步经配置以在所述第二阵列控制电路响应于所述激活命令而对所述第二存储器阵列执行激活操作时刷新所述第一存储器阵列。
CN201780050958.3A 2016-08-23 2017-07-25 用于具有连续自刷新定时器的存储器装置的设备与方法 Active CN109643573B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/245,067 US10354714B2 (en) 2016-08-23 2016-08-23 Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
US15/245,067 2016-08-23
PCT/US2017/043714 WO2018038850A1 (en) 2016-08-23 2017-07-25 Apparatuses and methods for memory devices with continuous self-refresh timer

Publications (2)

Publication Number Publication Date
CN109643573A true CN109643573A (zh) 2019-04-16
CN109643573B CN109643573B (zh) 2023-05-02

Family

ID=61243236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780050958.3A Active CN109643573B (zh) 2016-08-23 2017-07-25 用于具有连续自刷新定时器的存储器装置的设备与方法

Country Status (6)

Country Link
US (2) US10354714B2 (zh)
EP (1) EP3504713A4 (zh)
KR (1) KR102185746B1 (zh)
CN (1) CN109643573B (zh)
TW (1) TWI659419B (zh)
WO (1) WO2018038850A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397117A (zh) * 2019-08-19 2021-02-23 美光科技公司 断电时的脏写入
CN112466360A (zh) * 2019-09-06 2021-03-09 美光科技公司 平均间隔发生器

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR20190054812A (ko) * 2017-11-14 2019-05-22 삼성전자주식회사 메모리 장치의 구동 방법 및 이를 수행하는 메모리 장치
JP7074519B2 (ja) * 2018-03-19 2022-05-24 キオクシア株式会社 メモリシステム、および、メモリ制御方法
US10475519B2 (en) * 2018-03-23 2019-11-12 Micron Technology, Inc. Methods for detecting and mitigating memory media degradation and memory devices employing the same
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
JP6709825B2 (ja) * 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
CN112534502B (zh) * 2018-08-03 2024-04-09 美光科技公司 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
KR102515404B1 (ko) 2018-10-09 2023-03-29 마이크론 테크놀로지, 인크 행 해머를 완화하기 위한 방법 및 이를 이용한 메모리 디바이스 및 시스템
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
WO2020131457A1 (en) 2018-12-21 2020-06-25 Micron Technology, Inc. Methods for activity-based memory maintenance operations and memory devices and systems employing the same
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11087858B1 (en) * 2020-07-24 2021-08-10 Macronix International Co., Ltd. In-place refresh operation in flash memory
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11934654B2 (en) * 2020-12-08 2024-03-19 Rambus Inc. Memory device having hidden refresh
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) * 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230033414A (ko) * 2021-09-01 2023-03-08 삼성전자주식회사 메모리 장치의 구동 방법 및 이를 수행하는 메모리 장치
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US20230317135A1 (en) * 2022-04-05 2023-10-05 Micron Technology, Inc. Techniques to refresh memory systems operating in low power states

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
CN101154438A (zh) * 2006-09-28 2008-04-02 海力士半导体有限公司 晶片上热传感器
US20100142301A1 (en) * 2008-12-08 2010-06-10 Nec Electronics Corporation Semiconductor memory device and self refresh test method
CN103390422A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 具有多个温度传感器的动态随机存取存储器及其控制方法
US20140153350A1 (en) * 2012-12-04 2014-06-05 Micron Technology, Inc. Methods and apparatuses for refreshing memory
US9001608B1 (en) * 2013-12-06 2015-04-07 Intel Corporation Coordinating power mode switching and refresh operations in a memory device
US20160163377A1 (en) * 2014-12-05 2016-06-09 Tae Young Oh Semiconductor memory device and memory system including same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
US4625301A (en) 1983-11-30 1986-11-25 Tandy Corporation Dynamic memory refresh circuit
JP4707244B2 (ja) * 2000-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体装置
US7206244B2 (en) 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
JP2008262616A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
US20080270683A1 (en) 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US7630267B2 (en) 2007-10-31 2009-12-08 Elite Semiconductor Memory Technology Inc. Temperature detector in an integrated circuit
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
JP2011258259A (ja) * 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
US8605489B2 (en) 2011-11-30 2013-12-10 International Business Machines Corporation Enhanced data retention mode for dynamic memories
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
CN101154438A (zh) * 2006-09-28 2008-04-02 海力士半导体有限公司 晶片上热传感器
US20100142301A1 (en) * 2008-12-08 2010-06-10 Nec Electronics Corporation Semiconductor memory device and self refresh test method
CN103390422A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 具有多个温度传感器的动态随机存取存储器及其控制方法
US20140153350A1 (en) * 2012-12-04 2014-06-05 Micron Technology, Inc. Methods and apparatuses for refreshing memory
US9001608B1 (en) * 2013-12-06 2015-04-07 Intel Corporation Coordinating power mode switching and refresh operations in a memory device
US20160163377A1 (en) * 2014-12-05 2016-06-09 Tae Young Oh Semiconductor memory device and memory system including same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397117A (zh) * 2019-08-19 2021-02-23 美光科技公司 断电时的脏写入
US11545216B2 (en) 2019-08-19 2023-01-03 Micron Technology, Inc. Mitigation of voltage threshold drift associated with power down condition of non-volatile memory device
US11923007B2 (en) 2019-08-19 2024-03-05 Micron Technology, Inc. Dirty write on power off
CN112466360A (zh) * 2019-09-06 2021-03-09 美光科技公司 平均间隔发生器
CN112466360B (zh) * 2019-09-06 2024-03-26 美光科技公司 平均间隔发生器

Also Published As

Publication number Publication date
US20180061483A1 (en) 2018-03-01
US11100973B2 (en) 2021-08-24
TWI659419B (zh) 2019-05-11
EP3504713A4 (en) 2020-04-15
KR20190032652A (ko) 2019-03-27
KR102185746B1 (ko) 2020-12-03
EP3504713A1 (en) 2019-07-03
US20190304534A1 (en) 2019-10-03
CN109643573B (zh) 2023-05-02
US10354714B2 (en) 2019-07-16
TW201820329A (zh) 2018-06-01
WO2018038850A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
CN109643573A (zh) 用于具有连续自刷新定时器的存储器装置的设备与方法
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11309012B2 (en) Apparatuses and methods for staggered timing of targeted refresh operations
US11699476B2 (en) Apparatuses and methods for monitoring word line accesses
US20230105151A1 (en) Apparatuses and methods for access based refresh timing
US11158364B2 (en) Apparatuses and methods for tracking victim rows
US11257535B2 (en) Apparatuses and methods for managing row access counts
US11309010B2 (en) Apparatuses, systems, and methods for memory directed access pause
US11386946B2 (en) Apparatuses and methods for tracking row accesses
US11302377B2 (en) Apparatuses and methods for dynamic targeted refresh steals
US11348631B2 (en) Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
CN104376868B (zh) 存储器和包括其的存储器系统
CN107025927A (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
CN103680595A (zh) 单元阵列、存储器以及包括存储器的存储系统
KR101972150B1 (ko) 양자 메모리 시스템에서 타이밍 제어
CN104391799B (zh) 内存装置中的内存访问控制
CN114077421A (zh) 用于基于电压的随机数产生的设备、系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant