CN109640013B - 一种时序校准方法及芯片测试机 - Google Patents

Abstract

本发明公开了一种时序校准方法及芯片测试机。该方法包括：校准芯片测试机的内部时序；依次调整待测件的每个数据通道对应的时序窗口；根据每个数据通道对应的时序窗口，计算时序校准值，并将时序校准值配置到每个数据通道中。本发明实施例能够在不增加任何设备的前提下完成对MIPI信号的时序校准，保证MIPI信号的传输速率和稳定性，降低设备的维护和使用成本。

Description

一种时序校准方法及芯片测试机

技术领域

本发明实施例涉及信号处理技术领域，尤其涉及一种时序校准方法及芯片测试机。

背景技术

互补金属氧化物半导体传感器(Complementary Metal Oxide SemiconductorSensor，CMOS Sensor)以其高灵敏度、短曝光时间等优点被广泛的作为数码摄影中的图像传感器使用。

现有的CMOS传感器芯片在测试时通常是将CMOS传感器芯片转接在芯片测试机上进行测试的，由于测试对CMOS传感器芯片产生的移动行业处理器接口(Mobile IndustryProcessor Interface，MIPI)信号的时序有着非常高的要求，因此通常需要使用信号分析仪对MIPI信号的时序进行测量，然后对其进行相应的时序补偿。然而，该方法需要用到信号分析仪，不便于携带使用，并且增加了设备的维护和使用成本。

发明内容

本发明提供一种时序校准方法及芯片测试机，能够在不增加任何设备的前提下完成对MIPI信号的时序校准，保证MIPI信号的传输速率和稳定性，降低设备的维护和使用成本。

第一方面，本发明实施例提供了一种时序校准方法，包括：

校准芯片测试机的内部时序；

依次调整待测件的每个数据通道对应的时序窗口；

根据每个数据通道对应的时序窗口，计算时序校准值，并将时序校准值配置到每个数据通道中。

可选的，待测件具有n个数据通道，其中，n为正整数；

依次调整待测件的每个数据通道对应的时序窗口，具体包括：

在待测件的前n-1个数据通道对应的时序窗口调整完成后，配置待测件的前n个数据通道输出测试图像；

根据前n-1个数据通道对应的时序窗口，设定前n-1个数据通道的时序参数；

调整第n个数据通道的时序，得到第n个数据通道对应的时序窗口。

可选的，在配置待测件的前n个数据通道输出测试图像前，还包括：

计算第n个数据通道一个延时单位的延时值Tn，以及第n个数据通道的延时总长度Mn，其中，Tn＝T/(Mtn-Mbn)，Mn＝D/Tn；

Mbn为校准芯片测试机的内部时序后第n个数据通道的时序调整值，Mtn为校准芯片测试机的内部时序后第n个数据通道经延时T后的时序调整值，D为码元宽度。

可选的，调整第n个数据通道的时序，得到第n个数据通道对应的时序窗口，具体包括：

在Mbn至Mn+Mbn的范围内调整第n个数据通道的时序；

获取测试图像样本，并将测试图像样本与标准图像进行比对得到比对结果；

若比对结果的误差率小于或者等于预设值，则得到第n个数据通道对应的时序窗口。

可选的，时序校准值为每个数据通道对应的时序窗口的平均值。

第二方面，本发明实施例提供了一种芯片测试机，包括：校准模块，调整模块，计算模块和配置模块；

校准模块，用于校准芯片测试机的内部时序；

调整模块，用于依次调整待测件的每个数据通道对应的时序窗口；

计算模块，用于根据每个数据通道对应的时序窗口，计算时序校准值；

配置模块，用于将时序校准值配置到每个数据通道中。

可选的，待测件具有n个数据通道，其中，n为正整数；

调整模块，具体用于在待测件的前n-1个数据通道对应的时序窗口调整完成后，配置待测件的前n个数据通道输出测试图像；根据前n-1个数据通道对应的时序窗口，设定前n-1个数据通道的时序参数；调整第n个数据通道的时序，得到第n个数据通道对应的时序窗口。

可选的，计算模块，还用于在调整模块配置待测件的前n个数据通道输出测试图像前，计算第n个数据通道一个延时单位的延时值Tn，以及第n个数据通道的延时总长度Mn，其中，Tn＝T/(Mtn-Mbn)，Mn＝D/Tn；Mbn为校准芯片测试机的内部时序后第n个数据通道的时序调整值，Mtn为校准芯片测试机的内部时序后第n个数据通道经延时T后的时序调整值，D为码元宽度。

可选的，调整模块，具体用于在Mbn至Mn+Mbn的范围内调整第n个数据通道的时序；获取测试图像样本，并将测试图像样本与标准图像进行比对得到比对结果；若比对结果的误差率小于或者等于预设值，则得到第n个数据通道对应的时序窗口。

可选的，时序校准值为每个数据通道对应的时序窗口的平均值。

第三方面，本发明实施例提供了一种芯片测试机，包括：

一个或多个处理器；

存储器，用于存储一个或多个程序及图像样本数据；

当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现如本发明实施例第一方面任一的时序校准方法。

第四方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如本发明实施例第一方面任一的时序校准方法。

本发明实施例提供了一种时序校准方法及芯片测试机。通过在校准芯片测试机的内部时序后，依次调整芯片测试机的每个数据通道对应的时序窗口，并根据每个数据通道对应的时序窗口，计算时序校准值，将时序校准值配置到每个数据通道中。能够在不增加任何设备的前提下完成对MIPI信号的时序校准，保证MIPI信号的传输速率和稳定性，降低设备的维护和使用成本。

附图说明

图1是本发明实施例提供的一种时序校准方法的流程示意图；

图2是本发明实施例提供的另一种时序校准方法的流程示意图；

图3是本发明实施例提供的一种芯片测试机的结构示意图；

图4是本发明实施例提供的另一种芯片测试机的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

需要说明的是，本发明中术语“系统”和“网络”在本文中常被可互换使用。本发明实施例中提到的“和/或”是指”包括一个或更多个相关所列项目的任何和所有组合。本发明的说明书和权利要求书及附图中的术语“第一”、“第二”、“第三”、“第四”等是用于区别不同对象，而不是用于限定特定顺序。

还需要说明是，本发明下述各个实施例可以单独执行，各个实施例之间也可以相互结合执行，本发明实施例对此不作具体限制。

下面，对时序校准方法、芯片测试机及其技术效果进行详细描述。

图1为本发明实施例提供的一种时序校准方法的流程示意图，本发明实施例公开的方法适用于芯片测试机，该芯片测试机通常为自动化CMOS传感器芯片测试机，如图1所示，该方法可以包括下述步骤：

S101、芯片测试机校准芯片测试机的内部时序。

可以理解的，在本发明实施例提供的时序校准方法开始校准前，首先需要将待测件(CMOS传感器芯片)通过路径转接板接入芯片测试机。其中，待测件可以为移动行业处理器接口D-PHY物理层的相机串行口发送端被测件(Mobile Industry Processor InterfaceD-Physical Layer Camera Serial Interface Transmitter Device under Test，MIPID-PHY CSI TX DUT)。待测件可以产生移动行业处理器接口D-PHY物理层的相机串行口接收端(Mobile Industry Processor Interface D-Physical Layer Camera Serial InterfaceReceiver，MIPI D-PHY CSI RX)信号。

在将待测件通过路径转接板接入芯片测试机后，芯片测试机还可以配置待测件使其工作在测试模式下，即待测件的所有数据通道可以输出测试图像。

S102、芯片测试机依次调整待测件的每个数据通道对应的时序窗口。

下面以待测件仅具有1个数据通道为例，详述芯片测试机调整待测件的数据通道对应的时序窗口的过程可以包括如下的5个步骤：

步骤1：芯片测试机计算数据通道1一个延时单位的延时值T1，以及数据通道1的延时总长度M1，其中，T1＝T/(Mt1-Mb1)，M1＝D/T1。

Mb1为校准芯片测试机的内部时序后数据通道1的时序调整值，Mt1为校准芯片测试机的内部时序后数据通道1经延时T后的时序调整值，D为码元宽度。

其中，延时T的取值可以为预设的任意值。优选的，延时T的取值为1000ps。

步骤2：芯片测试机配置待测件的数据通道1输出测试图像。

步骤3：芯片测试机在Mb1至M1+Mb1的范围内调整数据通道1的时序。

步骤4：芯片测试机获取测试图像样本，并将测试图像样本与标准图像进行比对得到比对结果。

具体的，测试图像样本与标准图像一一对应。芯片测试机获取测试图像样本的样本个数可以为100个、也可以为1000个或者更多。

芯片测试机将测试图像样本与标准图像进行比对，可以记录与标准图像不同的测试图像的个数，计算误差率。即误差率＝与标准图像不同的测试图像的个数/测试图像样本的个数。

步骤5：若比对结果的误差率小于或者等于预设值，则芯片测试机得到数据通道1对应的时序窗口。

可选的，预设值可以为3％或者5％，即表示比对结果的误差率不能超过3％或者5％。示例性的，若芯片测试机获取测试图像样本的样本个数为100，则与标准图像不同的测试图像的个数不能超过3个或者5个。

S103、芯片测试机根据每个数据通道对应的时序窗口，计算时序校准值，并将时序校准值配置到每个数据通道中。

时序校准值为每个数据通道对应的时序窗口的平均值。

上述方法由于均在芯片测试机中执行，因此能够在不增加任何设备的前提下完成对待测件输出的MIPID-PHY CSI RX信号的时序校准，保证MIPI D-PHY CSI RX信号的传输速率和稳定性，降低设备的维护和使用成本。

在本发明上述实施例的基础上，以待测件仅具有4个数据通道为例，图2为本发明实施例提供的另一种时序校准方法的流程示意图，如图2所示，该方法可以包括下述步骤：

S201、芯片测试机配置待测件使其工作在测试模式下。

S202、芯片测试机校准芯片测试机的内部时序。

需要说明的是，芯片测试机还可以判断自身的内部时序是否校准完毕。若自身的内部时序校准完毕，则继续执行下述步骤S203-S208；若自身的内部时序未校准完毕，则继续执行步骤S202，直至自身的内部时序校准完毕为止。

S203、芯片测试机调整待测件的第一数据通道对应的时序窗口。

具体的，芯片测试机调整待测件的第一数据通道对应的时序窗口的过程可以包括如下5个步骤：

步骤1：芯片测试机计算第一数据通道一个延时单位的延时值T1，以及第一数据通道的延时总长度M1，其中，T1＝T/(Mt1-Mb1)，M1＝D/T1。

Mb1为校准芯片测试机的内部时序后第一数据通道的时序调整值，Mt1为校准芯片测试机的内部时序后第一数据通道经延时T后的时序调整值，D为码元宽度。

步骤2：芯片测试机配置待测件的第一数据通道输出测试图像。

步骤3：芯片测试机在Mb1至M1+Mb1的范围内调整第一数据通道的时序。

步骤4：芯片测试机获取测试图像样本，并将测试图像样本与标准图像进行比对得到比对结果。

具体的，测试图像样本可以是芯片测试机从第一数据通道获取的。

步骤5：若比对结果的误差率小于或者等于预设值，则芯片测试机得到第一数据通道对应的时序窗口。

S204、芯片测试机调整待测件的第二数据通道对应的时序窗口。

具体的，芯片测试机调整待测件的第二数据通道对应的时序窗口的过程可以包括如下6个步骤：

步骤1：芯片测试机计算第二数据通道一个延时单位的延时值T2，以及第二数据通道的延时总长度M2，其中，T2＝T/(Mt2-Mb2)，M2＝D/T2。

Mb2为校准芯片测试机的内部时序后第二数据通道的时序调整值，Mt2为校准芯片测试机的内部时序后第二数据通道经延时T后的时序调整值，D为码元宽度。

步骤2：芯片测试机配置待测件的第一数据通道和第二数据通道输出测试图像。

步骤3：芯片测试机根据第一数据通道对应的时序窗口，设定第一数据通道的时序参数。

如此，第一数据通道可以处于稳定的工作状态。

步骤4：芯片测试机在Mb2至M2+Mb2的范围内调整第二数据通道的时序。

步骤5：芯片测试机获取测试图像样本，并将测试图像样本与标准图像进行比对得到比对结果。

具体的，测试图像样本可以是芯片测试机从第二数据通道获取的。

步骤6：若比对结果的误差率小于或者等于预设值，则芯片测试机得到第二数据通道对应的时序窗口。

S205、芯片测试机调整待测件的第三数据通道对应的时序窗口。

具体的，芯片测试机调整待测件的第三数据通道对应的时序窗口的过程可以包括如下6个步骤：

步骤1：芯片测试机计算第三数据通道一个延时单位的延时值T3，以及第三数据通道的延时总长度M3，其中，T3＝T/(Mt3-Mb3)，M3＝D/T3。

Mb3为校准芯片测试机的内部时序后第三数据通道的时序调整值，Mt3为校准芯片测试机的内部时序后第三数据通道经延时T后的时序调整值，D为码元宽度。

步骤2：芯片测试机配置待测件的第一数据通道、第二数据通道和第三数据通道输出测试图像。

步骤3：芯片测试机根据第一数据通道对应的时序窗口，设定第一数据通道的时序参数，并根据第二数据通道对应的时序窗口，设定第二数据通道的时序参数。

如此，第一数据通道和第二数据通道均可以处于稳定的工作状态。

步骤4：芯片测试机在Mb3至M3+Mb3的范围内调整第三数据通道的时序。

步骤5：芯片测试机获取测试图像样本，并将测试图像样本与标准图像进行比对得到比对结果。

具体的，测试图像样本可以是芯片测试机从第三数据通道获取的。

步骤6：若比对结果的误差率小于或者等于预设值，则芯片测试机得到第三数据通道对应的时序窗口。

S206、芯片测试机调整待测件的第四数据通道对应的时序窗口。

具体的，芯片测试机调整待测件的第四数据通道对应的时序窗口的过程可以包括如下6个步骤：

步骤1：芯片测试机计算第四数据通道一个延时单位的延时值T4，以及第四数据通道的延时总长度M4，其中，T4＝T/(Mt4-Mb4)，M4＝D/T4。

Mb4为校准芯片测试机的内部时序后第四数据通道的时序调整值，Mt4为校准芯片测试机的内部时序后第四数据通道经延时T后的时序调整值，D为码元宽度。

步骤2：芯片测试机配置待测件的第一数据通道、第二数据通道、第三数据通道和第四数据通道输出测试图像。

步骤3：芯片测试机根据第一数据通道对应的时序窗口，设定第一数据通道的时序参数，根据第二数据通道对应的时序窗口，设定第二数据通道的时序参数，并根据第三数据通道对应的时序窗口，设定第三数据通道的时序参数。

如此，第一数据通道、第二数据通道和第三数据通道均可以处于稳定的工作状态。

步骤4：芯片测试机在Mb4至M4+Mb4的范围内调整第四数据通道的时序。

步骤5：芯片测试机获取测试图像样本，并将测试图像样本与标准图像进行比对得到比对结果。

具体的，测试图像样本可以是芯片测试机从第四数据通道获取的。

步骤6：若比对结果的误差率小于或者等于预设值，则芯片测试机得到第四数据通道对应的时序窗口。

S207、芯片测试机根据第一数据通道对应的时序窗口、第二数据通道对应的时序窗口、第三数据通道对应的时序窗口和第四数据通道对应的时序窗口，计算时序校准值。

其中，时序校准值＝(第一数据通道对应的时序窗口+第二数据通道对应的时序窗口+第三数据通道对应的时序窗口+第四数据通道对应的时序窗口)/4。

S208、芯片测试机将时序校准值配置到第一数据通道、第二数据通道、第三数据通道和第四数据通道中。

本发明实施例提供了一种时序校准方法，通过在校准芯片测试机的内部时序后，依次调整芯片测试机的每个数据通道对应的时序窗口，并根据每个数据通道对应的时序窗口，计算时序校准值，将时序校准值配置到每个数据通道中。能够利用大数据技术，在不增加任何设备的前提下完成对MIPI信号的时序校准，保证MIPI信号的传输速率和稳定性，降低设备的维护和使用成本。

图3为本发明实施例提供的一种芯片测试机的结构示意图，包括：校准模块10，调整模块11，计算模块12和配置模块13。

校准模块10，用于校准芯片测试机的内部时序；

调整模块11，用于依次调整待测件的每个数据通道对应的时序窗口；

计算模块12，用于根据每个数据通道对应的时序窗口，计算时序校准值；

配置模块13，用于将时序校准值配置到每个数据通道中。

可选的，待测件具有n个数据通道，其中，n为正整数；

调整模块11，具体用于在待测件的前n-1个数据通道对应的时序窗口调整完成后，配置待测件的前n个数据通道输出测试图像；根据前n-1个数据通道对应的时序窗口，设定前n-1个数据通道的时序参数；调整第n个数据通道的时序，得到第n个数据通道对应的时序窗口。

可选的，计算模块12，还用于在调整模块11配置待测件的前n个数据通道输出测试图像前，计算第n个数据通道一个延时单位的延时值Tn，以及第n个数据通道的延时总长度Mn，其中，Tn＝T/(Mtn-Mbn)，Mn＝D/Tn；Mbn为校准芯片测试机的内部时序后第n个数据通道的时序调整值，Mtn为校准芯片测试机的内部时序后第n个数据通道经延时T后的时序调整值，D为码元宽度。

可选的，调整模块11，具体用于在Mbn至Mn+Mbn的范围内调整第n个数据通道的时序；获取测试图像样本，并将测试图像样本与标准图像进行比对得到比对结果；若比对结果的误差率小于或者等于预设值，则得到第n个数据通道对应的时序窗口。

可选的，时序校准值为每个数据通道对应的时序窗口的平均值。

本发明实施例提供的以上芯片测试机，可执行本发明方法实施例所提供的时序校准方法中芯片测试机所执行的步骤，具备执行方法相应的功能模块和有益效果。

图4为本发明实施例提供的另一种芯片测试机的结构示意图。如图4所示，该芯片测试机包括处理器20、存储器21、输入装置22和输出装置23；芯片测试机中处理器20的数量可以是一个或多个，图4中以一个处理器20为例；芯片测试机中的处理器20、存储器21、输入装置22和输出装置23可以通过总线或其他方式连接，图4中以通过总线连接为例。总线表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。

存储器21作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的时序校准方法对应的程序指令/模块。处理器20通过运行存储在存储器21中的软件程序、指令以及模块，从而执行芯片测试机的各种功能应用以及数据处理，即实现上述的时序校准方法。

存储器21可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等，如上述实施例所提到的图像样本数据。此外，存储器21可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器21可进一步包括相对于处理器20远程设置的存储器，这些远程存储器可以通过网络连接至芯片测试机。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

输入装置22可用于接收输入的数字或字符信息，以及产生与芯片测试机的用户设置以及功能控制有关的键信号输入。输出装置23可包括显示屏等显示设备。

本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上述实施例的时序校准方法。

本发明实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本发明实施例操作的计算机程序代码，程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种时序校准方法，其特征在于，包括：

校准芯片测试机的内部时序；

依次调整待测件的每个数据通道对应的时序窗口；

根据所述每个数据通道对应的时序窗口，计算时序校准值，并将所述时序校准值配置到所述每个数据通道中；

其中，所述待测件具有n个数据通道，n为正整数；所述依次调整待测件的每个数据通道对应的时序窗口，包括：

计算第n个数据通道一个延时单位的延时值Tn，以及第n个数据通道的延时总长度Mn，其中，Tn＝T/(Mtn-Mbn)，Mn＝D/Tn；在Mbn至Mn+Mbn的范围内调整第n个数据通道的时序；

Mbn为校准所述芯片测试机的内部时序后第n个数据通道的时序调整值，Mtn为校准所述芯片测试机的内部时序后第n个数据通道经延时T后的时序调整值，D为码元宽度。

2.根据权利要求1所述的时序校准方法，其特征在于，所述依次调整待测件的每个数据通道对应的时序窗口，具体包括：

在所述待测件的前n-1个数据通道对应的时序窗口调整完成后，配置所述待测件的前n个数据通道输出测试图像；

根据前n-1个数据通道对应的时序窗口，设定前n-1个数据通道的时序参数；

调整第n个数据通道的时序，得到第n个数据通道对应的时序窗口。

3.根据权利要求2所述的时序校准方法，其特征在于，所述调整第n个数据通道的时序，得到第n个数据通道对应的时序窗口，具体包括：

在Mbn至Mn+Mbn的范围内调整第n个数据通道的时序；

获取测试图像样本，并将所述测试图像样本与标准图像进行比对得到比对结果；

若所述比对结果的误差率小于或者等于预设值，则得到第n个数据通道对应的时序窗口。

4.根据权利要求1-3中任意一项所述的时序校准方法，其特征在于，所述时序校准值为所述每个数据通道对应的时序窗口的平均值。

5.一种芯片测试机，其特征在于，包括：校准模块，调整模块，计算模块和配置模块；

所述校准模块，用于校准芯片测试机的内部时序；

所述调整模块，用于依次调整待测件的每个数据通道对应的时序窗口；

所述计算模块，用于根据所述每个数据通道对应的时序窗口，计算时序校准值；

所述配置模块，用于将所述时序校准值配置到所述每个数据通道中；

其中，所述待测件具有n个数据通道，n为正整数；

所述计算模块，具体用于计算第n个数据通道一个延时单位的延时值Tn，以及第n个数据通道的延时总长度Mn，其中，Tn＝T/(Mtn-Mbn)，Mn＝D/Tn；在Mbn至Mn+Mbn的范围内调整第n个数据通道的时序；

Mbn为校准所述芯片测试机的内部时序后第n个数据通道的时序调整值，Mtn为校准所述芯片测试机的内部时序后第n个数据通道经延时T后的时序调整值，D为码元宽度。

6.根据权利要求5所述的芯片测试机，其特征在于，

所述调整模块，具体用于在所述待测件的前n-1个数据通道对应的时序窗口调整完成后，配置所述待测件的前n个数据通道输出测试图像；根据前n-1个数据通道对应的时序窗口，设定前n-1个数据通道的时序参数；调整第n个数据通道的时序，得到第n个数据通道对应的时序窗口。

7.根据权利要求6所述的芯片测试机，其特征在于，

所述调整模块，具体用于在Mbn至Mn+Mbn的范围内调整第n个数据通道的时序；获取测试图像样本，并将所述测试图像样本与标准图像进行比对得到比对结果；若所述比对结果的误差率小于或者等于预设值，则得到第n个数据通道对应的时序窗口。

8.根据权利要求5-7中任意一项所述的芯片测试机，其特征在于，所述时序校准值为所述每个数据通道对应的时序窗口的平均值。

9.一种芯片测试机，其特征在于，包括：

一个或多个处理器；

存储器，用于存储一个或多个程序及图像样本数据；

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-4中任一所述的时序校准方法。

Images