CN109637977B - 铜填充的凹槽结构及其制造方法 - Google Patents

铜填充的凹槽结构及其制造方法 Download PDF

Info

Publication number
CN109637977B
CN109637977B CN201811477084.2A CN201811477084A CN109637977B CN 109637977 B CN109637977 B CN 109637977B CN 201811477084 A CN201811477084 A CN 201811477084A CN 109637977 B CN109637977 B CN 109637977B
Authority
CN
China
Prior art keywords
seed crystal
copper
crystal layer
layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811477084.2A
Other languages
English (en)
Other versions
CN109637977A (zh
Inventor
鲍宇
李西祥
曹艳鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811477084.2A priority Critical patent/CN109637977B/zh
Publication of CN109637977A publication Critical patent/CN109637977A/zh
Application granted granted Critical
Publication of CN109637977B publication Critical patent/CN109637977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种铜填充的凹槽结构，包括：凹槽，形成于第一介质层中；在凹槽的底部表面和侧面形成于阻挡层；在阻挡层的表面形成有纯铜的第一籽晶层；在第一籽晶层的位于凹槽的侧面的顶部的表面形成有铜合金的第二籽晶层；铜主体层将凹槽完全填充并形成凹槽结构，铜主体层的底部表面和侧面的底部和第一籽晶层直接接触用于降低凹槽结构的寄生电阻；铜主体层的侧面的顶部和第二籽晶层直接接触并通过第二籽晶层的铜合金材料降低凹槽结构的电迁移。本发明公开了一种铜填充的凹槽结构的制造方法。本发明能改善器件的EM性能，同时降低器件的寄生电阻；本发明特别适用于20nm以下的铜通孔的应用。

Description

铜填充的凹槽结构及其制造方法
技术领域
本发明涉及半导体集成电路的制造领域，特别是涉及一种铜填充的凹槽结构。本发明还涉及一种铜填充的凹槽结构的制造方法。
背景技术
随着金属铜线尺寸缩小，金属的电迁移(ElectroMigration，EM)变得更加挑战。业界在工艺节点达到28nm时，采用铜合金(Cu alloy)籽晶(seed)来改善EM性能，此方法对工艺流程没有影响，也即仅是将铜籽晶换为铜合金籽晶即可，铜合金籽晶会使铜导线电阻增加，如：在通孔中，通孔用来连接上下金属层，采用铜合金籽晶时，在通孔对应的凹槽中填充铜主体层之前，需要首先形成铜合金籽晶层，铜主体层通常采用电镀(plating)工艺实现，铜主体层的电镀工艺完成之后通常还需要进行铜的化学机械研磨(CMP)工艺来将凹槽外的金属层如铜主体层及其底部的铜合金籽晶层去除；这样，铜主体层不能直接和底部的金属层接触，而通过铜合金籽晶层来和底部的金属层来接触，这样会增加通孔的寄生电阻即Rc。
当半导体集成电路的工艺节点到了20nm以下时，为了降低金属互连的寄生电阻，需要降低金属互连中的通孔的寄生电阻，这样通孔中的铜合金籽晶层需要重新采用铜籽晶层；由于采用铜籽晶层之后，在铜主体层形成并进行了CMP之后还需要进行选择性的钴(Co)生长来提高EM，这显然又会增加工艺的复杂性并会提高工艺成本。
发明内容
本发明要解决的技术问题是提供一种铜填充的凹槽结构，能改善器件的EM性能，同时降低器件的寄生电阻；为此，本发明还提供一种铜填充的凹槽结构的制造方法。
为解决上述技术问题，本发明提供的铜填充的凹槽结构包括：
凹槽，形成于第一介质层中。
在所述凹槽的底部表面和侧面形成于阻挡层。
在所述阻挡层的表面形成有第一籽晶层，所述第一籽晶层采用纯铜材料。
在所述第一籽晶层的位于所述凹槽的侧面的顶部的表面形成有第二籽晶层，所述第二籽晶层采用铜合金材料，所述第二籽晶层的底部的所述第一籽晶层的表面露出。
铜主体层将所述凹槽完全填充并形成凹槽结构，所述铜主体层的底部表面和侧面的底部和所述第一籽晶层直接接触用于降低所述凹槽结构的寄生电阻；所述铜主体层的侧面的顶部和所述第二籽晶层直接接触并通过所述第二籽晶层的铜合金材料降低所述凹槽结构的电迁移。
进一步的改进是，所述第一介质层为层间膜，所述凹槽结构为连接上下金属层的通孔。
进一步的改进是，所述第一介质层的材料为氧化层。
进一步的改进是，所述阻挡层的材料为TaN。
进一步的改进是，所述第一籽晶层的厚度小于
Figure GDA0002637852550000021
所述第二籽晶层的厚度小于
Figure GDA0002637852550000022
所述第二籽晶层的铜合金材料包括铝铜合金，锰铜合金，银铜合金，所述第二籽晶层的铜合金材料中非铜材料的占比小于10％。
进一步的改进是，所述第二籽晶层的铜合金材料中非铜材料的占比小于1％。
进一步的改进是，所述第二籽晶层采用带角度的PVD沉积工艺形成，带角度的PVD沉积工艺的角度越大，越靠近所述凹槽的底部的位置上的沉积速率越小，通过调节所述PVD沉积工艺的角度来使所述第二籽晶层仅覆盖在所述第一籽晶层的位于所述凹槽的侧面的顶部的表面。
进一步的改进是，所述PVD沉积工艺采用侧面靶材。
为解决上述技术问题，本发明提供的铜填充的凹槽结构的制造方法包括如下步骤：
步骤一、在第一介质层中形成凹槽。
步骤二、在所述凹槽的底部表面和侧面形成阻挡层。
步骤三、在所述阻挡层的表面形成第一籽晶层，所述第一籽晶层采用纯铜材料。
步骤四、在所述第一籽晶层的位于所述凹槽的侧面的顶部的表面形成第二籽晶层，所述第二籽晶层采用铜合金材料，所述第二籽晶层的底部的所述第一籽晶层的表面露出。
步骤五、形成铜主体层将所述凹槽完全填充并形成凹槽结构，所述铜主体层的底部表面和侧面的底部和所述第一籽晶层直接接触用于降低所述凹槽结构的寄生电阻；所述铜主体层的侧面的顶部和所述第二籽晶层直接接触并通过所述第二籽晶层的铜合金材料降低所述凹槽结构的电迁移。
进一步的改进是，所述第一介质层为层间膜，所述凹槽结构为连接上下金属层的通孔。
进一步的改进是，所述阻挡层的材料为TaN。
进一步的改进是，所述第一籽晶层的厚度小于
Figure GDA0002637852550000031
所述第二籽晶层的厚度小于
Figure GDA0002637852550000032
所述第二籽晶层的铜合金材料包括铝铜合金，锰铜合金，银铜合金，所述第二籽晶层的铜合金材料中非铜材料的占比小于10％。
进一步的改进是，所述第二籽晶层的铜合金材料中非铜材料的占比小于1％。
进一步的改进是，所述第二籽晶层采用带角度的PVD沉积工艺形成，带角度的PVD沉积工艺的角度越大，越靠近所述凹槽的底部的位置上的沉积速率越小，通过调节所述PVD沉积工艺的角度来使所述第二籽晶层仅覆盖在所述第一籽晶层的位于所述凹槽的侧面的顶部的表面。
进一步的改进是，所述PVD沉积工艺采用侧面靶材。
本发明的凹槽结构中，在铜主体层形成之前先形成了两层籽晶层，第一籽晶层采用纯铜材料，第二籽晶层采用铜合金材料，且在结构上，第一籽晶层覆盖在凹槽的底部表面和全部的侧面，第二籽晶层仅覆盖在凹槽的侧面的顶部位置，凹槽侧面的底部位置以及凹槽的底部表面没有覆盖第二籽晶层，这样，没有覆盖第二籽晶层的位置上的第一籽晶层的表面将会直接暴露出来，使得铜主体层在凹槽的底部表面和凹槽的侧面的底部能和由铜材料的第一籽晶层直接接触，由于铜材料的寄生电阻减小，能保证整个凹槽结构具有较小的寄生电阻；同时，由于在凹槽的侧面的顶部部分形成于由铜合金材料的第二籽晶层，第二籽晶层能防止铜主体层产生电迁移即改善器件的EM性能，所以本发明能改善器件的EM性能，同时降低器件的寄生电阻。
本发明的凹槽结构通常用于制作连接上下金属层的通孔结构；而且本发明特别适用于20nm工艺节点以下的通孔的应用。相对于现有的20nm工艺节点以下的通孔工艺中需要采用纯铜籽晶层，在形成铜主体层之后还需要进行选择性生长钴层来实现EM性能的改善，本发明中第二籽晶层采用大角度的PVD沉积工艺就能自动形成在凹槽的侧面的顶部位置上，能保证在凹槽的底部表面及靠近凹槽的底部表面的侧面的底部位置上不沉积第二籽晶层并从而能实现第一籽晶层自动暴露出来，所以本发明的工艺方法简单且成本更低，更加方便较小的工艺节点的通孔的应用，适应于半导体集成电路制造中工艺节点不断缩小的需要。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例铜填充的凹槽结构的器件结构图；
图2是本发明实施例铜填充的凹槽结构的制造方法的流程图；
图3A-图3D是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图1所示，是本发明实施例铜填充的凹槽结构的器件结构图，本发明实施例铜填充的凹槽结构包括：
凹槽2，形成于第一介质层1中。
本发明实施例中，所述第一介质层1为层间膜，所述凹槽结构为连接上下金属层的通孔。由于通孔是用于连接上下金属层的，实际上所述凹槽2会穿过所述第一介质层1并将形成在所述第一介质层1底部的金属层暴露出来。
所述第一介质层1的材料为氧化层。
在所述凹槽2的底部表面和侧面形成于阻挡层3。
通常，所述阻挡层3的材料为TaN。
在所述阻挡层3的表面形成有第一籽晶层4，所述第一籽晶层4采用纯铜材料。
本发明实施例中，所述第一籽晶层4的厚度小于
Figure GDA0002637852550000041
在所述第一籽晶层4的位于所述凹槽2的侧面的顶部的表面形成有第二籽晶层5，所述第二籽晶层5采用铜合金材料，所述第二籽晶层5的底部的所述第一籽晶层4的表面露出。
本发明实施例中，所述第二籽晶层5的厚度小于
Figure GDA0002637852550000042
所述第二籽晶层5的铜合金材料包括铝铜合金，锰铜合金，银铜合金，所述第二籽晶层5的铜合金材料中非铜材料的占比小于10％。所述第二籽晶层5的铜合金材料中非铜材料的占比小于1％。
所述第二籽晶层5采用带角度的PVD沉积工艺形成，带角度的PVD沉积工艺的角度越大，越靠近所述凹槽2的底部的位置上的沉积速率越小，通过调节所述PVD沉积工艺的角度来使所述第二籽晶层5仅覆盖在所述第一籽晶层4的位于所述凹槽2的侧面的顶部的表面。实际上，带角度的PVD沉积工艺只需保证所述第二籽晶层5形成在所述凹槽的侧面上并将所述凹槽的底部表面暴露出来即可，因为，所述凹槽的底部表面暴露出来之后，通孔中铜主体层6就能通过纯铜的所述第二籽晶层5和底部的金属层接触，故会降低器件的寄生电阻。
所述PVD沉积工艺采用侧面靶材。当然，在其他实施例中，所述PVD沉积工艺的靶材也能采用不限于侧面靶材的其他靶材。
铜主体层6将所述凹槽2完全填充并形成凹槽结构，所述铜主体层6的底部表面和侧面的底部和所述第一籽晶层4直接接触用于降低所述凹槽结构的寄生电阻；所述铜主体层6的侧面的顶部和所述第二籽晶层5直接接触并通过所述第二籽晶层5的铜合金材料降低所述凹槽结构的电迁移。所述铜主体层6通常采用电镀工艺实现，之后需要采用铜CMP将所述凹槽2之外的所述铜主体层6去除，同时将所述凹槽2之外的所述第二籽晶层5、所述第一籽晶层4和所述阻挡层3去除。
本发明实施例的凹槽结构中，在铜主体层6形成之前先形成了两层籽晶层，第一籽晶层4采用纯铜材料，第二籽晶层5采用铜合金材料，且在结构上，第一籽晶层4覆盖在凹槽2的底部表面和全部的侧面，第二籽晶层5仅覆盖在凹槽2的侧面的顶部位置，凹槽2侧面的底部位置以及凹槽2的底部表面没有覆盖第二籽晶层5，这样，没有覆盖第二籽晶层5的位置上的第一籽晶层4的表面将会直接暴露出来，使得铜主体层6在凹槽2的底部表面和凹槽2的侧面的底部能和由铜材料的第一籽晶层4直接接触，由于铜材料的寄生电阻减小，能保证整个凹槽结构具有较小的寄生电阻；同时，由于在凹槽2的侧面的顶部部分形成于由铜合金材料的第二籽晶层5，第二籽晶层5能防止铜主体层6产生电迁移即改善器件的EM性能，所以本发明能改善器件的EM性能，同时降低器件的寄生电阻。
本发明实施例的凹槽结构通常用于制作连接上下金属层的通孔结构；而且本发明特别适用于20nm工艺节点以下的通孔的应用。相对于现有的20nm工艺节点以下的通孔工艺中需要采用纯铜籽晶层，在形成铜主体层6之后还需要进行选择性生长钴层来实现EM性能的改善，本发明中第二籽晶层5采用大角度的PVD沉积工艺就能自动形成在凹槽2的侧面的顶部位置上，能保证在凹槽2的底部表面及靠近凹槽2的底部表面的侧面的底部位置上不沉积第二籽晶层5并从而能实现第一籽晶层4自动暴露出来，所以本发明实施例的工艺方法简单且成本更低，更加方便较小的工艺节点的通孔的应用，适应于半导体集成电路制造中工艺节点不断缩小的需要。
如图2所示，是本发明实施例铜填充的凹槽结构的制造方法的流程图；如图3A至图3D所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例铜填充的凹槽结构的制造方法包括如下步骤：
步骤一、如图3A所示，在第一介质层1中形成凹槽2。
所述第一介质层1为层间膜，所述凹槽结构为连接上下金属层的通孔。
步骤二、如图3B所示，在所述凹槽2的底部表面和侧面形成阻挡层3。
所述阻挡层3的材料为TaN。
步骤三、如图3C所示，在所述阻挡层3的表面形成第一籽晶层4，所述第一籽晶层4采用纯铜材料。
所述第一籽晶层4的厚度小于
Figure GDA0002637852550000061
步骤四、在如图3C所示，所述第一籽晶层4的位于所述凹槽2的侧面的顶部的表面形成第二籽晶层5，所述第二籽晶层5采用铜合金材料，所述第二籽晶层5的底部的所述第一籽晶层4的表面露出。
本发明实施例方法中，所述第二籽晶层5的厚度小于
Figure GDA0002637852550000062
所述第二籽晶层5的铜合金材料包括铝铜合金，锰铜合金，银铜合金，所述第二籽晶层5的铜合金材料中非铜材料的占比小于10％。所述第二籽晶层5的铜合金材料中非铜材料的占比小于1％。
所述第二籽晶层5采用带角度的PVD沉积工艺形成，带角度的PVD沉积工艺的角度越大，越靠近所述凹槽2的底部的位置上的沉积速率越小，通过调节所述PVD沉积工艺的角度来使所述第二籽晶层5仅覆盖在所述第一籽晶层4的位于所述凹槽2的侧面的顶部的表面。实际上，带角度的PVD沉积工艺只需保证所述第二籽晶层5形成在所述凹槽的侧面上并将所述凹槽的底部表面暴露出来即可，因为，所述凹槽的底部表面暴露出来之后，通孔中铜主体层6就能通过纯铜的所述第二籽晶层5和底部的金属层接触，故会降低器件的寄生电阻。
所述PVD沉积工艺采用侧面靶材。当然，在其他实施例中，所述PVD沉积工艺的靶材也能采用不限于侧面靶材的其他靶材。
步骤五、在如图3D所示，形成铜主体层6将所述凹槽2完全填充并形成凹槽结构，所述铜主体层6的底部表面和侧面的底部和所述第一籽晶层4直接接触用于降低所述凹槽结构的寄生电阻；所述铜主体层6的侧面的顶部和所述第二籽晶层5直接接触并通过所述第二籽晶层5的铜合金材料降低所述凹槽结构的电迁移。
通常，所述铜主体层6采用采用电镀工艺实现，所述铜主体层6还会延伸到所述凹槽2的外部区域；如图1所示，之后需要采用铜CMP将所述凹槽2之外的所述铜主体层6去除，同时将所述凹槽2之外的所述第二籽晶层5、所述第一籽晶层4和所述阻挡层3去除。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种铜填充的凹槽结构，其特征在于，包括：
凹槽，形成于第一介质层中；
在所述凹槽的底部表面和侧面形成有阻挡层；
在所述阻挡层的表面形成有第一籽晶层，所述第一籽晶层采用纯铜材料；
在所述第一籽晶层的位于所述凹槽的侧面的上端部分的表面形成有第二籽晶层，所述第二籽晶层采用铜合金材料，所述第二籽晶层的底部的所述第一籽晶层的表面露出；
铜主体层将所述凹槽完全填充并形成凹槽结构，所述铜主体层的底部表面和侧面的底部和所述第一籽晶层直接接触用于降低所述凹槽结构的寄生电阻；所述铜主体层的侧面的顶部和所述第二籽晶层直接接触并通过所述第二籽晶层的铜合金材料降低所述凹槽结构的电迁移。
2.如权利要求1所述的铜填充的凹槽结构，其特征在于：所述第一介质层为层间膜，所述凹槽结构为连接上下金属层的通孔。
3.如权利要求1或2所述的铜填充的凹槽结构，其特征在于：所述第一介质层的材料为氧化层。
4.如权利要求1或2所述的铜填充的凹槽结构，其特征在于：所述阻挡层的材料为TaN。
5.如权利要求1或2所述的铜填充的凹槽结构，其特征在于：所述第一籽晶层的厚度小于
Figure FDA0002691996110000011
所述第二籽晶层的厚度小于
Figure FDA0002691996110000012
所述第二籽晶层的铜合金材料包括铝铜合金，锰铜合金，银铜合金，所述第二籽晶层的铜合金材料中非铜材料的占比小于10％。
6.如权利要求5所述的铜填充的凹槽结构，其特征在于：所述第二籽晶层的铜合金材料中非铜材料的占比小于1％。
7.如权利要求1所述的铜填充的凹槽结构，其特征在于：所述第二籽晶层采用带角度的PVD沉积工艺形成，带角度的PVD沉积工艺的角度越大，越靠近所述凹槽的底部的位置上的沉积速率越小，通过调节所述PVD沉积工艺的角度来使所述第二籽晶层仅覆盖在所述第一籽晶层的位于所述凹槽的侧面的顶部的表面。
8.如权利要求7所述的铜填充的凹槽结构，其特征在于：所述PVD沉积工艺采用侧面靶材。
9.一种铜填充的凹槽结构的制造方法，其特征在于，包括如下步骤：
步骤一、在第一介质层中形成凹槽；
步骤二、在所述凹槽的底部表面和侧面形成阻挡层；
步骤三、在所述阻挡层的表面形成第一籽晶层，所述第一籽晶层采用纯铜材料；
步骤四、在所述第一籽晶层的位于所述凹槽的侧面的顶部的表面形成第二籽晶层，所述第二籽晶层采用铜合金材料，所述第二籽晶层的底部的所述第一籽晶层的表面露出；
步骤五、形成铜主体层将所述凹槽完全填充并形成凹槽结构，所述铜主体层的底部表面和侧面的底部和所述第一籽晶层直接接触用于降低所述凹槽结构的寄生电阻；所述铜主体层的侧面的顶部和所述第二籽晶层直接接触并通过所述第二籽晶层的铜合金材料降低所述凹槽结构的电迁移。
10.如权利要求9所述的铜填充的凹槽结构的制造方法，其特征在于：所述第一介质层为层间膜，所述凹槽结构为连接上下金属层的通孔。
11.如权利要求9或10所述的铜填充的凹槽结构的制造方法，其特征在于：所述阻挡层的材料为TaN。
12.如权利要求9或10所述的铜填充的凹槽结构的制造方法，其特征在于：所述第一籽晶层的厚度小于
Figure FDA0002691996110000021
所述第二籽晶层的厚度小于
Figure FDA0002691996110000022
所述第二籽晶层的铜合金材料包括铝铜合金，锰铜合金，银铜合金，所述第二籽晶层的铜合金材料中非铜材料的占比小于10％。
13.如权利要求12所述的铜填充的凹槽结构的制造方法，其特征在于：所述第二籽晶层的铜合金材料中非铜材料的占比小于1％。
14.如权利要求9所述的铜填充的凹槽结构的制造方法，其特征在于：所述第二籽晶层采用带角度的PVD沉积工艺形成，带角度的PVD沉积工艺的角度越大，越靠近所述凹槽的底部的位置上的沉积速率越小，通过调节所述PVD沉积工艺的角度来使所述第二籽晶层仅覆盖在所述第一籽晶层的位于所述凹槽的侧面的顶部的表面。
15.如权利要求14所述的铜填充的凹槽结构的制造方法，其特征在于：所述PVD沉积工艺采用侧面靶材。
CN201811477084.2A 2018-12-05 2018-12-05 铜填充的凹槽结构及其制造方法 Active CN109637977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811477084.2A CN109637977B (zh) 2018-12-05 2018-12-05 铜填充的凹槽结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811477084.2A CN109637977B (zh) 2018-12-05 2018-12-05 铜填充的凹槽结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109637977A CN109637977A (zh) 2019-04-16
CN109637977B true CN109637977B (zh) 2020-11-24

Family

ID=66071069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811477084.2A Active CN109637977B (zh) 2018-12-05 2018-12-05 铜填充的凹槽结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109637977B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382610A (zh) * 2020-11-11 2021-02-19 上海华力集成电路制造有限公司 铜互联工艺中电镀铜填充方法及铜互联结构
CN114032592B (zh) * 2021-10-21 2023-06-13 上海华力集成电路制造有限公司 铜互连结构的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136707A (en) * 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers
JP2013106015A (ja) * 2011-11-17 2013-05-30 Taiyo Yuden Co Ltd 半導体装置、及びその製造方法

Also Published As

Publication number Publication date
CN109637977A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
EP1233448B1 (en) Reliable interconnects with low via/contact resistance
TWI673795B (zh) 去耦合的貫孔填充
US7488677B2 (en) Interconnect structures with encasing cap and methods of making thereof
TWI578438B (zh) 無電式填充傳導結構
JP2016541113A (ja) コバルトベースの複数のインターコネクトおよびそれらの複数の製造方法
US20150123279A1 (en) Structure and Method for Forming Interconnect Structure
CN102543835B (zh) 开口的填充方法
US9269615B2 (en) Multi-layer barrier layer for interconnect structure
US10629478B2 (en) Dual-damascene formation with dielectric spacer and thin liner
US6764585B2 (en) Electronic device manufacturing method
JP2011238917A (ja) 半導体装置の製造方法
US20150076695A1 (en) Selective passivation of vias
US11158538B2 (en) Interconnect structures with cobalt-infused ruthenium liner and a cobalt cap
CN109637977B (zh) 铜填充的凹槽结构及其制造方法
JP4130621B2 (ja) 半導体装置およびその製造方法
CN102437104B (zh) 具有部分冗余通孔的集成电路制作方法及集成电路
JP5089850B2 (ja) 半導体装置
US20140217591A1 (en) Multi-layer barrier layer for interconnect structure
US8623758B1 (en) Subtractive metal multi-layer barrier layer for interconnect structure
US7538024B2 (en) Method of fabricating a dual-damascene copper structure
US20060228934A1 (en) Conductive materials for low resistance interconnects and methods of forming the same
CN102437105B (zh) 具有部分冗余通孔的集成电路制作方法及集成电路
CN116130411A (zh) 一种具备防止铜扩散结构的半导体制造方法
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2006165378A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant