CN109637456B - 一种像素电路、显示面板及驱动方法 - Google Patents

Abstract

本发明公开了一种像素电路、显示面板及驱动方法，以改善现有技术的OLED显示面板存在的由于不同位置的发光器件的发光亮度不同，进而导致整体OLED显示面板发光亮度不均一的问题。所述像素电路，包括：第一开关晶体管和第二开关晶体管；在第一阶段，所述第一开关晶体管被配置为响应于补偿信号端的第一补偿信号将所述数据信号端与所述第一节点导通，所述第二开关晶体管被配置为响应于栅极信号端的第一栅极信号将所述第一节点与所述第二节点导通；在第二阶段，所述第二开关晶体管被配置为响应于所述栅极信号端的第二栅极信号将所述第一节点与所述第二节点断开；在第四阶段，所述第二开关晶体管被配置为将所述第一节点与所述第二节点导通。

Description

一种像素电路、显示面板及驱动方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种像素电路、显示面板及驱动方法。

背景技术

平面显示器(F1at Pane1Disp1ay，FPD)己成为市场上的主流产品，平面显示器的种类也越来越多，如液晶显示器(Liquid Crysta1Disp1ay，LCD)、有机发光二极管(OrganicLight Emitted Diode，OLED)显示器、等离子体显示面板(P1asma Disp1ay Pane1，PDP)及场发射显示器(Field Emission Display，FED)等。

OLED显示目前处于高速增长阶段，其突出的优点(高对比度，高色域，可柔性等)不断的占据液晶显示的市场。但现有技术的OLED显示面板，存在不同位置的发光器件的发光亮度不同，进而导致整体OLED显示面板发光亮度不均一的问题。

发明内容

本发明提供一种像素电路、显示面板及驱动方法，以改善现有技术的OLED显示面板存在的由于不同位置的发光器件的发光亮度不同，进而导致整体OLED显示面板发光亮度不均一的问题。

本发明实施例提供一种像素电路，包括电容、驱动晶体管以及发光器件，还包括：第一开关晶体管和第二开关晶体管，其中，

所述第一开关晶体管耦接于数据信号端和第一节点之间，所述第二开关晶体管耦接于所述第一节点和第二节点之间；

在第一阶段，所述第一开关晶体管被配置为响应于补偿信号端的第一补偿信号将所述数据信号端与所述第一节点导通，所述第二开关晶体管被配置为响应于栅极信号端的第一栅极信号将所述第一节点与所述第二节点导通；在第二阶段，所述第二开关晶体管被配置为响应于所述栅极信号端的第二栅极信号将所述第一节点与所述第二节点断开；在第三阶段，所述第一开关晶体管被配置为响应于所述补偿信号端的第三补偿信号将所述数据信号端与所述第一节点断开；在第四阶段，所述第二开关晶体管被配置为响应于所述栅极信号端的第四栅极信号将所述第一节点与所述第二节点导通，使所述第二节点调整电位与所述第一阶段或所述第二阶段时的所述数据信号端的电位一致；

所述驱动晶体管被配置为响应于所述第二节点的电位控制向所述发光器件输入的驱动电流。

在一种可能的实施方式中，所述第一开关晶体管的栅极与所述补偿信号端连接，所述第一开关晶体管的第一极与所述数据信号端连接，所述第一开关晶体管的第二极与所述第一节点连接；

所述第二开关晶体管的栅极与所述栅极信号端连接，所述第二开关晶体管的第一极与所述第一节点连接，所述第二开关晶体管的第二极与第二节点连接；

所述电容的一端与所述第二节点连接，另一端与电源信号端连接；

所述驱动晶体管的栅极与所述第二节点连接，所述驱动晶体管的第一极与所述电源信号端连接，所述驱动晶体管的第二极与所述发光器件连接。

在一种可能的实施方式中，所述第一极为源极，所述第二极为漏极，所述第一开关晶体管的栅极与漏极之间的电容为第一寄生电容，所述第二开关晶体管的栅极与源极之间的电容为第二寄生电容，所述第一寄生电容与所述第二寄生电容相等。

本发明实施例还提供一种显示面板，包括如本发明实施例提供的所述像素电路。

本发明实施例还提供一种如本发明实施例提供的所述像素电路的驱动方法，所述驱动方法包括：

在第一阶段，控制所述补偿信号端加载第一补偿信号，使所述数据信号端与所述第一节点导通，并控制所述栅极信号端加载第一栅极信号，使所述第一节点与所述第二节点导通；

在第二阶段，控制所述栅极信号端加载第二栅极信号，使所述第一节点与所述第二节点断开；

在第三阶段，控制所述补偿信号端加载第三补偿信号，使所述数据信号端与所述第一节点断开；

在第四阶段，控制所述栅极信号端加载第四栅极信号，使所述第一节点与所述第二节点导通，并使所述第二节点调整电位与所述第一阶段或所述第二阶段时的所述数据信号端的电位一致。

在一种可能的实施方式中，所述在所述第四阶段，控制所述栅极信号端加载第四栅极信号，具体包括：

在所述第四阶段，控制所述栅极信号端加载第四栅极信号，并控制所述第四栅极信号为Vg，其中，Vg＝Vgon-(Ccg-Cgd)*(Vgoff-Vgon)/[(Ccg+Cgd)*(Cgd+Cgs)]，Vgon为所述栅极信号端加载第一栅极信号时的电压值，Vgoff为所述栅极信号端加载第三栅极信号时的电压值，Ccg为所述第一开关晶体管的栅极与漏极之间的寄生电容，Cgd为所述第二开关晶体管的栅极与源极之间的寄生电容，Cgs为所述第二开关晶体管的栅极与漏极之间的寄生电容。

在一种可能的实施方式中，还包括：

在所述第二阶段，控制所述补偿信号端加载第二补偿信号，使所述数据信号端与所述第一节点导通。

在一种可能的实施方式中，还包括：

在所述第三阶段，控制所述栅极信号端加载第三栅极信号，使所述第一节点与所述第二节点断开。

在一种可能的实施方式中，还包括：

在所述第四阶段，控制所述补偿信号端加载第四补偿信号，使所述数据信号端与所述第一节点断开。

在一种可能的实施方式中，所述第一栅极信号以及所述第四栅极信号为高电平信号，所述第二栅极信号以及所述第三栅极信号为低电平信号；所述第一补偿信号以及所述第二补偿信号为高电平信号，所述第三补偿信号以及所述第四补偿信号为低电平信号；

所述补偿信号端加载的高电平信号和所述栅极信号端加载的高电平信号相同，所述补偿信号端加载的低电平信号和所述栅极信号端加载的低电平信号相同。

本发明实施例有益效果如下：本发明实施例的像素电路，包括电容、驱动晶体管以及发光器件，还包括：第一开关晶体管和第二开关晶体管，其中，所述第一开关晶体管耦接于数据信号端和第一节点之间，所述第二开关晶体管耦接于所述第一节点和第二节点之间；在第一阶段，所述第一开关晶体管被配置为响应于补偿信号端的第一补偿信号将所述数据信号端与所述第一节点导通，所述第二开关晶体管被配置为响应于栅极信号端的第一栅极信号将所述第一节点与所述第二节点导通，进而可以通过数据信号端向第二节点充电，使第二节点的电位与数据信号端的电位相同；在第二阶段，所述第二开关晶体管被配置为响应于所述栅极信号端的第二栅极信号将所述第一节点与所述第二节点断开，即，使第二开关晶体管打开，第一开关晶体管仍保持导通，进而可以使第一节点保持与数据信号端的电位相同；在第三阶段，所述第一开关晶体管被配置为响应于所述补偿信号端的第三补偿信号将所述数据信号端与所述第一节点断开，即，使第二开关晶体管和第一开关晶体管都打开，保证显示面板整体进行逐行扫描；在第四阶段，所述第二开关晶体管被配置为响应于所述栅极信号端的第四栅极信号将所述第一节点与所述第二节点导通，即，在第四阶段，让第二开关晶体管导通，进而第二节点会根据第一节点的电位进行重新电位调整，最终可以使所述第二节点调整电位与所述第一阶段或所述第二阶段时的所述数据信号端的电位一致，进而可以减少或抵消驱动过程中开关晶体管的耦合电压影响，改善由于各个像素驱动电路的开关晶体管存在压差，且随各开关晶体管在显示面板的位置不同各开关晶体管存在压差不同，进而导致显示面板存在各个位置的发光亮度不均一的问题。

附图说明

图1为现有技术的一种像素驱动电路的结构示意图；

图2为现有技术的一种像素驱动电路的简化模型结构示意图；

图3为本发明实施提供的一种像素驱动电路的结构示意图；

图4为本发明实施提供的一种像素驱动电路的简化模型的结构示意图；

图5为本发明实施提供的一种像素驱动电路的时序示意图；

图6为本发明实施提供的像素驱动电路在第一阶段时的简化模型结构示意图；

图7为本发明实施提供的像素驱动电路在第二阶段时的简化模型结构示意图；

图8为本发明实施提供的像素驱动电路在第三阶段时的简化模型结构示意图；

图9为本发明实施提供的像素驱动电路在第四阶段时的简化模型结构示意图；

图10为本发明实施提供的显示面板的结构示意图；

图11为本发明实施提供的一种驱动方法的示意图。

具体实施方式

为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。

参见图1所示，为一种像素驱动电路，包括开关晶体管T、电容C、驱动晶体管Q以及发光器件OLED，其中，开关晶体管T的栅极与栅极信号端G连接，开关晶体管T的第一极与数据信号端D连接，开关晶体管T的第二极与节点S连接；驱动晶体管Q的栅极与节点S连接，驱动晶体管Q的第一极与电源信号端OVDD连接，驱动晶体管Q的第二极与发光器件OLED的一端连接，发光器件OLED的另一端与地OVSS连接；电容C的一端与节点S连接，另一端也可以与电源信号端OVDD连接。图2为图1的像素电路的简化模型，Cgd为开关晶体管T的栅极与源极之间的寄生电容，Cgs为开关晶体管T的栅极与漏极之间的寄生电容，Cs也表示电容C的电容值，即像素储存电容。则，在栅极信号端(G点)给高电压Vgon，开关晶体管T导通，数据信号端(D点)电压给Cs、Cgs充能，使S点电压与D点相同。G点给低电压Vgoff，开关晶体管T断开，S点电压保持。设，Vgon时，S点电压稳定为Vson；Vgoff时，S点电压稳定为Vsoff；则：

(Vsoff-Vson)*(Cgs+Cs)＝(Vgoff-Vgon)*Cgs

得：Vsoff-Vson＝(Vgoff-Vgon)*Cgs/(Cgs+Cs)；

从上述公式中，可以看出，Cgs为开关晶体管的寄生电容，无法消除，因为G点电压的变化，导致S点的电压变化，会导致S点实际电压与我们输入的电压不符，而由于工艺的均一性问题，导致各个子OLED器件的S点压降不同，进而会最终导致OLED的发光与我们设定不符，且不均一。

针对上述问题，参见图3，本发明实施例提供一种像素电路，包括电容C、驱动晶体管Q以及发光器件OLED，还包括：第一开关晶体管T1和第二开关晶体管T2，其中，

第一开关晶体管T1耦接于数据信号端D和第一节点M之间，第二开关晶体管T2耦接于第一节点M和第二节点S之间；

在第一阶段，第一开关晶体管T1被配置为响应于补偿信号端C的第一补偿信号将数据信号端D与第一节点M导通，第二开关晶体管T2被配置为响应于栅极信号端G的第一栅极信号将第一节点M与第二节点S导通；在第二阶段，第二开关晶体管T2被配置为响应于栅极信号端G的第二栅极信号将第一节点M与第二节点S断开；在第三阶段，第一开关晶体管T2被配置为响应于补偿信号端C的第三补偿信号将数据信号端D与第一节点M断开；在第四阶段，第二开关晶体管T2被配置为响应于栅极信号端G的第四栅极信号将第一节点M与第二节点S导通，使第二节点S调整电位与第一阶段或第二阶段时的数据信号端D的电位一致；

驱动晶体管Q被配置为响应于第二节点S的电位控制向发光器件OLED输入的驱动电流。

本发明实施例的像素电路，包括电容、驱动晶体管以及发光器件，还包括：第一开关晶体管和第二开关晶体管，其中，第一开关晶体管耦接于数据信号端和第一节点之间，第二开关晶体管耦接于第一节点和第二节点之间；在第一阶段，第一开关晶体管被配置为响应于补偿信号端的第一补偿信号将数据信号端与第一节点导通，第二开关晶体管被配置为响应于栅极信号端的第一栅极信号将第一节点与第二节点导通，进而可以通过数据信号端向第二节点充电，使第二节点的电位与数据信号端的电位相同；在第二阶段，第二开关晶体管被配置为响应于栅极信号端的第二栅极信号将第一节点与第二节点断开，即，使第二开关晶体管打开，第一开关晶体管仍保持导通，进而可以使第一节点保持与数据信号端的电位相同；在第三阶段，第一开关晶体管被配置为响应于补偿信号端的第三补偿信号将数据信号端与第一节点断开，即，使第二开关晶体管和第一开关晶体管都打开，保证显示面板整体进行逐行扫描；在第四阶段，第二开关晶体管被配置为响应于栅极信号端的第四栅极信号将第一节点与第二节点导通，即，在第四阶段，让第一晶体管断开，第二开关晶体管导通，进而第二节点会根据第一节点的电位进行重新电位调整，最终可以使第二节点调整电位与第一阶段或第二阶段时的数据信号端的电位一致，进而可以减少或抵消驱动过程中开关晶体管的耦合电压影响，改善由于各个像素驱动电路的开关晶体管存在压差，且随各开关晶体管在显示面板的位置不同各开关晶体管存在压差不同，进而导致显示面板存在各个位置的发光亮度不均一的问题。

在具体实施时，参见图3所示，第一开关晶体管T1的栅极与补偿信号端C连接，第一开关晶体管T1的第一极与数据信号端D连接，第一开关晶体管T1的第二极与第一节点M连接；第二开关晶体管T2的栅极与栅极信号端G连接，第二开关晶体管T2的第一极与第一节点M连接，第二开关晶体管T2的第二极与第二节点S连接；电容C的一端与第二节点S连接，另一端与电源信号端OVDD连接；驱动晶体管Q的栅极与第二节点S连接，驱动晶体管Q的第一极与电源信号端连OVDD接，驱动晶体管Q的第二极与发光器件OLED连接。

在具体实施时，参见图4所示，其中，图4为图3的简化模型图，第一极具体可以为源极，第二极具体可以为漏极，第一开关晶体管T1的栅极与漏极之间的电容为第一寄生电容Ccg，第二开关晶体管T2的栅极与源极之间的电容为第二寄生电容Cgd，则第一寄生电容Ccg与第二寄生电容Cgd相等。需要说明的是，本发明实施例中的相等，可以理解为大致相等，即，二者差值小于一预设范围时，即可以认为二者相等。即，本发明实施例中，是想要使第一寄生电容Ccg与第二寄生电容Cgd相等，进而使在第四阶段使S点的电位与D点的电位相等。但是，可以理解的是，即使采用相同的材料，相同的工艺，在相同的位置，由于实际的工艺制作的偏差，可能还是会导致第一寄生电容Ccg与第二寄生电容Cgd并不是完全精准地相等，但二者的差值较小，即可以认为相等。

在具体实施时，第一阶段，栅极信号端加载的第一栅极信号为高电平信号，补偿信号端加载的第一补偿信号为高电平信号，第二阶段，栅极信号端加载的第二栅极信号为低电平信号，补偿信号端加载的第二补偿信号为高电平信号，第三阶段，栅极信号端加载的第三栅极信号为低电平信号，补偿信号端加载的第三补偿信号为低电平信号；在第四阶段，栅极信号端加载的第四栅极信号为高电平信号，补偿信号端加载的第四补偿信号为低电平信号。栅极信号端加载的高电平信号的信号值和补充信号端加载的高电平信号的信号值相同，例如，均为5V的电压值；栅极信号端加载的低电平信号的信号值和补充信号端加载的低电平信号的信号值相同，例如，均为0V的电压值，即，二者可能在同一阶段内加载的高低电平不同，但加载高电平时，二者加载的高电平的值相同，加载低电平时，二者加载的低电平的值相同。

以下，根据图3所示的像素驱动电路的连接示意图，并以图4所示的模型简化图，以及图5所示的时序图，其中，Ccd为第一开关晶体管的栅极与源极之间的寄生电容，Ccg为第一开关晶体管的栅极与漏极之间的寄生电容，Cgd为第二开关晶体管的栅极与源极之间的寄生电容，Cgs为第二开关晶体管的栅极与漏极之间的寄生电容，Cs为电容C的电容，对本发明实施例的各个阶段进行详细说明。

在第一阶段，参见图6所示，栅极信号端G加载高电平信号，补充信号端C加载高电平信号，第一开关晶体管T1和第二开关晶体管T2导通，第二节点S的电位Vs1等于D点的电位Vd，即，Vs1＝Vd。

在第二阶段，参见图7所示，补充信号端C加载高电平信号，第一开关晶体管T1仍保持导通，栅极信号端G加载低电平信号，第二开关晶体管T2断开，此时，M点电压为Vm2＝Vd，S点的电位为Vs2＝Vd+(Vgoff-Vgon)*Cgs/(Cgs+Cs)。其中，数据信号端D在第一阶段和第二阶段加载的信号相同。

在第三阶段，参见图8所示，补充信号端加载低电平信号，第一开关晶体管T1断开，栅极信号端G加载低电平信号，第二开关晶体管T2断开，此时，M点电压为Vm3＝Vd+(Vgoff-Vgon)*Ccg/(Ccg+Cgd)；S点的电位为Vs3＝Vd+(Vgoff-Vgon)*Cgs/(Cgs+Cs)。

在第四阶段，参见图9所示，补充信号端C加载低电平信号，第一开关晶体管T1仍保持断开，栅极信号端G加载高电平信号，第二开关晶体管导T2通。在第二开关晶体管T2刚导通，且M点与S点未进行电荷转移时，

S点的电位为：

Vs＝Vs3+(Vgon-Vgoff)*Cgs/(Cgs+Cs)＝Vd+(Vgoff-Vgon)*Cgs/(Cgs+Cs)+(Vgon-Vgoff)*Cgs/(Cgs+Cs)＝Vd；

M点的电位为：

Vm＝Vm3+(Vgon-Vgoff)*Cgd/(Ccg+Cgd)＝Vd+(Vgoff-Vgon)*Ccg/(Ccg+Cgd)+(Vgon-Vgoff)*Cgd/(Ccg+Cgd)＝Vd+(Vgoff-Vgon)*(Ccg-Cgd)/(Ccg+Cgd)；

但由于Vm与Vs电位不同，在后续要互相充电，最后达到稳定的电压，根据电荷守恒原理：Vm相关的电容改变的电荷与Vs相关的电容改变的电荷的和是0。而Vm处改变的电荷为：(Vm-VS4)*(Ccg+Cgd)，Vs处改变的电荷为：(Vs-VS4)*(Cgs+Cs)，即，(Vm-VS4)*(Ccg+Cgd)+(Vs-VS4)*(Cgs+Cs)＝0，进而得到：VS4*(Ccg+Cgd+Cgs+Cs)＝Vm*(Ccg+Cgd)+Vs*(Cgs+Cs)，其中，Vm＝Vd+(Vgoff-Vgon)*(Ccg-Cgd)/(Ccg+Cgd)，Vs＝Vd，代入得Vs4＝Vd+(Ccg-Cgd)*(Vgoff-Vgon)/[(Ccg+Cgd)*(Ccg+Cgd+Cgs+Cs)]＝Vd+[(Ccg-Cgd)/(Ccg+Cgd)]*[(Vgoff-Vgon)/(Ccg+Cgd+Cgs+Cs)]，从公式可知，Vs4与我们期望电压Vd的差值跟Ccg与Cgd的差值大小有关，此电容为我们开关管的栅极与源漏极的寄生电容，对于同样材料工艺位置相同而制作出的开关管，Ccg≈Cgd。故带入公式：Vs4≈Vd，此时，OLED在Vs4≈Vd电压下发光，进而达到我们想要的目的。

基于同一发明构思，本发明实施例还提供一种显示面板，包括如本发明实施例提供的像素电路。本发明实施例的显示面板具体可以为有源矩阵有机发光二极体AMOLED，时序控制可以用时序控制模块Tcon或FPGA(有可编程输出时序能力的模块即可)输出时序，再通过GOA或者G-IC等可以实现对整个AMOLED显示模组的时序控制，框架如图10所示。

基于同一发明构思，本发明实施例还提供一种如本发明实施例提供的像素电路的驱动方法，参见图11所示，驱动方法包括：

步骤S101、在第一阶段，控制补偿信号端加载第一补偿信号，使数据信号端与第一节点导通，并控制栅极信号端加载第一栅极信号，使第一节点与第二节点导通。

步骤S102、在第二阶段，控制栅极信号端加载第二栅极信号，使第一节点与第二节点断开。

步骤S103、在第三阶段，控制补偿信号端加载第三补偿信号，使数据信号端与第一节点断开。

步骤S104、在第四阶段，控制栅极信号端加载第四栅极信号，使第一节点与第二节点导通，并使第二节点调整电位与第一阶段或第二阶段时的数据信号端的电位一致。

在具体实施时，在第四阶段，控制栅极信号端加载第四栅极信号，具体包括：

在第四阶段，控制栅极信号端加载第四栅极信号，并控制第四栅极信号为Vg，其中，Vg＝Vgon-(Ccg-Cgd)*(Vgoff-Vgon)/[(Ccg+Cgd)*(Cgd+Cgs)]，Vgon为栅极信号端加载第一栅极信号时的电压值，Vgoff为栅极信号端加载第三栅极信号时的电压值，Ccg为第一开关晶体管的栅极与漏极之间的寄生电容，Cgd为第二开关晶体管的栅极与源极之间的寄生电容，Cgs为第二开关晶体管的栅极与漏极之间的寄生电容。本发明实施例中，控制第四栅极信号为Vg，其中，Vg＝Vgon-(Ccg-Cgd)*(Vgoff-Vgon)/[(Ccg+Cgd)*(Cgd+Cgs)]，代入Vs4＝Vd+[(Ccg-Cgd)/(Ccg+Cgd)]*[(Vgoff-Vgon)/(Ccg+Cgd+Cgs+Cs)]，可以使S点的电位完全与D点的电位相等。

在具体实施时，还包括：在第二阶段，控制补偿信号端加载第二补偿信号，使数据信号端与第一节点导通。

在具体实施时，还包括：在第三阶段，控制栅极信号端加载第三栅极信号，使第一节点与第二节点断开。

在具体实施时，还包括：在第四阶段，控制补偿信号端加载第四补偿信号，使数据信号端与第一节点断开。

在具体实施时，第一栅极信号以及第四栅极信号为高电平信号，第二栅极信号以及第三栅极信号为低电平信号；第一补偿信号以及第二补偿信号为高电平信号，第三补偿信号以及第四补偿信号为低电平信号；补偿信号端加载的高电平信号和栅极信号端加载的高电平信号相同，补偿信号端加载的低电平信号和栅极信号端加载的低电平信号相同。

本发明实施例有益效果如下：本发明实施例的像素电路，包括电容、驱动晶体管以及发光器件，还包括：第一开关晶体管和第二开关晶体管，其中，第一开关晶体管耦接于数据信号端和第一节点之间，第二开关晶体管耦接于第一节点和第二节点之间；在第一阶段，第一开关晶体管被配置为响应于补偿信号端的第一补偿信号将数据信号端与第一节点导通，第二开关晶体管被配置为响应于栅极信号端的第一栅极信号将第一节点与第二节点导通，进而可以通过数据信号端向第二节点充电，使第二节点的电位与数据信号端的电位相同；在第二阶段，第二开关晶体管被配置为响应于栅极信号端的第二栅极信号将第一节点与第二节点断开，即，使第二开关晶体管打开，第一开关晶体管仍保持导通，进而可以使第一节点保持与数据信号端的电位相同；在第三阶段，第一开关晶体管被配置为响应于补偿信号端的第三补偿信号将数据信号端与第一节点断开，即，使第二开关晶体管和第一开关晶体管都打开，保证显示面板整体进行逐行扫描；在第四阶段，第二开关晶体管被配置为响应于栅极信号端的第四栅极信号将第一节点与第二节点导通，即，在第四阶段，让第二开关晶体管导通，进而第二节点会根据第一节点的电位进行重新电位调整，最终可以使第二节点调整电位与第一阶段或第二阶段时的数据信号端的电位一致，进而可以减少或抵消驱动过程中开关晶体管的耦合电压影响，改善由于各个像素驱动电路的开关晶体管存在压差，且随各开关晶体管在显示面板的位置不同各开关晶体管存在压差不同，进而导致显示面板存在各个位置的发光亮度不均一的问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种像素电路，包括电容、驱动晶体管以及发光器件，其特征在于，还包括：第一开关晶体管和第二开关晶体管，其中，

所述第一开关晶体管耦接于数据信号端和第一节点之间，所述第二开关晶体管耦接于所述第一节点和第二节点之间；所述电容的一端与所述第二节点连接，另一端与电源信号端连接；所述驱动晶体管的栅极与所述第二节点连接，所述驱动晶体管的第一极与所述电源信号端连接，所述驱动晶体管的第二极与所述发光器件连接；所述发光器件的另一端与地连接；

在第一阶段，所述第一开关晶体管被配置为响应于补偿信号端的第一补偿信号将所述数据信号端与所述第一节点导通，所述第二开关晶体管被配置为响应于栅极信号端的第一栅极信号将所述第一节点与所述第二节点导通；在第二阶段，所述第二开关晶体管被配置为响应于所述栅极信号端的第二栅极信号将所述第一节点与所述第二节点断开；在第三阶段，所述第一开关晶体管被配置为响应于所述补偿信号端的第三补偿信号将所述数据信号端与所述第一节点断开；在第四阶段，所述第二开关晶体管被配置为响应于所述栅极信号端的第四栅极信号将所述第一节点与所述第二节点导通，使所述第二节点调整电位与所述第一阶段或所述第二阶段时的所述数据信号端的电位一致；

所述驱动晶体管被配置为响应于所述第二节点的电位控制向所述发光器件输入的驱动电流。

2.如权利要求1所述的像素电路，其特征在于，

所述第一开关晶体管的栅极与所述补偿信号端连接，所述第一开关晶体管的第一极与所述数据信号端连接，所述第一开关晶体管的第二极与所述第一节点连接；

所述第二开关晶体管的栅极与所述栅极信号端连接，所述第二开关晶体管的第一极与所述第一节点连接，所述第二开关晶体管的第二极与第二节点连接。

3.如权利要求2所述的像素电路，其特征在于，所述第一极为源极，所述第二极为漏极，所述第一开关晶体管的栅极与漏极之间的电容为第一寄生电容，所述第二开关晶体管的栅极与源极之间的电容为第二寄生电容，所述第一寄生电容与所述第二寄生电容相等。

4.一种显示面板，其特征在于，包括如权利要求1-3任一项所述的像素电路。

5.一种如权利要求1-3任一项所述的像素电路的驱动方法，其特征在于，所述驱动方法包括：

在第一阶段，控制所述补偿信号端加载第一补偿信号，使所述数据信号端与所述第一节点导通，并控制所述栅极信号端加载第一栅极信号，使所述第一节点与所述第二节点导通；

在第二阶段，控制所述补偿信号端加载第二补偿信号，使所述数据信号端与所述第一节点导通，并控制所述栅极信号端加载第二栅极信号，使所述第一节点与所述第二节点断开；

在第三阶段，控制所述补偿信号端加载第三补偿信号，使所述数据信号端与所述第一节点断开，并控制所述栅极信号端加载第三栅极信号，使所述第一节点与所述第二节点断开；

在第四阶段，控制所述补偿信号端加载第四补偿信号，使所述数据信号端与所述第一节点断开，并控制所述栅极信号端加载第四栅极信号，使所述第一节点与所述第二节点导通，并使所述第二节点调整电位与所述第一阶段或所述第二阶段时的所述数据信号端的电位一致。

6.如权利要求5所述的驱动方法，其特征在于，所述在所述第四阶段，控制所述栅极信号端加载第四栅极信号，具体包括：

在所述第四阶段，控制所述栅极信号端加载第四栅极信号，并控制所述第四栅极信号为Vg，其中，Vg＝Vgon-(Ccg-Cgd)*(Vgoff-Vgon)/[(Ccg+Cgd)*(Cgd+Cgs)]，Vgon为所述栅极信号端加载第一栅极信号时的电压值，Vgoff为所述栅极信号端加载第三栅极信号时的电压值，Ccg为所述第一开关晶体管的栅极与漏极之间的寄生电容，Cgd为所述第二开关晶体管的栅极与源极之间的寄生电容，Cgs为所述第二开关晶体管的栅极与漏极之间的寄生电容。

7.如权利要求5或6所述的驱动方法，其特征在于，所述第一栅极信号以及所述第四栅极信号为高电平信号，所述第二栅极信号以及所述第三栅极信号为低电平信号；所述第一补偿信号以及所述第二补偿信号为高电平信号，所述第三补偿信号以及所述第四补偿信号为低电平信号；

所述补偿信号端加载的高电平信号和所述栅极信号端加载的高电平信号相同，所述补偿信号端加载的低电平信号和所述栅极信号端加载的低电平信号相同。

Images