CN109597781B - 与双线总线相关的时间条件的检测 - Google Patents

与双线总线相关的时间条件的检测 Download PDF

Info

Publication number
CN109597781B
CN109597781B CN201811142366.7A CN201811142366A CN109597781B CN 109597781 B CN109597781 B CN 109597781B CN 201811142366 A CN201811142366 A CN 201811142366A CN 109597781 B CN109597781 B CN 109597781B
Authority
CN
China
Prior art keywords
memory
bus
low state
value
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811142366.7A
Other languages
English (en)
Other versions
CN109597781A (zh
Inventor
F·塔耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to CN202211414548.1A priority Critical patent/CN115658587A/zh
Publication of CN109597781A publication Critical patent/CN109597781A/zh
Application granted granted Critical
Publication of CN109597781B publication Critical patent/CN109597781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开涉及与双线总线相关的时间条件的检测。测量表示总线上的同步信号的低状态的持续时间的值，并且然后将其与阈值进行比较。阈值存储在存储器中，并且所测量的值在第一比较中表示同步信号的低状态的最长持续时间。

Description

与双线总线相关的时间条件的检测
本申请要求于2017年10月2日提交的法国专利申请1759187的优先权，其内容在法律允许的最大范围内通过引用整体并入本文。
技术领域
本公开总体上涉及电子电路，并且更具体地涉及能够连接到I2C双线总线的电路。
背景技术
I2C总线是一种双线总线，其包括分别旨在串行传输数据和传输同步信号的两个导体。SMB或SMBus(系统管理总线)是特定的I2C总线，其进一步提供与同步信号的低状态的持续时间相关的时间条件的检测。更具体地，SMB标准提供检测同步信号是否保持在低状态的时间长于给定时间段。
发明内容
本公开的实施例克服了用于检测与I2C总线、特别是SMB的同步信号的低状态的持续时间相关的时间条件的现有方法和/或电路的全部或部分缺点。
另一实施例更具体地涉及在I2C总线上的字节的传输期间检测与I2C总线、特别是SMB的同步信号的低状态的持续时间相关的时间条件。
另一实施例消除了电路的制造分散，该电路验证与I2C总线、更特别地是SMB的同步信号的低状态的持续时间相关的时间条件。
因此，实施例提供了方法，其中将表示总线的同步信号的低状态的持续时间的值与存储在存储器中的阈值进行比较，所述值在第一比较中表示所述信号的低状态的最长持续时间。
根据实施例，在第一比较中，所述值表示在所述第一比较之前已经发生的所述信号的低状态的最长持续时间。
根据实施例，第一比较在从存储器读取阈值之后被执行，所述读取与同步信号同步地执行。
根据实施例，存储器是非易失性存储器。
根据实施例，存储在存储器中的阈值在校准阶段期间被确定。
根据实施例，总线是I2C总线，例如SMB。
根据实施例，阈值表示在25ms到35ms的范围内的持续时间。
根据实施例，在所述总线已经设置为操作之后，在总线上的字节的第一传输期间从存储器读取阈值。
根据实施例，第一比较应当在所述总线上传输对所述字节的确认的时间之前执行。
根据实施例，第一比较在所述字节的最后一位的传输与上述时间之间执行。
另一实施例还提供了能够实施上述方法的设备。
根据实施例，该设备包括振荡器和计数器，计数器被配置为在所述信号的每个低状态期间对振荡器的周期数进行计数，所述值是基于针对每个低状态而计数的周期数来确定的。
根据实施例，在第一比较之前的所述信号的每个低状态之后，如果所述周期数大于所述值，则用在低状态期间计数的周期数来更新所述值。
根据实施例，存储器、振荡器和计数器还实施存在检测功能。
根据实施例，存储器是EEPROM型存储器，振荡器和计数器属于用于写入所述存储器的电路。
附图说明
在下面结合附图对特定实施例的非限制性描述中详细讨论前述和其它特征和优点，在附图中：
图1是包括连接到I2C总线的电路的电子系统的框形式的简化表示；
图2示出了非常示意性地示出图1的电子系统的两个电路之间的根据I2C协议的通信的时序图；
图3是示出检测与图1的总线的同步信号的低状态的持续时间相关的时间条件的方法的实施例的流程图；以及
图4是示出图3的方法的更详细实施例的时序图。
具体实施方式
在不同的附图中，相同的元件用相同的附图标记表示。为清楚起见，仅示出并且详细描述了对理解所描述的实施例有用的那些步骤和元件。特别地，没有详细描述SMB的操作，所描述的实施例与SMB的一般操作兼容。此外，没有描述连接到SMB的设备或电路的操作，所描述的实施例与旨在连接到SMB的常用设备或电路兼容。
在以下描述中，SMB根据于2014年12月20日发布的并且在地址http://smbus.org/specs/SMBus_3_0_20141220.pdf处可获取的“系统管理总线”或SMBus标准来指定总线。
图1是以框的形式的包括连接到I2C总线7的电路1、3、5的电子系统的简化表示。总线7包括用于传输二进制数据信号SDA的导体9以及用于传输二进制同步信号SCL的导体11。每个电路1、3、5连接到导体9和11。每个电路1、3、5还连接到被设置为参考电位、通常是地GND的导体13。电路1、3、5和连接到总线I2C或属于同一电子电路的其它电路可以在相同电压或不同电压下供电。例如，电路1、3和5连接到导体15，导体15被设置为相对于地GND为正的电源电位Vdd。导体9和11分别通过上拉电阻器Rp连接到导体15。因此，在空闲状态下，信号SDA和SCL处于接近电位Vdd的电位，电位Vdd表示信号SDA和SCL的两个二进制状态(高状态)之一，信号SDA和SCL的另一二进制状态(低状态)由地电位GND表示。
I2C协议设置，对于总线7上的传输，电路中的一个电路(例如，电路1)被用作主设备(MD)并且施加同步信号SCL。然后，连接到总线的其它电路(例如，3和5)具有从设备(SD)的状态以接收由电路1传输的数据。这些数据可以指向多个从电路或指向这些电路中的单个电路。根据通信方向，相同的电路现在可以具有主功能，并且然后具有从功能。
图2示出了非常示意性地示出图1的电子系统的两个电路之间的根据I2C协议的通信的时序图。未按比例绘制的时序图表示信号SCL和信号SDA的形状的示例。
I2C协议通过在信号SCL处于高状态的同时将信号SDA切换到低状态(时间t0)来定义通信开始条件START。这种切换是由电路中的一个电路引起的，所述电路中的一个电路采用通信的主状态。不同的从电路监测信号SCL和SDA的相应状态，并且检测指示通信将开始的条件START。
然后，主电路(这里是电路1)传输第一字节。为此，在时间t0后的时间t1处将信号SCL切换为低电平之后，根据要传输的字节的第一位B7的状态，主电路1在时间t1之后的时间t2处施加信号SDA的状态，并且然后在时间t2之后的时间t3处将信号SCL释放到高状态。在信号SCL的下一上升沿期间，在时间t3处，由从电路(这里是电路3和电路5)读取信号SDA的状态。在时间t3之后的时间t4处，当信号SCL返回到低状态时，主电路1继续利用下一位B6、B5......B0进行操作，直到整个字节已经被传输。最常见的是，由主电路1发送的第一字节包括标识收信电路的7个地址位，后面跟着指示主电路期望的操作(读/写)的位。不同的从电路检测传输的数据，并且特别地，基于形成收信地址的第一字节确定下一字节(或者下面的多个字节)是否是针对它们的。
在第一字节的最后一位B0(时间t5)结束时，当主电路将信号SCL置于低状态时，它将信号SDA释放到高状态。由传输的地址标识的从电路(例如，电路3)通过在时间t5之后的时间t6处将信号SDA切换到低状态来确认(ACK)传输的字节。在时间t6之后的时间t7处，在信号SCL的下一上升沿处，由主电路1检测信号SDA的这个低状态。在时间t7之后的时间t8处，当信号SCL切换回低状态时，主电路1可以传输下一字节，依此类推，直到通信结束。
一旦传输了下一字节(或者下面的多个字节)，在每个字节的传输之后已经从从电路3接收到确认ACK，主电路1通过在信号SCL处于高状态的同时将信号SDA释放到高状态(时间t9)来施加停止条件STOP。监测信号SCL和SDA的不同从电路3和5检测指示通信结束的状态STOP。然后，将连接到总线的电路1、3和5置于它们等待新通信(换言之，等待新的条件START)的状态。例如，每个电路1、3、5包括用于在总线7上读/写的接口，该接口然后被设置为等待新条件START的这种状态。
在主电路对字节的传输之后没有从电路发送确认的情况下(图2中未示出)，信号SDA在字节的最后一位的传输之后保持在高状态。主电路1在信号SCL的下一上升沿处检测到没有确认ACK。然后，它可以传输新的条件START，也称为条件RESTART或条件STOP。
除了上述操作之外，SMB协议还提供了检测信号SCL何时在低状态下保持阻塞的时间长于给定的最大时间段DMAX，给定的最大时间段DMAX对于连接到总线的所有电路是相同的。时间段DMAX在25到35ms的范围内，例如30ms，并且在图2中表示为在时间t10到t11之间的图示。
为了验证信号SCL的每个低状态的持续时间保持低于所选择的时间段DMAX，设置连接到总线的每个电路包括能够针对信号SCL的每个低状态供应表示这个低状态的持续时间的值的电路，然后，这个值与表示时间段DMAX的阈值进行比较。例如，信号SCL的低状态的持续时间可以由在这个低状态期间计数的振荡器的周期数表示，然后，将这个周期数同与时间段DMAX(即表示时间段DMAX的阈值)相对应的振荡器的周期数进行比较。
可以设置，对于所选择的时间段DMAX，表示时间段DMAX的阈值对于多个电路是相同的。例如，这些电路中的每个电路可以包括寄存器，寄存器的内容被初始化为包含阈值。然后，一旦电路通电，阈值将是可用的。然而，由于相同电路之间的制造分散，表示信号SCL的低状态的相同持续时间的值可能在电路之间是不同的。这可能导致电路检测到这个低状态SCL的持续时间超过所选择的时间段DMAX，而另一电路尽管可能相同但是未检测到这种情况。
因此，被提供以针对每个电路校准阈值TIMEOUT以考虑相同电路之间的制造分散，经校准的阈值然后存储在电路的非易失性存储器中。可以设置，一旦电路通电，存储在存储器中的经校准的阈值就被读出，但是这将需要特定的读出设备和特定于该读出设备的同步信号。
在上述实施例中，提供了初始化阶段，在初始化阶段期间从非易失性存储器读出表示时间段DMAX的阈值，这个初始化阶段在连接到总线的每个电路中实施。初始化阶段在总线上的字节的传输开始的同时开始，并且在应当生成这个字节的确认ACK之前结束。换言之，初始化阶段在字节的传输期间发生。更具体地，初始化阶段在连接到总线的电路已经通电之后、在总线上的第一字节的传输期间实施。
作为示例，初始化阶段的开始与指示通信开始的条件START的检测相对应，并且初始化阶段在这个通信的第一字节的传输期间执行。
在初始化阶段，表示时间段DMAX的阈值与信号SCL同步地从存储器读取，同时确定表示信号SCL的低状态的最长持续时间的值。在初始化阶段结束时，如果所确定的值大于读取阈值，则信号SCL的低状态中的至少一个已持续的时间长于时间段DMAX。然后，将每个电路置于与接收到条件STOP相同的状态，例如，通过重新设置其总线读/写接口，并且用于在初始化阶段期间生成所传输的字节的确认ACK的电路将不生成针对这个字节的确认ACK。因此，当在表示时间段DMAX的阈值的读取之前测量信号SCL的低状态的第一持续时间时，对信号SCL的低状态的持续时间已经超过阈值时间段DMAX的这一事实的验证被执行。这使得能够简化从存储器读取阈值，然后这个读取可以以与传统上从存储器读取数据的方式相同的方式与信号SCL同步地执行。实际上，如果在应当生成字节的确认ACK之前传输新的条件START，则可以中断字节在总线上的传输。在这种情况下，如果初始化阶段正在进行，则它被中断和取消，并且在下一次在总线上传输字节时实施新的初始化阶段。
这里的优点在于，在字节、优选地是在连接到总线的电路通电之后传输的第一字节的传输期间，如果在这个传输期间信号SCL的至少一个低状态持续的时间长于时间段DMAX，在应当生成所传输的字节的确认ACK之前，这没有影响，特别是对于主电路。优点还在于，与信号SCL同步地从存储器中读取表示时间段DMAX的阈值已经在应当生成这个字节的确认ACK之前结束。
很多旨在连接到SMB的电路已经包括例如EEPROM类型的非易失性存储器以及用于从这个存储器进行读取、与信号SCL同步的电路。然后，优点在于，表示时间段DMAX的阈值可以存储在这个现有存储器中，并且可以由用于从这个存储器进行读取的电路读出，而不使用特定的读出电路。包括例如EEPROM类型的非易失性存储器和用于从这个存储器进行读取的设备的电路的具体示例是实施存在检测功能的电路，这个功能通常用“串行存在检测”的首字母缩略词SPD表示。这个功能例如通过提供EEPROM针对DRAM型(动态随机存取存储器)存储器电路来实施，EEPROM中存储有关DRAM的操作的信息，例如，与对这个DRAM的访问时间有关的信息。
图3是示出检测与图1的总线的同步信号的低状态的持续时间有关的时间条件的方法的实施例的流程图，该方法例如由连接到总线的电路1、3和5中的每个电路来实施。
该方法从初始化阶段303开始，在初始化阶段303期间，在步骤305(READ TIMEOUT，即读取TIMEOUT)中，从存储器读出表示时间段DMAX的阈值TIMEOUT，步骤305(READTIMEOUT)与在初始化阶段303期间确定表示处于信号SCL的低状态的最长持续时间的值的步骤307、309、311、313、315和317并行执行。如前所述，这个初始化阶段与在总线上传输字节(例如，在到总线的电路通电之后所传输的第一字节)的开始同时开始。
在初始化阶段303，在初始化阶段303开始后的信号SCL的第一低状态之前(在图2中的时间t0到t1之间)执行的步骤307(INIT VALUE，即初始化VALUE)中，值VALUE被初始化，例如为零。步骤307之后是检测将信号SCL切换到低状态的步骤309(SCL LOW？，即SCL为低？)。当信号SCL切换到低状态时(框309的输出Y)，在下一步骤311(DETERMINE DSCL，即确定DSCL)中确定表示这个低状态的持续时间的值DSCL。步骤311之后是步骤313(DSCL>VALUE？)，其中值DSCL与值VALUE进行比较。如果值DSCL大于值VALUE(框313的输出Y)，则在步骤317(END INITIALIZATION？，即结束初始化？)之前的下一步骤315(VALUE＝DSCL)中，用值DSCL来更新值VALUE。否则(框313的输出N)，步骤313之后紧接着是步骤317。
步骤317包括验证初始化阶段是否已经结束。如果初始化阶段303尚未结束(框317的输出N)，则再次执行步骤309、311、313、317和可能的315。因此，在初始化阶段期间，对于信号SCL的每个周期，将包括步骤309、311、313、315和317的循环执行一次。如果初始化阶段303已经结束(框317的输出Y)，则在下一步骤319(VALUE<TIMEOUT？)中将值VALUE与阈值TIMEOUT进行比较。根据实施例，初始化阶段303在初始化阶段303开始之后的信号SCL的第八上升沿处结束。在备选实施例中，初始化阶段303在信号SCL的给定上升沿结束，针对该给定上升沿，已知表示时间段DMAX的阈值的读取已经结束，这个给定上升沿在初始化阶段303开始后的信号SCL的第八上升沿之前。
在第一比较319期间，值VALUE表示在初始化阶段303期间处于信号SCL的低状态的最长持续时间。在初始化阶段303在初始化阶段303开始后的信号SCL的第八上升沿处结束的情况下，该第一比较319例如在该第八上升沿后的信号SCL的下降沿之前被执行，使得在应当生成在初始化阶段期间传输的字节的确认ACK的时间(图2中的时间t6)之前该第一比较319的结果是已知的。在初始化阶段303在这个初始化阶段开始后的信号SCL的第八上升沿之前的信号SCL的给定上升沿处结束的情况下，第一比较319例如在这个给定上升沿与信号SCL的下一下降沿之间执行。
如果在步骤319中，值VALUE大于阈值TIMEOUT(框319的输出Y)，则在初始化阶段303期间的信号SCL的至少一个低状态已持续的时间长于时间段DMAX。在下一步骤321(RESET，即重置)中，然后，将实施该方法的电路置于与其已经接收到条件STOP相同的状态。否则(框319的输出N)，在图3所示的实施例中，该电路验证信号SCL的每个下一低状态是否持续比时间段DMAX更长。为了实现这一点，在紧接步骤319的步骤309'(SCL LOW？，即SCL为低？)中检测信号SCL切换到低状态，并且当信号SCL切换到低状态时(框309'的输出Y)，在下一步骤311'(DETERMINE DSCL，即确定DSCL)中确定这个低状态的值DSCL，步骤311'例如与步骤311相同。然后，在再次执行步骤319之前，在步骤315'(VALUE＝DSCL)中用值DSCL来更新值VALUE，其中值VALUE现在表示信号SCL的最后的低状态的持续时间。
在备选实施例中，步骤315'被替换为将阈值TIMEOUT直接与在前一步骤311'中确定的值DSCL进行比较的步骤。如果值DSCL大于阈值TIMEOUT，则下一步骤是步骤321，否则下一步骤是步骤309'。
在另一备选实施例中，在步骤311'与315'之间提供与步骤313类似或相同的步骤，使得仅当值DSCL表示已经发生的信号SLC的低状态的最长持续时间时，值VALUE才用最后的值DSCL进行更新。
在另一备选实施例中，针对在总线上传输的每个字节执行初始化阶段303。优选地，每个初始化阶段然后在这个初始化阶段开始后的第八上升沿处结束。此外，在该变型中，优选地设置初始化阶段303包括两个附加步骤。两个附加步骤中的第一步骤例如在步骤317与319之间执行，并且包括修改标志的状态以指示已经读取了阈值。这两个附加步骤中的第二步骤例如仅在步骤305(图3中的右侧分支)之前执行并且包括验证标志的状态，使得如果标志指示在前一初始化阶段303期间已经读取了阈值TIMEOUT，则不执行步骤305。因此，阈值TIMEOUT将仅在第一初始化阶段303处被读取一次，这使得能够限制对其中存储有阈值TIMEOUT的存储器的读取访问，并且因此减少了实施初始化阶段303的电路的电力消耗。优选地，第一初始化阶段开始于检测条件START，在该第一初始化阶段期间读取阈值TIMEOUT。因此，优点在于，从存储器读取阈值TIMEOUT在由标识收信电路的地址和指示期望操作(读/写)的位形成的字节的传输期间被执行，这使得能够避免在要在总线上传输数据的同时从存储器读取阈值。作为示例，标志对应于具有指示尚未读取阈值TIMEOUT的第一二进制状态并且具有指示已经读取阈值TIMEOUT的第二二进制状态的位。
尽管图3中未示出，但如果在初始化阶段303期间传输新的条件START，如前所述，则这个初始化阶段被中断和取消，并且在字节的下一传输期间实施新的初始化阶段303。
在下面的描述中，实施图3的方法的每个电路包括振荡器和与该振荡器同步的计数器的情况被考虑，由振荡器提供的信号的周期短于电路旨在连接到的总线的信号SCL的周期。对于信号SCL的每个低状态，值DSCL然后对应于在这个低状态期间计数的该振荡器的周期数。通过计数在时间段DMAX期间该振荡器的周期数，借助于该电路的振荡器和计数器确定该电路的经校准的阈值TIMEOUT。然后，经校准的阈值TIMEOUT等于在时间段DMAX期间计数的周期数，即，等于在时间段DMAX结束时的计数器的内容，并且被记录在电路存储器中。对于旨在连接到同一总线的每个电路，利用相同的时间段DMAX实施该校准阶段。
图4是示出例如用EEPROM型存储器实施的图3的方法的更详细实施例的时序图。图4的方法包括已经结合图3描述的用相同的附图标记表示的步骤，这些步骤将不再描述。
在这个实施例中，从存储器(这里是EEPROM型非易失性存储器)读取阈值TIMEOUT的步骤305之后是将阈值TIMEOUT写入第一寄存器RegA的步骤501(RegA＝TIMEOUT)。信号SCL的低状态的持续时间由振荡器的周期数表示，振荡器的周期数通过与振荡器相关联的计数器C进行计数(例如，用于写入EEPROM的电路的振荡器和计数器)。与图3相比，步骤311被替换为等效步骤503、505和507。在步骤503中，紧接在检测到信号SCL的低状态(框309的输出Y)之后，将计数器C初始化为零(C＝0)，并且然后，在下一步骤505(INC C)中，将计数器C与振荡器同步地递增一次。在步骤505之后，步骤507(SCL HIGH？，即SCL为高？)包括验证信号SCL是否已经切换到高状态。如果不是(框507的输出N)，则信号SCL仍然处于低状态，并且再次执行递增计数器的步骤505。否则(框507的输出Y)，信号SCL处于高状态，并且然后计数器C的内容表示信号SCL的最后的低状态的持续时间。类似地，步骤311'(图3)被替换为等效步骤503'、505'和507'，步骤503'，505'和507'分别与步骤503、505和507相同。
此外，在这个实施例中，关于图3描述的值VALUE对应于第二寄存器RegB的内容。因此，步骤307(图3)被替换为初始化寄存器RegB的等效步骤509(RegB＝0)，并且步骤313被替换为将计数器C的内容与寄存器RegB的内容进行比较的等效步骤511(C>RegB？)。在步骤511中，如果计数器C的内容大于寄存器RegB的内容(框511的输出Y)，则在下一步骤513(RegB＝C)中用计数器C的内容来更新寄存器RegB。类似地，步骤315'(图3)被替换为与步骤513相同的等效步骤513'。此外，将值VALUE与阈值TIMEOUT进行比较的步骤319被替换为将寄存器RegB的内容与寄存器RegA的内容进行比较的等效步骤515(RegB>RegA？)。
在初始化阶段303的开始处，例如正好在步骤509之前，如本文中的情况那样，执行将循环变量i初始化为零的步骤517(i＝0)，可以理解，步骤517可以与步骤509并行执行或者刚好在步骤509之后执行。对于信号SCL的上升沿的每次检测(框507的输出Y)，循环变量i在步骤519(i＝i+1)中递增，步骤519例如在步骤507与511之间执行。
在这个实施例中，初始化阶段303在该初始化开始后的信号SCL的第八上升沿处结束。然后，步骤317被替换为等效步骤521(i＝8？)，步骤521包括验证变量i是否等于8，即，信号SCL的第八上升沿是否刚刚发生，这标记初始化阶段303的结束。
因此，在初始化阶段303之后的第一比较515期间，有效地将表示处于低状态的最长持续时间并且存储在寄存器RegB中的值VALUE与从存储器读取并且存储在寄存器RegA中的阈值TIMEOUT进行比较。
关于图3描述的备选实施例可以转换为关于图4描述的实施例。
已经描述了特定实施例。本领域技术人员将容易想到各种改变、修改和改进。特别地，图1的电子系统可以包括与该图中所示的电路不同的多个电路。
能够实现图3和图4的方法的电路不限于包括EEPROM型非易失性存储器及其读出电路的电路，基于以上描述来设计能够实现这种方法的其它电路在本领域技术人员的能力范围内。
适应图3和4的方法的步骤数和/或步骤也在本领域技术人员的能力范围内。例如，初始化计数器C的步骤503可以在步骤309之前、在步骤501与步骤309之间执行，同时初始化阶段303尚未结束(框501的分支N)。此外，先前描述的方法和校准阶段还可以适用于信号SCL的每个低状态的持续时间由利用向下计数器而不是用计数器所确定的值来表示的情况，并且更一般地适用于除了通过振荡器周期数之外还可以通过例如电压水平来表示持续时间的情况。
这样的改变、修改和改进旨在成为本公开的一部分，并且旨在落入本发明的精神和范围内。因此，前面的描述仅是示例性的，而不是限制性的。本发明仅受以下权利要求及其等同物限定。

Claims (25)

1.一种用于电子设备的方法，包括：
将表示在总线的同步线上传输的同步信号的低状态的持续时间的第一值与存储在存储器中的阈值进行比较，其中在比较中所述第一值表示在所述总线已经设置为操作之后在所述总线的数据线上传输第一字节期间检测到的所述同步信号的低状态的最长持续时间；以及
如果所述第一值超过所述阈值，则重置所述总线上的通信。
2.根据权利要求1所述的方法，其中在所述比较中，所述第一值表示针对在执行所述比较之前传输的所述第一字节的位已经发生的所述同步信号的低状态的最长持续时间。
3.根据权利要求1所述的方法，还包括从所述存储器读取所述阈值，并且其中所述比较是在从所述存储器读取所述阈值之后执行的，其中所述读取与所述同步信号的传输同步地执行。
4.根据权利要求1所述的方法，其中所述存储器是非易失性存储器。
5.根据权利要求1所述的方法，还包括在校准阶段的执行期间确定存储在所述存储器中的所述阈值。
6.根据权利要求1所述的方法，其中所述总线是I2C总线。
7.根据权利要求6所述的方法，其中所述阈值表示在25ms到35ms的范围内的持续时间。
8.根据权利要求6所述的方法，还包括在所述第一字节的传输期间从所述存储器读取所述阈值。
9.根据权利要求8所述的方法，还包括在所述总线上传输对所述第一字节的确认之前执行所述比较。
10.根据权利要求9所述的方法，还包括在所述第一字节的最后一位的传输与确认的传输之间执行所述比较。
11.一种电子设备，被配置用于连接到总线并且被配置为实施根据权利要求1所述的方法。
12.根据权利要求11所述的设备，包括振荡器和计数器，所述计数器被配置为在所述同步信号的每个低状态期间对所述振荡器的周期数进行计数，所述第一值是基于在每个低状态期间计数的所述周期数来确定的。
13.根据权利要求12所述的设备，其中在所述比较之前的所述同步信号的每个低状态之后，如果所述周期数大于所述第一值，则用在所述低状态期间计数的所述周期数来更新所述第一值。
14.根据权利要求12所述的设备，其中所述存储器、所述振荡器和所述计数器还实施存在检测功能。
15.根据权利要求12所述的设备，其中所述存储器是EEPROM型存储器，所述振荡器和所述计数器属于用于写入所述存储器的电路。
16.一种用于电子设备的方法，包括：
由主设备在I2C总线的SDA线上传输起始字节；
测量在所述起始字节的传输期间在所述I2C总线的SCL线上传输的同步信号的低状态的最大持续时间；
响应于所述起始字节的传输，从存储器中取回阈值；
将所述最大持续时间与所述阈值进行比较；以及
如果所述最大持续时间超过所述阈值，则重置所述I2C总线上的通信。
17.根据权利要求16所述的方法，其中所述存储器是非易失性存储器。
18.根据权利要求17所述的方法，还包括在校准阶段的执行期间确定存储在所述存储器中的所述阈值。
19.根据权利要求17所述的方法，还包括在所述总线上传输对所述起始字节的确认之前执行所述比较。
20.根据权利要求19所述的方法，还包括在所述起始字节的最后一位的传输与确认的传输之间执行所述比较。
21.一种电子设备，被配置用于连接到I2C总线并且被配置为实施根据权利要求17所述的方法。
22.根据权利要求21所述的设备，包括振荡器和计数器，所述计数器被配置为在所述同步信号的每个低状态期间对所述振荡器的周期数进行计数，第一值是基于在每个低状态期间计数的所述周期数来确定的。
23.根据权利要求22所述的设备，其中在所述比较之前的所述同步信号的每个低状态之后，如果所述周期数大于所述第一值，则用在所述低状态期间计数的所述周期数来更新所述第一值。
24.根据权利要求22所述的设备，其中所述存储器、所述振荡器和所述计数器还实施存在检测功能。
25.根据权利要求22所述的设备，其中所述存储器是EEPROM型存储器，所述振荡器和所述计数器属于用于写入所述存储器的电路。
CN201811142366.7A 2017-10-02 2018-09-28 与双线总线相关的时间条件的检测 Active CN109597781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211414548.1A CN115658587A (zh) 2017-10-02 2018-09-28 与双线总线相关的时间条件的检测

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1759187 2017-10-02
FR1759187A FR3071938A1 (fr) 2017-10-02 2017-10-02 Detection d'une condition temporelle sur un bus bifilaire

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211414548.1A Division CN115658587A (zh) 2017-10-02 2018-09-28 与双线总线相关的时间条件的检测

Publications (2)

Publication Number Publication Date
CN109597781A CN109597781A (zh) 2019-04-09
CN109597781B true CN109597781B (zh) 2022-11-15

Family

ID=60382406

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211414548.1A Pending CN115658587A (zh) 2017-10-02 2018-09-28 与双线总线相关的时间条件的检测
CN201811142366.7A Active CN109597781B (zh) 2017-10-02 2018-09-28 与双线总线相关的时间条件的检测

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211414548.1A Pending CN115658587A (zh) 2017-10-02 2018-09-28 与双线总线相关的时间条件的检测

Country Status (3)

Country Link
US (1) US10649926B2 (zh)
CN (2) CN115658587A (zh)
FR (1) FR3071938A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10698857B2 (en) * 2018-09-28 2020-06-30 Bristol, Inc Systems, methods, and apparatus to synchronize data bus access
KR20210027595A (ko) 2019-08-29 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925135A (en) * 1996-09-26 1999-07-20 Intel Corporation Clock rate compensation for a low frequency slave device
US7143215B2 (en) * 1998-08-12 2006-11-28 Intel Corporation Communicating with devices over a bus and negotiating the transfer rate over the same
CN101630299A (zh) * 2009-05-27 2010-01-20 东南大学 一种i2c串行总线信号的分析与触发方法
CN206515693U (zh) * 2016-05-16 2017-09-22 意法半导体股份有限公司 用于pwm驱动器的故障检测电路和系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173350B1 (en) * 1997-10-17 2001-01-09 Eveready Battery Company Inc. System and method for writing data to a serial bus from a smart battery
WO2002039629A2 (en) * 2000-10-31 2002-05-16 Igor Anatolievich Abrosimov Channel time calibration means
FR2818424B1 (fr) * 2000-12-20 2003-02-28 St Microelectronics Sa Procede et systeme d'ajustement d'une temporisation interne ou d'une reference associee dans un circuit integre et circuit integre correspondant
FR3006094A1 (fr) * 2013-05-21 2014-11-28 St Microelectronics Rousset Ecriture d'une memoire eeprom sur bus i2c
US20180060269A1 (en) * 2016-08-25 2018-03-01 Analog Devices, Inc. Systems and techniques for remote bus enable

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925135A (en) * 1996-09-26 1999-07-20 Intel Corporation Clock rate compensation for a low frequency slave device
US7143215B2 (en) * 1998-08-12 2006-11-28 Intel Corporation Communicating with devices over a bus and negotiating the transfer rate over the same
CN101630299A (zh) * 2009-05-27 2010-01-20 东南大学 一种i2c串行总线信号的分析与触发方法
CN206515693U (zh) * 2016-05-16 2017-09-22 意法半导体股份有限公司 用于pwm驱动器的故障检测电路和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"System Management Bus(SMBus) Specification";无;《System Management Interface Forum》;20141231;第8、20-38页 *

Also Published As

Publication number Publication date
FR3071938A1 (fr) 2019-04-05
US20190102328A1 (en) 2019-04-04
US10649926B2 (en) 2020-05-12
CN115658587A (zh) 2023-01-31
CN109597781A (zh) 2019-04-09

Similar Documents

Publication Publication Date Title
US10289582B2 (en) Enhanced serial peripheral interface
US7260662B2 (en) I2C bus controlling method
KR101823315B1 (ko) 가변 프레임 길이를 갖는 2-와이어 인터페이스 시스템에 대한 임피던스-기반 플로우 제어
US8543740B2 (en) Apparatus and method for increased address range of an I2C or I2C compatible bus
US9294300B2 (en) Token based communication in daisy chain configured battery management devices
US20130094373A1 (en) Self Synchronizing Data Communication Method and Device
JP2007524166A (ja) 構成可能な相互接続トポロジを用いたｉ／ｏ帯域幅の適応割当て
WO2016126874A1 (en) Voltage mode and current mode device enumeration
US20090125659A1 (en) Inter-Integrated Circuit (12C) Slave with Read/Write Access to Random Access Memory
CN109597781B (zh) 与双线总线相关的时间条件的检测
CN112579509A (zh) 单线通讯方法、装置、电子设备及可读存储介质
CN102918513A (zh) 用于启用确定性接口的方法、装置和系统
CN113906402B (zh) 集成电路间（i2c）装置
US11308021B2 (en) Methods and apparatus for using an addressable serial peripheral interface
US7257079B1 (en) Physical layer and data link interface with adaptive speed
US10977206B2 (en) Data communication device and method for data communication
US6795881B1 (en) Physical layer and data link interface with ethernet pre-negotiation
CN112148629A (zh) 用于在总线上寻址集成电路的方法和对应设备
WO2023045389A1 (zh) 一种网卡适配电路、网卡适配方法以及相关装置
US11550685B2 (en) Mode controller and integrated circuit chip including the same
US7373541B1 (en) Alignment signal control apparatus and method for operating the same
JP2008122374A (ja) シリアライザ／デシリアライザ・バスコントローラ・インターフェース
CN212229628U (zh) 从机设备
KR20180073230A (ko) 타 장치와 단일 와이어를 통해 연결되는 장치 및 이를 포함하는 시스템의 동작 방법
CN106713521B (zh) 一种基于广播方式来查找i2c设备地址的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant