CN109585469B - 单光子雪崩二极管图像传感器及其制造方法 - Google Patents

单光子雪崩二极管图像传感器及其制造方法 Download PDF

Info

Publication number
CN109585469B
CN109585469B CN201810764726.0A CN201810764726A CN109585469B CN 109585469 B CN109585469 B CN 109585469B CN 201810764726 A CN201810764726 A CN 201810764726A CN 109585469 B CN109585469 B CN 109585469B
Authority
CN
China
Prior art keywords
substrate
layer
image sensor
front surface
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810764726.0A
Other languages
English (en)
Other versions
CN109585469A (zh
Inventor
山下雄一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109585469A publication Critical patent/CN109585469A/zh
Application granted granted Critical
Publication of CN109585469B publication Critical patent/CN109585469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明实施例涉及一种单光子雪崩二极管图像传感器及其制造方法。所述SPAD图像传感器包含：衬底，其具有前表面及后表面；其中所述衬底包含感测区，且所述感测区包含：共同节点，其重度掺杂有第一导电类型的掺杂物，所述共同节点是在所述衬底内且毗连所述衬底的所述后表面；感测节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述感测节点是在所述衬底内且毗连所述衬底的所述前表面；及第一层，其掺杂有所述第一导电类型的掺杂物而介于所述共同节点与所述感测节点之间。

Description

单光子雪崩二极管图像传感器及其制造方法
技术领域
本发明实施例涉及单光子雪崩二极管图像传感器及其制造方法。
背景技术
数字相机及光学成像装置采用图像传感器。图像传感器将光学图像转换为数字数据，数字数据可表示为数字图像。图像传感器通常包含像素传感器阵列，其等为用于将光学图像转换为电信号的单元装置。像素传感器通常显现为电荷耦合装置(CCD)或互补式金属氧化物半导体(CMOS)装置。
雪崩光电二极管(APD)是与传统CMOS装置相容的固态装置。当反向偏压的p-n接面接收额外载子(例如由入射辐射产生的载子)时，可触发雪崩过程。举例来说，为了检测具有低强度的辐射，p-n接面经加偏压而高于其雪崩电压，借此容许单光生载子触发可检测的雪崩电流。在此模式中操作的图像传感器被称为单光子雪崩二极管(SPAD)图像传感器，或盖格(Geiger)模式雪崩光电二极管或G-APD。
发明内容
本发明的实施例涉及一种单光子雪崩二极管(SPAD)图像传感器，其包括：衬底，其具有前表面及后表面；其中所述衬底包含感测区，且所述感测区包含：共同节点，其重度掺杂有第一导电类型的掺杂物，所述共同节点是在所述衬底内且毗连所述衬底的所述后表面；感测节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述感测节点是在所述衬底内且毗连所述衬底的所述前表面；及第一层，其掺杂有所述第一导电类型的掺杂物而介于所述共同节点与所述感测节点之间。
本发明的实施例涉及一种单光子雪崩二极管(SPAD)图像传感器，其包括：衬底，其具有前表面及后表面；及透明导电层，其在所述衬底的所述后表面处；其中所述衬底包含感测区，且所述感测区包含：共同节点，其掺杂有第一导电类型的掺杂物，所述共同节点是在所述衬底内且毗连所述衬底的所述后表面；感测节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述感测节点是在所述衬底内且毗连所述衬底的所述前表面；及第一层，其掺杂有所述第一导电类型的掺杂物而介于所述共同节点与所述感测节点之间。
本发明的实施例涉及一种制造单光子雪崩二极管(SPAD)图像传感器的方法，所述方法包括：接纳具有前表面及后表面的衬底，其中所述衬底具有掺杂有第一导电类型的掺杂物而从所述衬底的所述前表面延伸到所述后表面的第一层；在所述衬底的所述前表面上使用与所述第一导电类型相反的第二导电类型的掺杂物执行离子注入以在所述第一层内形成感测节点；及在所述衬底的所述后表面上使用所述第一导电类型的掺杂物执行离子注入以形成共同节点。
附图说明
当结合附图阅读时从以下详细描述最佳理解本揭露的方面。应注意，根据业界中的标准实践，各种构件未按比例绘制。事实上，为了清楚论述起见，可任意增大或减小各种构件的尺寸。
图1是绘示根据本揭露的第一实施例的包含接合在一起的CMOS(互补式金属氧化物半导体)芯片及成像芯片的SPAD图像传感器的剖面图的图式；
图2是绘示根据本揭露的第二实施例的包含接合在一起的CMOS芯片及成像芯片的SPAD图像传感器的剖面图的图式；
图3是绘示根据本揭露的第三实施例的包含接合在一起的CMOS芯片及成像芯片的SPAD图像传感器的剖面图的图式；
图4是绘示图2及3中绘示的实施例的部分的能带图的图式；
图5是绘示根据本揭露的第四实施例的包含成像芯片的SPAD图像传感器的剖面图的图式；
图6到11是绘示根据本揭露的优选实施例的在制造的各个阶段的图1的SPAD图像传感器的片段剖面图的图式；及
图12到16是绘示根据本揭露的优选实施例的在制造的各个阶段的图3的SPAD图像传感器的片段剖面图的图式。
具体实施方式
以下揭露内容提供用于实施本揭露的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，此些仅为实例且不旨在限制。举例来说，在下列描述中的第一构件形成于第二构件上方或上可包含其中所述第一构件及所述第二构件经形成直接接触的实施例，且也可包含其中额外构件可形成在所述第一构件与所述第二构件之间，使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复出于简化及清楚的目的，且本身不指示所论述的各项实施例及/或配置之间的关系。
此外，为便于描述，可在本文中使用例如“在……下面”、“在……下方”、“下”、“在……上方”、“上”及类似者的空间相对术语来描述一个元件或构件与另一(些)元件或构件的关系，如图中绘示。空间相对术语旨在涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。设备可以其它方式经定向(旋转90度或按其它定向)且本文中使用的空间相对描述符同样可相应地解释。
尽管阐述本揭露的广范围的数值范围及参数为近似值，但尽可能精确地报告在具体实例中阐述的数值。然而，任何数值固有地含有必然源自在各自测试测量中发现的标准偏差的某些误差。而且，如本文中使用，术语“约”通常意谓在给定值或范围的10％、5％、1％或0.5％内。替代地，术语“约”意谓在由所属领域的一般技术人员考量时在平均值的可接受标准误差内。除了在操作/工作实例中之外，或除非另外明确指定，否则全部数值范围、量、值及百分比(例如针对材料数量、持续时间、温度、操作条件、量的比率及本文中公开的其类似者的数值范围、量、值及百分比)应理解为在全部例项中由术语“约”修饰。因此，除非相反地指示，否则本揭露及随附发明权利要求书中阐述的数值参数是可视需要变动的近似值。至少，各数值参数应至少依据所报告有效数字的数目且通过应用普通舍入技术而理解。可在本文中将范围表达为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中公开的全部范围都包含端点。
SPAD(单光子雪崩二极管)图像传感器可检测具有非常低强度的入射辐射(例如，单光子)。SPAD图像传感器包含布置成阵列的多个SPAD单元。SPAD单元分别包含p-n接面、灭弧电路及读取电路。p-n接面在远高于其雪崩电压的反向偏压下操作。在操作期间，光生载子移动到p-n接面的空乏区(即，倍增区)且触发雪崩效应使得可检测信号电流。使用灭弧电路来切断雪崩效应且复位SPAD单元。读取电路接收且传输信号电流。
现有平面SPAD图像传感器经配置以包含在感测节点与共同节点之间的防护环。在无防护环来松弛在感测节点与共同节点之间附近的电场的情况下，可在光电检测部分处发生雪崩之前发生边缘雪崩。如果首先发生边缘雪崩，那么无法充分提高光电检测部分处的电场强度，这是因为电压的增加仅引起电流流动。特定来说，如果边缘雪崩在低于光电检测部分处的雪崩电压的电压下发生，那么无法在光电检测部分处获得足够倍增因数，这是因为无法充分提高光电检测部分处的电场强度且无法确保足够高的光电检测灵敏度，因此，无法充分充当SPAD。此外，如果已发生边缘雪崩，那么因此引起出现过量噪声，且此也引发问题。
然而，防护环消耗大面积且因此限制充填因数、特性化光电二极管面积对总像素面积的比率的参数。因此，对于现有SPAD图像传感器，难以达成收缩像素面积且保持性能。本揭露涉及一种相较于现有SPAD图像传感器消耗较小面积而不牺牲性能的SPAD图像传感器。
图1是绘示根据本揭露的第一实施例的包含接合在一起的CMOS(互补式金属氧化物半导体)芯片103及成像芯片101的SPAD图像传感器100的剖面图的图式。SPAD图像传感器100包含如图1中为了阐释性目的展示的像素101a到101b的阵列。针对许多例项，SPAD图像传感器100可包含两个以上像素。CMOS芯片103具有多个有源装置105。在一些实施例中，CMOS芯片103包含放置于衬底206上方的互连结构212。在一些实施例中，互连结构212包含放置于层间介电(ILD)层203内的多个金属层201。有源装置105至少放置于衬底206中。成像芯片101包含放置于CMOS芯片103的互连结构212与成像芯片101的衬底109之间的互连结构124。互连结构124包含放置于ILD层128内的多个金属层111。
像素101a及101b的各者包含放置于衬底109内的SPAD单元。衬底109包含面向互连结构124的前表面100a及背朝互连结构124的后表面100b。介电层129介于衬底109与互连结构124之间。每两个相邻SPAD单元由沟槽隔离104分离。在一些实施例中，沟槽隔离104从前表面100a朝向后表面100b延伸。在许多例项中，沟槽隔离104可具有梯形轮廓，如图1中展示。然而，此并非对本揭露的限制。在许多例项中，沟槽隔离104可具有长形矩形轮廓。沟槽隔离104的第一表面104a与前表面100a齐平，且沟槽隔离104的第二表面104b是在衬底109中且不与后表面100b接触或重叠。
沟槽隔离104可由介电材料(例如氧化物(例如，氧化硅)、氮化物(例如，氮化硅或氮氧化硅)、低介电系数介电质及/或另一适合介电材料)形成。
衬底109可包含掺杂有第一导电类型(例如，p型)的掺杂物的第一层114。第一导电类型的第一层114的掺杂物浓度可处于约1e16/cm3的水平。第一层114邻近沟槽隔离104的后表面104b包围沟槽隔离104的至少一部分。衬底109可进一步包含在像素101a及101b的各者中的第二层102。第二层102可掺杂有第二导电类型(例如，n型)的掺杂物，所述第二导电类型与第一层114的导电类型相反。第二层102的掺杂物浓度可处于约1e17/cm3到约1e19/cm3的水平。第二层102介于第一层114与衬底109的前表面100a之间。特定来说，第二层102紧邻衬底109的前表面100a及沟槽隔离104。针对许多例项，像素101a的第二层102通过沟槽隔离104与像素101b的第二层102分离，且像素101a的第二层102不与像素101b的第二层102接触。在一些实施例中，第二层102可省略，即，由第一层114取代。
像素101a及101b的各者进一步包含重度掺杂有第二导电类型(例如，n型)的掺杂物的感测节点110，所述第二导电类型与第二层102的导电类型相同。感测节点110的掺杂物浓度可重于第二层102的掺杂物浓度。在一些实施例中，感测节点110的掺杂物浓度对第二层102的掺杂物浓度的比率可在从约10到约1000的范围中。在实施例中，感测节点110的掺杂物浓度可处于约1e20/cm3的水平。感测节点110形成于衬底109中且紧邻衬底109的前表面100a。特定来说，感测节点110形成于第二层102内且由第二层102包围。换句话说，感测节点110通过第二层102与第一层114分离。透过接触插塞122，感测节点110能够经由互连结构124及ILD层203而耦合到CMOS芯片103的有源装置105。在一些实施例中，有源装置105可包含有源灭弧电路以停止SPAD单元的雪崩效应及复位偏压。有源装置105也可包含读取电路及其它控制或逻辑电路。举例来说，有源装置105可包含具有栅极结构202及源极/漏极区204的晶体管装置。感测节点110可透过接触插塞208耦合到晶体管的源极/漏极区204。
像素101a及101b的各者可进一步包含掺杂有第一导电类型(例如，p型)的掺杂物的第三层112，所述第一导电类型与第一层114的导电类型相同。第三层112的掺杂物浓度可重于第一层114的掺杂物浓度。在一些实施例中，第三层112的掺杂物浓度对第一层114的掺杂物浓度的比率可在从约1到约100的范围中。在实施例中，第三层112的掺杂物浓度可处于约1e17/cm3的水平。第三层112形成于第一层114中且紧邻第二层102。特定来说，第三层112形成于第一层114内且由第一层114包围。特定来说，第三层112通过第二层102与感测节点110分离。
共同节点116经形成为邻近衬底109的后表面100b覆盖第一层114的层。针对许多例项，共同节点116处在衬底109的后表面100b且具有小于约0.5μm的厚度D2。共同节点116可重度掺杂有第一导电类型(例如，p型)的掺杂物，所述第一导电类型与第一层114及第三层112的导电类型相同。共同节点116的掺杂物浓度可重于第一层114及第三层112的掺杂物浓度。在一些实施例中，共同节点116的掺杂物浓度对第三层112的掺杂物浓度的比率可在从约10到约1000的范围中。在实施例中，共同节点116的掺杂物浓度可处于约5e18/cm3的水平。特定来说，共同节点116相对于垂直于衬底的前表面或后表面的方向的垂直方向与第二层102分离距离D1。在一些实施例中，距离D1可大于约1μm。
格栅结构120是在共同节点116上。在一些实施例中，格栅结构120可紧邻共同节点116。换句话说，格栅结构120可与衬底109的后表面100b物理接触。格栅结构120可包含金属格栅线。根据实施例，金属格栅线由铜、铝、钽、氮化钛、其等组合或类似者构成。格栅开口形成于金属格栅线之间。从俯视图，金属格栅线与沟槽隔离104的至少一部分重叠且围绕像素101a及101b的各者。格栅开口的各者是在像素的一者上方且与像素的一者对准。
格栅结构120的一个目的是收集被共同节点116吸收的空穴。空穴可透过像素101a及101b周围成像芯片101中的周边区处的贯穿衬底通路(TSV)及接触插塞而排放到参考电压节点或耦合到CMOS芯片103的有源装置105。从图1中展示的SPAD图像传感器100的剖面图，格栅结构120具有包含三个金属格栅线的矩形轮廓。格栅结构120的金属格栅线的各者的中心与对应沟槽隔离104的各者的中心重叠，如由图1中的虚线L1到L3指示。因而，格栅结构120的另一目的可为防止相邻像素之间的串扰。
根据本揭露的各项实施例，在图1中描绘在第三层112及第二层102的接口周围的所要雪崩区119。虽然所要雪崩区119经绘示仅在像素101b中，但例如像素101a的其它像素也如同像素101b般包含所要雪崩区在本揭露的涵盖范围内。由于第三层112与第二层102之间的距离短于共同节点116与第二层102之间的垂直距离D1，故相较于在所要雪崩区119处发生的雪崩，边缘雪崩较不可能发生。换句话说，共同节点116与第二层102之间的垂直距离D1提供防护环的功能的补偿。通过将共同节点116的位置从衬底109的前表面100a调整到衬底109的后表面100b，可省略原始在前表面100a处且在感测节点110与共同节点116之间的防护环。因此，可改进本揭露的填充因数。当雪崩在雪崩区119处成功发生时，电子流动到感测节点110且由感测节点110收集，且空穴被共同节点116吸收。在实施例中，共同节点116及格栅结构120由全部像素共享。
在一些实施例中，通过混合接合(包含金属间接合及介电质间接合)将成像芯片101及CMOS芯片103接合在一起。金属间接合(例如，扩散接合)可在多个金属层111的顶部金属层126与多个金属层201的顶部金属层210之间。介电质间接合可在ILD层128与ILD层203之间使得ILD层128及ILD层203彼此直接接触。顶部金属层126及210充当对接垫且可包含重布层(RDL)。在一些实施例中，介电质间接合为氧化物间接合。
在一些实施例中，成像芯片101也可具有在衬底109的周边区中像素101a到101b的阵列周围的多个有源装置，如图5中展示且在后续段落中论述。举例来说，有源灭弧电路、读取电路及上文提及的其它控制或逻辑电路的一部分或全部可放置于成像芯片101的衬底109中而非CMOS芯片103中。
在一些实施例中，SPAD图像传感器100进一步包含放置于衬底109的后表面100b上方的高介电系数介电层214及/或抗反射涂层(ARC)层216，其经配置以促进将入射光子115从后表面100b透射到SPAD单元107。在一些实施例中，高介电系数介电层214覆盖共同节点116及格栅结构120，且填充格栅结构120的金属格栅线之间的间隙。SPAD图像传感器100可进一步包含在ARC层216上方的彩色滤光器层217。针对许多例项，彩色滤光器层217含有经定位使得传入辐射被引导于其上且穿过其的多个彩色滤光器。彩色滤光器包含用于过滤传入辐射的特定波长带的基于染料(或基于颜料)的聚合物或树脂，所述特定波长带对应于色谱(例如，红色、绿色及蓝色)。含有多个微透镜的微透镜层218形成于彩色滤光器层217上方。微透镜218引导且聚焦传入辐射115朝向SPAD单元。取决于用于微透镜218的材料的折射率及距传感器表面的距离，微透镜218可以各种布置定位且具有各种形状。针对许多例项，从俯视图，微透镜218的各者的中心与对应SPAD单元的各者的中心重叠。
图2是绘示根据本揭露的第二实施例的包含接合在一起的CMOS芯片103及成像芯片201的SPAD图像传感器200的剖面图的图式。成像芯片201与成像芯片101相同，惟成像芯片201的共同节点118可具有轻于或大体上相同于成像芯片101的共同节点116的掺杂浓度除外。在一些实施例中，共同节点118的掺杂浓度可在从约1e17/cm3到约5e18/cm3的范围中。
成像芯片201与成像芯片101之间的另一差异是成像芯片201包含透明导电层222(例如铟锡氧化物(ITO)膜)而非格栅结构120。透明导电层222是在共同节点118上方。在许多例项中，透明导电层222与衬底109的后表面100b物理接触。在一些实施例中，为了优选蓝光敏感度，透明导电层222的厚度D3可为约1000埃。在针对近红外(NIR)光应用的一些实施例中，透明导电层222的厚度D3可为约5000埃。透明导电层222收集被共同电极118吸收的空穴。空穴可透过像素101a及101b周围成像芯片101中的周边区处的贯穿衬底通路(TSV)及接触插塞而排放到参考电压节点或耦合到CMOS芯片103的有源装置105。
图3是绘示根据本揭露的第三实施例的包含接合在一起的CMOS芯片103及成像芯片301的SPAD图像传感器300的剖面图的图式。成像芯片301与成像芯片201相同，惟成像芯片301的沟槽隔离304与成像芯片101的沟槽隔离104不同除外。沟槽隔离304从前表面100a延伸穿过共同节点118且到后表面100b。更特定来说，沟槽隔离304的第一表面304a与前表面100a齐平，且沟槽隔离304的第二表面304b与后表面100b齐平。在许多例项中，沟槽隔离304可具有如图1中展示的长形矩形轮廓。然而，此并非对本揭露的限制。在许多例项中，沟槽隔离304可具有梯形轮廓。沟槽隔离304对于防止相邻像素之间的串扰更有效。
图4是绘示图2及3中绘示的实施例的部分的能带图的图式。特定来说，图4展示透明导电层222(为了图解，此处是ITO膜)及衬底109(其包含感测节点110、第二层102、第三层112、第一层114及共同节点118)的能带图。当雪崩在雪崩区119处第二层102及第三层112周围成功发生时，电子流动到感测节点110且由感测节点110收集，且空穴被共同节点118吸收且排放到ITO膜。ITO膜中的费米(Fermi)能阶低于第一层114及共同节点118的传导带EC且高于价带EV。因而，透过电位设计及电荷重组，电子较不可能陷留于衬底109的后表面100b处。
如上文提及，成像芯片101也可具有在衬底109的周边区中像素101a到101b的阵列周围的多个有源装置。举例来说，有源灭弧电路、读取电路及上文提及的其它控制或逻辑电路的一部分或全部可放置于成像芯片101的衬底109中而非CMOS芯片103中。针对许多例项，有源灭弧电路、读取电路及其它控制或逻辑电路以及像素全部集成在相同衬底中且可省略CMOS芯片103。图5是绘示根据本揭露的第四实施例的包含成像芯片501的SPAD图像传感器500的剖面图的图式。成像芯片501与成像芯片101相同，惟成像芯片501透过缓冲层502接合到载体衬底504除外。缓冲层502可包含介电材料，例如氧化硅。替代地，缓冲层502可任选地包含氮化硅。
载体衬底504可包含硅材料。替代地，载体衬底504可包含玻璃衬底或其它适合材料。载体衬底504可通过分子力(即，称为直接接合或光学熔合接合的技术)或通过所属领域中已知的其它接合技术(例如金属扩散或阳极接合)接合到缓冲层502。缓冲层502提供对于形成于衬底109的前表面100a上的各种特征的电隔离及保护。载体衬底504也提供用于处理SPAD图像传感器500的机械强度及支撑。在一些实施例中，多个有源装置506及508可集成在成像芯片501中。有源装置可形成于衬底109中像素101a到101b的阵列周围。举例来说，有源装置506及508可包含有源灭弧电路、读取电路及其它控制或逻辑电路。在一些实施例中，穿过衬底109的贯穿衬底通路(TSV)510可用于将空穴排放到衬底109的前侧。
图6到11为绘示根据本揭露的优选实施例的在制造的各个阶段的SPAD图像传感器100的片段剖面图的图式。应理解，为了更佳理解本揭露的发明概念，图6到11已经简化且可不按比例绘制。参考图6，提供衬底109。衬底109包含第一层114。第一层114可掺杂有第一导电类型的掺杂物，且具有处于约1e16/cm3的水平的掺杂物浓度。第一层114从衬底109的前表面100a延伸到后表面100b。沟槽隔离104经形成于第一层114中前表面100a处且分别具有梯形形状、某种程度矩形形状或另一适合形状。沟槽隔离104的各者具有第一表面104a及第二表面104b。
参考图7，可在衬底109的前表面100a上使用与第一层114的导电类型相反的第二导电类型的掺杂物(例如，n型掺杂物)执行离子注入以形成第二层102。第二层102的掺杂物浓度可处于约1e17/cm3到约1e19/cm3的水平。第二层102介于沟槽隔离104之间。特定来说，第二层102从衬底109的前表面100a朝向衬底109的后表面100b延伸，且不超出沟槽隔离104的第二表面104b。换句话说，第二层102紧邻沟槽隔离104的侧壁的至少一部分。
在第二层102之后，也可通过离子注入形成第三层112及感测节点110。第三层112可掺杂有第一导电类型(例如，p型)的掺杂物，所述第一导电类型与第一层114的导电类型相同。第三层112的掺杂物浓度可重于第一层114的掺杂物浓度。在一些实施例中，第三层112的掺杂物浓度对第一层114的掺杂物浓度的比率可在从约1到约100的范围中。在实施例中，第三层112的掺杂物浓度可处于约1e17/cm3的水平。第三层112形成于第一层114中且紧邻第二层102。特定来说，第三层112形成于第一层114内且由第一层114包围。感测节点110可重度掺杂有第二导电类型(例如，n型)的掺杂物，所述第二导电类型与第二层102的导电类型相同。感测节点110的掺杂物浓度可重于第二层102的掺杂物浓度。在一些实施例中，感测节点110的掺杂物浓度对第二层102的掺杂物浓度的比率可在从约10到约1000的范围中。在实施例中，感测节点110的掺杂物浓度可处于约1e20/cm3的水平。感测节点110形成于衬底109中且紧邻衬底109的前表面100a。特定来说，感测节点110形成于第二层102内且由第二层102包围。
参考图8，针对感测节点110形成接触插塞122。在一些实施例中，可通过在衬底109的前表面100a上方形成介电层129而形成接触插塞122。随后蚀刻介电层129以形成通孔及/或金属沟槽。接着使用导电材料填充通孔及/或金属沟槽以形成接触插塞122。在一些实施例中，接触插塞122可由(例如)钨、铜或铝铜构成。在衬底109上方形成互连结构124，从而形成成像芯片101。在一些实施例中，可通过在介电层129上方形成ILD层128(其包含一或多个ILD材料层)而形成互连结构124。随后蚀刻ILD层128以形成通孔及/或金属沟槽。接着使用导电材料填充通孔及/或金属沟槽以形成多个金属层111。在一些实施例中，可通过物理气相沉积技术(例如，PVD、CVD等)沉积ILD层128。可使用沉积过程及/或镀覆过程(例如，电镀、无电式镀覆等)形成多个金属层111。在各项实施例中，多个金属层111可由(例如)钨、铜或铝铜构成。在一些实施例中，多个金属层111的顶部金属层126具有与ILD层128的上表面对准的上表面。
参考图9，将成像芯片101接合到CMOS芯片103。CMOS芯片103包含衬底206。在衬底206内形成有源装置105。在各项实施例中，衬底206可包含任何类型的半导体本体(例如，硅/CMOS块体、SiGe、SOI等)，例如半导体晶片或晶片上的一或多个裸片，以及任何其它类型的半导体及/或形成于其上及/或以其它方式与其相关的外延层。在一些实施例中，有源装置105可包含通过以下者形成的晶体管：在衬底206上方沉积栅极结构202且通过注入或外延生长而形成源极/漏极区204。在衬底206上方形成互连结构212以形成CMOS芯片103。在一些实施例中，可通过在衬底206上方形成ILD层203(其包含一或多个ILD材料层)而形成互连结构212。随后蚀刻ILD层203以形成通孔及/或金属沟槽。接着使用导电材料填充通孔及/或金属沟槽以形成多个金属层201。在一些实施例中，可通过物理气相沉积技术(例如，PVD、CVD等)沉积ILD层203。可使用沉积过程及/或镀覆过程(例如，电镀、无电式镀覆等)形成金属层201。在各项实施例中，多个金属层201可由(例如)钨、铜或铝铜构成。在一些实施例中，多个金属层201的顶部金属层210具有与ILD层203的上表面对准的上表面。
在一些实施例中，接合过程可形成混合接合，所述混合接合包含金属间接合及介电质间接合。顶部金属层210及顶部金属层126可直接接合在一起。ILD层128及ILD层203可彼此毗连以定义混合接合的介电质间接合。在一些实施例中，介电质间接合是氧化物间接合。在一些其它实施例中，接合过程可使用布置于ILD层128与ILD层203之间的中间接合氧化物层(未展示)。
参考图10，可执行蚀刻，并入例如酸性溶液的蚀刻剂以从后表面100b去除衬底109的一部分。在其它实施例中，可通过机械研磨衬底109的后表面100b而薄化衬底109。随后在稍微薄化衬底109的后表面100b上执行离子注入及热退火，借此形成共同节点116。接着，如图11中展示，使用适合沉积过程(例如CVD、PECVD、ALD、电镀及/或类似者)在共同节点116上形成格栅结构120。
再次参考图1，在衬底109的后表面100b上方形成高介电系数介电层214以囊封格栅结构120。可在高介电系数介电层214上方形成ARC层216。在一些实施例中，可使用物理气相沉积技术沉积高介电系数介电层214及ARC层216。
可在衬底109的后表面100b上方形成彩色滤光器217。在一些实施例中，可通过形成彩色滤光器层且图案化所述彩色滤光器层而形成彩色滤光器217。彩色滤光器层是由容许透射具有特定波长范围的辐射(例如，光)同时阻挡具有在指定范围之外的波长的光的材料形成。此外，在一些实施例中，彩色滤光器层在形成之后经平坦化。也可在彩色滤光器217上方形成微透镜218。在一些实施例中，可通过在多个彩色滤光器上方沉积微透镜材料(例如，通过旋涂方法或沉积过程)而形成微透镜218。在微透镜材料上方图案化具有弯曲上表面的微透镜模板(未展示)。在一些实施例中，微透镜模板可包含光致抗蚀剂材料，其使用分散曝光剂量进行曝光(例如，针对负光致抗蚀剂，在曲面的底部处曝光较多光且在曲面的顶部处曝光较少光)、显影且烘烤以形成圆形形状。接着通过根据微透镜模板选择性地蚀刻微透镜材料而形成微透镜218。
图12到16是绘示根据本揭露的优选实施例的在制造的各个阶段的SPAD图像传感器300的片段剖面图的图式。应理解，为了更佳理解本揭露的发明概念，图12到16已经简化且可不按比例绘制。参考图12，提供衬底109且接着可在衬底109的前表面100a上执行离子注入以依大体上与图7相同或类似的方式形成第二层102、第三层112及感测节点110。此外，可在衬底109的前表面100a或后表面100b上执行离子注入以在衬底109中第三层112与后表面100b之间形成共同节点118。
参考图13，在衬底109中形成沟槽隔离304以从前表面100a穿过衬底109而到后表面100b。参考图14，依大体上与图8相同或类似的方式形成接触插塞122及互连结构124以便形成成像芯片301。参考图15，依大体上与图9相同或类似的方式将成像芯片301接合到COMS芯片103。如图16中展示，接着在衬底109的后表面100b的顶部上形成透明导电层222。透明导电层222的底表面可与衬底109的后表面100b及沟槽隔离304接触。在后续过程中，形成上覆结构(例如高介电系数介电层214、ARC层216、彩色滤光器217及微透镜218或类似者)以获得图3的SPAD图像传感器300。
本揭露的一些实施例提供一种单光子雪崩二极管(SPAD)图像传感器。所述SPAD图像传感器包含：衬底，其具有前表面及后表面；其中所述衬底包含感测区，且所述感测区包含：共同节点，其重度掺杂有第一导电类型的掺杂物，所述共同节点是在所述衬底内且毗连所述衬底的所述后表面；感测节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述感测节点是在所述衬底内且毗连所述衬底的所述前表面；及第一层，其掺杂有所述第一导电类型的掺杂物而介于所述共同节点与所述感测节点之间。
本揭露的一些实施例提供一种单光子雪崩二极管(SPAD)图像传感器。所述SPAD图像传感器包含：衬底，其具有前表面及后表面；及透明导电层，其在所述衬底的所述后表面处；其中所述衬底包含感测区，且所述感测区包含：共同节点，其掺杂有第一导电类型的掺杂物，所述共同节点是在所述衬底内且毗连所述衬底的所述后表面；感测节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述感测节点是在所述衬底内且毗连所述衬底的所述前表面；及第一层，其掺杂有所述第一导电类型的掺杂物而介于所述共同节点与所述感测节点之间。
本揭露的一些实施例提供一种制造单光子雪崩二极管(SPAD)图像传感器的方法。所述方法包含：接纳具有前表面及后表面的衬底，其中所述衬底具有掺杂有第一导电类型的掺杂物而从所述衬底的所述前表面延伸到所述后表面的第一层；在所述衬底的所述前表面上使用与所述第一导电类型相反的第二导电类型的掺杂物执行离子注入以在所述第一层内形成感测节点；及在所述衬底的所述后表面上使用所述第一导电类型的掺杂物执行离子注入以形成共同节点。
上文概述若干实施例的特征，使得所属领域的技术人员可较佳理解本揭露的方面。所属领域的技术人员应了解，其等可容易使用本揭露作为用于设计或修改用于实行相同目的及/或达成本文中介绍的实施例的相同优点的其它过程及结构的基础。所属领域的技术人员也应意识到此些等效构造不脱离本揭露的精神及范围且其等可在本文中做出各种改变、替代及更改而不脱离本揭露的精神及范围。
符号说明
100 单光子雪崩二极管(SPAD)图像传感器
100a 前表面
100b 后表面
101 成像芯片
101a 像素
101b 像素
102 第二层
103 互补式金属氧化物半导体(CMOS)芯片
104 沟槽隔离
104a 第一表面
104b 第二表面
105 有源装置
109 衬底
110 感测节点
111 金属层
112 第三层
114 第一层
115 入射光子/传入辐射
116 共同节点
118 共同节点
119 雪崩区
120 格栅结构
122 接触插塞
124 互连结构
126 顶部金属层
128 层间介电(ILD)层
129 介电层
200 单光子雪崩二极管(SPAD)图像传感器
201 金属层/成像芯片
202 栅极结构
203 层间介电(ILD)层
204 源极/漏极区
206 衬底
208 接触插塞
210 顶部金属层
212 互连结构
214 高介电系数介电层
216 抗反射涂层(ARC)层
217 彩色滤光器层
218 微透镜层
222 透明导电层
300 单光子雪崩二极管(SPAD)图像传感器
301 成像芯片
304 沟槽隔离
304a 第一表面
304b 第二表面
500 单光子雪崩二极管(SPAD)图像传感器
501 成像芯片
502 缓冲层
504 载体衬底
506 有源装置
508 有源装置
510 贯穿衬底通路(TSV)
D1 距离
D2 厚度
D3 厚度
L1 虚线
L2 虚线
L3 虚线

Claims (20)

1.一种单光子雪崩二极管SPAD图像传感器，其包括：
衬底，其具有前表面及后表面；
其中所述衬底包含感测区，且所述感测区包含：
共同节点，其重度掺杂有第一导电类型的掺杂物，所述共同节点是在所述衬底内且毗连所述衬底的所述后表面；
感测节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述感测节点是在所述衬底内且毗连所述衬底的所述前表面；
第一层，其掺杂有所述第一导电类型的掺杂物而介于所述共同节点与所述感测节点之间，其中所述第一层不毗连所述衬底的所述前表面；
第二层，其掺杂有所述第二导电类型的掺杂物，所述第二层介于所述衬底的所述前表面与所述第一层之间；及
沟槽隔离，从所述衬底的所述前表面朝向所述衬底的所述后表面延伸，
其中，所述第二层在所述衬底的所述前表面上填满所述感测节点与所述沟槽隔离之间的间隙。
2.根据权利要求1所述的SPAD图像传感器，其中所述衬底进一步包括：
第三层，其掺杂有所述第一导电类型的掺杂物，所述第三层是在所述第一层内且毗连所述第二层。
3.根据权利要求1所述的SPAD图像传感器，其中所述共同节点是覆盖所述感测区的连续层。
4.根据权利要求1所述的SPAD图像传感器，其中所述共同节点的厚度小于0.5μm。
5.根据权利要求1所述的SPAD图像传感器，其进一步包括在所述衬底的所述后表面上的包含金属格栅线的格栅结构。
6.根据权利要求2所述的SPAD图像传感器，其中所述共同节点的掺杂物浓度对所述第三层的掺杂物浓度的比率是在从10到1000的范围中。
7.根据权利要求5所述的SPAD图像传感器，其进一步包括在所述衬底的所述后表面上的介电层，所述介电层覆盖所述共同节点及所述格栅结构，且填充所述格栅结构的金属格栅线之间的间隙。
8.根据权利要求7所述的SPAD图像传感器，其进一步包括在所述衬底的所述后表面处所述介电层上方的透镜。
9.根据权利要求1所述的SPAD图像传感器，其进一步包括包含多个有源装置的芯片，其中所述芯片接合到所述衬底的所述前表面。
10.根据权利要求1所述的SPAD图像传感器，其中所述衬底进一步包括在所述感测区周围的周边区，且所述周边区包含多个有源装置。
11.一种单光子雪崩二极管SPAD图像传感器，其包括：
衬底，其具有前表面及后表面；及
透明导电层，其在所述衬底的所述后表面处；
其中所述衬底包含感测区，且所述感测区包含：
共同节点，其掺杂有第一导电类型的掺杂物，所述共同节点是在所述衬底内且毗连所述衬底的所述后表面；
感测节点，其重度掺杂有与所述第一导电类型相反的第二导电类型的掺杂物，所述感测节点是在所述衬底内且毗连所述衬底的所述前表面；
第一层，其掺杂有所述第一导电类型的掺杂物而介于所述共同节点与所述感测节点之间，其中所述第一层不毗连所述衬底的所述前表面；及
第二层，其掺杂有所述第二导电类型的掺杂物，所述第二层介于所述衬底的所述前表面与所述第一层之间；及
沟槽隔离，从所述衬底的所述前表面朝向所述衬底的所述后表面延伸，
其中，所述第二层在所述衬底的所述前表面上填满所述感测节点与所述沟槽隔离之间的间隙。
12.根据权利要求11所述的SPAD图像传感器，其中所述沟槽隔离具有第一表面及与所述第一表面相对的第二表面，所述第一表面与所述衬底的所述前表面齐平，且所述第二表面与所述衬底的所述后表面相距大于0的距离。
13.根据权利要求11所述的SPAD图像传感器，其中所述沟槽隔离具有第一表面及与所述第一表面相对的第二表面，所述第一表面与所述衬底的所述前表面齐平，且所述第二表面与所述衬底的所述后表面齐平。
14.根据权利要求11所述的SPAD图像传感器，其中所述共同节点与所述第二层之间的距离大于1μm。
15.根据权利要求11所述的SPAD图像传感器，其进一步包括在所述衬底的所述前表面处的第一层间介电ILD层，所述第一ILD层包含多个金属层。
16.根据权利要求15所述的SPAD图像传感器，其进一步包括芯片，所述芯片包含多个有源装置及第二ILD层，且所述芯片透过所述第二ILD层接合到所述第一ILD层。
17.根据权利要求11所述的SPAD图像传感器，其中所述透明导电层是铟锡氧化物ITO膜。
18.一种制造单光子雪崩二极管SPAD图像传感器的方法，所述方法包括：
接纳具有前表面及后表面的衬底，其中所述衬底具有沟槽隔离与掺杂有第一导电类型的掺杂物而从所述衬底的所述前表面延伸到所述后表面的第一层，其中所述沟槽隔离从所述衬底的所述前表面朝向所述衬底的所述后表面延伸；
在所述衬底的所述前表面上使用与所述第一导电类型相反的第二导电类型的掺杂物执行离子注入以在所述第一层内形成感测节点与第二层，使所述第一层不毗连所述衬底的所述前表面，其中所述第二层在所述衬底的所述前表面上填满所述感测节点与所述沟槽隔离之间的间隙；及
在所述衬底的所述后表面上使用所述第一导电类型的掺杂物执行离子注入以形成共同节点。
19.根据权利要求18所述的方法，其进一步包括：
在所述衬底的所述后表面上形成包含金属格栅线的格栅结构。
20.根据权利要求18所述的方法，其中在所述衬底的所述后表面上使用所述第一导电类型的掺杂物执行所述离子注入以形成所述共同节点包括：
形成所述共同节点使之具有小于0.5μm的厚度。
CN201810764726.0A 2017-09-29 2018-07-12 单光子雪崩二极管图像传感器及其制造方法 Active CN109585469B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762566161P 2017-09-29 2017-09-29
US62/566,161 2017-09-29
US15/896,579 US10636930B2 (en) 2017-09-29 2018-02-14 SPAD image sensor and associated fabricating method
US15/896,579 2018-02-14

Publications (2)

Publication Number Publication Date
CN109585469A CN109585469A (zh) 2019-04-05
CN109585469B true CN109585469B (zh) 2021-06-01

Family

ID=65898216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810764726.0A Active CN109585469B (zh) 2017-09-29 2018-07-12 单光子雪崩二极管图像传感器及其制造方法

Country Status (4)

Country Link
US (1) US10636930B2 (zh)
KR (1) KR102204728B1 (zh)
CN (1) CN109585469B (zh)
TW (1) TWI669813B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759590B2 (ja) * 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP2021158128A (ja) * 2018-06-25 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
EP3667721A1 (en) * 2018-12-10 2020-06-17 IMEC vzw Method for fabricating an optical device
JPWO2020209009A1 (zh) 2019-04-08 2020-10-15
CN113994482A (zh) * 2019-07-12 2022-01-28 索尼半导体解决方案公司 光电探测器
US20220359584A1 (en) * 2019-07-12 2022-11-10 Sony Semiconductor Solutions Corporation Photodetector
JP2021027277A (ja) * 2019-08-08 2021-02-22 キヤノン株式会社 光電変換装置、光電変換システム
CN111326598A (zh) * 2020-04-09 2020-06-23 无锡豪帮高科股份有限公司 智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管
JP6873336B1 (ja) * 2020-04-10 2021-05-19 株式会社オプトハブ 半導体イメージセンサ
US20220293642A1 (en) * 2021-03-12 2022-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation epitaxial bi-layer for backside deep trench isolation structure in an image sensor
US20220344383A1 (en) * 2021-04-27 2022-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Backside structure for image sensor
US11784196B2 (en) * 2021-05-04 2023-10-10 Globalfoundries Singapore Pte. Ltd. Trenchless single-photon avalanche diodes
US20230065063A1 (en) * 2021-08-24 2023-03-02 Globalfoundries Singapore Pte. Ltd. Single-photon avalanche diodes with deep trench isolation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103655A (zh) * 2013-04-01 2014-10-15 全视科技有限公司 具有经偏压深沟槽隔离的增强型光子检测装置
CN104779259A (zh) * 2014-01-15 2015-07-15 全视科技有限公司 用于互补金属氧化物半导体堆叠式芯片应用的单光子雪崩二极管成像传感器
CN104779317A (zh) * 2014-01-15 2015-07-15 全视科技有限公司 背侧照明式单光子雪崩二极管及包括其的成像传感器系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2455985A3 (en) * 2008-07-10 2013-07-17 STMicroelectronics (Research & Development) Limited Improvements in single photon avalanche diodes
IT1396332B1 (it) * 2009-10-02 2012-11-16 St Microelectronics Srl Schieramento di fotodiodi per rilevazione di immagini a due terminali uscita di dati multiplati e procedimento di fabbricazione.
WO2013066959A1 (en) * 2011-10-31 2013-05-10 The Trustees Of Columbia University In The City Of New York Systems and methods for imaging using single photon avalanche diodes
US9299732B2 (en) 2013-10-28 2016-03-29 Omnivision Technologies, Inc. Stacked chip SPAD image sensor
US9698308B2 (en) 2014-06-18 2017-07-04 X-Celeprint Limited Micro assembled LED displays and lighting elements
EP3182158B1 (en) * 2015-12-18 2021-11-24 STMicroelectronics (Research & Development) Limited Ranging apparatus
US10014340B2 (en) 2015-12-28 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked SPAD image sensor
US10312275B2 (en) * 2017-04-25 2019-06-04 Semiconductor Components Industries, Llc Single-photon avalanche diode image sensor with photon counting and time-of-flight detection capabilities

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103655A (zh) * 2013-04-01 2014-10-15 全视科技有限公司 具有经偏压深沟槽隔离的增强型光子检测装置
CN104779259A (zh) * 2014-01-15 2015-07-15 全视科技有限公司 用于互补金属氧化物半导体堆叠式芯片应用的单光子雪崩二极管成像传感器
CN104779317A (zh) * 2014-01-15 2015-07-15 全视科技有限公司 背侧照明式单光子雪崩二极管及包括其的成像传感器系统

Also Published As

Publication number Publication date
KR102204728B1 (ko) 2021-01-20
TWI669813B (zh) 2019-08-21
US20190103504A1 (en) 2019-04-04
TW201916337A (zh) 2019-04-16
CN109585469A (zh) 2019-04-05
US10636930B2 (en) 2020-04-28
KR20190038353A (ko) 2019-04-08

Similar Documents

Publication Publication Date Title
CN109585469B (zh) 单光子雪崩二极管图像传感器及其制造方法
CN109585468B (zh) 单光子雪崩二极管spad图像传感器以及相关制造方法
US11264525B2 (en) SPAD image sensor and associated fabricating method
US11984465B2 (en) Multiple deep trench isolation (MDTI) structure for CMOS image sensor
TWI694603B (zh) 影像感測器裝置
KR20190037186A (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
US11239383B2 (en) SPAD image sensor and associated fabricating method
US11127774B2 (en) Image sensor and associated fabricating method
US20150349001A1 (en) Semiconductor isolation structure and manufacturing method thereof
CN109216494B (zh) 新型单光子雪崩二极管、光电探测器及其制造方法
CN109273476B (zh) 图像传感器及其制造方法
US9247116B2 (en) Image sensor device with light guiding structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant