CN109585324A - 一种改善衬底缺陷处的图形刻蚀的方法 - Google Patents

一种改善衬底缺陷处的图形刻蚀的方法 Download PDF

Info

Publication number
CN109585324A
CN109585324A CN201811458598.3A CN201811458598A CN109585324A CN 109585324 A CN109585324 A CN 109585324A CN 201811458598 A CN201811458598 A CN 201811458598A CN 109585324 A CN109585324 A CN 109585324A
Authority
CN
China
Prior art keywords
insulating layer
groove
substrate
pattern etching
improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811458598.3A
Other languages
English (en)
Other versions
CN109585324B (zh
Inventor
宋箭叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811458598.3A priority Critical patent/CN109585324B/zh
Publication of CN109585324A publication Critical patent/CN109585324A/zh
Application granted granted Critical
Publication of CN109585324B publication Critical patent/CN109585324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种改善衬底缺陷处的图形刻蚀的方法，用于聚焦离子束机台，衬底放置于聚焦离子束机台的样品台上，样品台接地，衬底具有导电性，衬底上覆盖有绝缘层，缺陷位于绝缘层上，通过在绝缘层上横向距离缺陷5～10μm处制备一沟槽，并形成导电层以填充沟槽并覆盖绝缘层的表面，导电层用于提供一导电通道。通过制备导电通道，实现了接地效果，能够导走绝缘层上的电荷，使得缺陷附近的刻蚀图形得到改善，从而改善了在衬底缺陷处的图形刻蚀，提高了制程缺陷分析的时效性，提高了工作效率，减少了经济损失。

Description

一种改善衬底缺陷处的图形刻蚀的方法
技术领域
本发明涉及集成电路制造技术领域，具体涉及一种改善衬底缺陷处的图形刻蚀的方法。
背景技术
随着半导体技术的进一步发展，半导体工厂基于效率和降低成本的考虑，对制程缺陷需要在短时间内做出判断处理以减少损失，聚焦离子束机台是利用聚焦离子束对样品进行微切割来对掩埋在样品表面的缺陷进行分析的设备。聚焦离子束机台的使用大大提高了制程缺陷分析的时效性。
图1是现有技术中的一种晶圆表面的绝缘层上电荷2聚集的示意图，
图2是现有技术中的一种晶圆表面的绝缘层上聚集的电荷2导致刻蚀图形发生偏移和失真变形的电子扫描示意图，图3是现有技术中的一种晶圆表面的绝缘层上聚集的电荷2导致钨沉积不稳定图形变形的电子扫描示意图，图3中的电子扫描示意图是采用等离子体聚焦离子束切割机对样品作成像处理得到的。请参考图1、图2及图3，现有技术中的聚焦离子束机台是通过收集二次电子和背散射电子形成图像的，在一些不导电的制程中，晶圆1的表面生长有绝缘层，大量电荷2聚集在绝缘层上，当绝缘层的表面的电荷2达到一定的程度后会发生充放电现象，由于电荷2具有同性相斥的特性，聚焦离子束电荷发射端3持续发射的电荷2将因为这种特性而无法继续到达晶圆1的表面，从而导致离子束发生偏转，导致预期刻蚀位置4的图形发生偏移或者失真变形而产生了实际刻蚀位置5，影响了制程缺陷分析的时效性，进而影响了生产节奏。
发明内容
本发明的目的在于提供一种改善衬底缺陷处的图形刻蚀的方法，以解决现有技术中电荷聚集在衬底表面的绝缘层上导致离子束发生偏转的问题。
为解决上述技术问题，本发明提供了一种改善衬底缺陷处的图形刻蚀的方法，用于聚焦离子束机台，所述衬底放置于所述聚焦离子束机台的样品台上，所述样品台接地，所述衬底具有导电性，所述衬底上覆盖有绝缘层，所述缺陷位于所述绝缘层上，包括以下步骤：
S1：在所述绝缘层上横向距离所述缺陷5～10μm处制备一沟槽，所述沟槽的底部位于所述衬底中，所述沟槽和所述缺陷沿所述绝缘层的表面的横向方向间隔分布；
S2：形成导电层以填充所述沟槽并覆盖所述绝缘层的表面，所述导电层用于提供一导电通道。
优选地，所述S2具体包括：
沉积第一金属以填充所述沟槽，在所述第一金属上沿所述绝缘层的表面的横向方向再沉积第二金属。
优选地，所述第一金属和所述第二金属的材质相同。
优选地，所述导电层的材质为钨或铂。
优选地，所述绝缘层的表面覆盖的所述导电层在平行于所述绝缘层的表面方向的截面面积为40～100μm2，所述绝缘层的表面覆盖的所述导电层的厚度为0.05～0.5μm。
优选地，所述沟槽在垂直于所述绝缘层的表面方向的截面形状为上宽下窄的倒梯形，所述沟槽在平行于所述绝缘层的表面方向的最大截面面积为9～16μm2，且所述沟槽的槽深为1～2μm。
优选地，在形成所述导电层以填充所述沟槽的过程中，所述导电层的厚度为3～4μm，所述聚焦离子束机台发射的离子束沿其发射方向在所述绝缘层的表面上的投影轮廓的边缘与相邻所述沟槽的槽壁的最小距离为0.5～1μm。
优选地，所述沟槽在平行于所述绝缘层的表面方向的截面形状为三角形、正方形或圆形；
所述沟槽在垂直于所述绝缘层的表面方向的截面形状为上宽下窄的倒梯形或矩形。
优选地，所述衬底的材质为硅或砷化镓。
优选地，在所述绝缘层上横向距离所述缺陷5～10μm处包括一个或多个所述导电通道。
优选地，所述样品台在所述聚焦离子束机台内部接地；
所述聚焦离子束机台通过接地线或接地链接地。
与现有技术相比，本发明提供了一种改善衬底缺陷处的图形刻蚀的方法，用于聚焦离子束机台，所述衬底放置于所述聚焦离子束机台的样品台上，所述样品台接地，所述衬底具有导电性，所述衬底上覆盖有绝缘层，所述缺陷位于所述绝缘层上，通过在所述绝缘层上横向距离所述缺陷5～10μm处制备一沟槽，并形成导电层以填充所述沟槽并覆盖所述绝缘层的表面，所述导电层用于提供一导电通道。通过制备所述导电通道，实现了接地效果，能够导走所述绝缘层上的电荷，使得缺陷附近的刻蚀图形得到改善，从而改善了在衬底缺陷处的图形刻蚀，提高了制程缺陷分析的时效性，提高了工作效率，减少了经济损失。
进一步，在所述绝缘层上横向距离所述缺陷5～10μm处包括一个或多个所述导电通道，扩大了所述缺陷附近的导电区域的面积，从而可以导走更多所述绝缘层上的电荷。进一步改善了在衬底缺陷处的图形刻蚀，提高了制程缺陷分析的时效性，提高了工作效率，减少了经济损失。
附图说明
图1是现有技术中的一种晶圆表面的绝缘层上电荷聚集的示意图；
图2是现有技术中的一种晶圆表面的绝缘层上聚集的电荷导致刻蚀图形发生偏移和失真变形的电子扫描示意图；
图3是现有技术中的一种晶圆表面的绝缘层上聚集的电荷导致钨沉积不稳定图形变形的电子扫描示意图；
图4是本发明实施例提供的一种衬底上制备的导电通道的电子扫描示意图；
图5是本发明实施例提供的一种衬底上制备的导电通道的剖视图；
图6是本发明实施例提供的一种衬底上制备沟槽后的电子扫描示意图；
图7是本发明实施例提供的一种衬底上制备沟槽后的示意图；
图8是本发明实施例提供的一种在衬底制备的沟槽内沉积钨后的电子扫描示意图；
图9是本发明实施例提供的一种在衬底制备的沟槽内沉积钨后的示意图；
图10是本发明实施例提供的一种衬底上制备一个导电通道的示意图；
图11是本发明实施例提供的一种衬底上制备两个导电通道的示意图；
图12是本发明实施例提供的一种衬底上制备两个导电通道后制备样品的电子扫描示意图；
其中，1-晶圆；2-电荷；3-聚焦离子束电荷发射端；4-预期刻蚀位置；5-实际刻蚀位置；10-衬底；11-绝缘层；12-沟槽；13-导电层。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种改善衬底缺陷处的图形刻蚀的方法作进一步详细说明。根据权利要求书和下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。附图中相同或相似的附图标记代表相同或相似的部件。
图4是本发明实施例提供的一种衬底10上制备的导电通道的电子扫描示意图，图5是本发明实施例提供的一种衬底10上制备的导电通道的剖视图，图6是本发明实施例提供的一种衬底10上制备沟槽12后的电子扫描示意图，图7是本发明实施例提供的一种衬底10上制备沟槽12后的示意图，请参考图4、图5、图6及图7，图4和图6分别是从所述导电通道的侧面和上方两种不同观察角度采用等离子体聚焦离子束切割机对导电通道作成像处理得到的，一种改善衬底10缺陷处的图形刻蚀的方法，用于聚焦离子束机台，所述衬底10放置于所述聚焦离子束机台的样品台上，所述样品台接地，所述衬底10具有导电性，所述衬底10上覆盖有绝缘层11，所述缺陷位于所述绝缘层11上，包括以下步骤：
S1：在所述绝缘层11上横向距离所述缺陷5～10μm处制备一沟槽12，所述沟槽12的底部位于所述衬底10中，所述沟槽12和所述缺陷沿所述绝缘层11的表面的横向方向间隔分布；
S2：形成导电层13以填充所述沟槽12并覆盖所述绝缘层11的表面，所述导电层13用于提供一导电通道。
通过在所述绝缘层11上横向距离所述缺陷5～10μm处制备一沟槽12，并形成导电层13以填充所述沟槽12并覆盖所述绝缘层11的表面，所述导电层13用于提供一导电通道。通过制备所述导电通道，实现了接地效果，能够导走所述绝缘层11上的电荷，使得缺陷附近的刻蚀图形得到改善，从而改善了在衬底10缺陷处的图形刻蚀，提高了制程缺陷分析的时效性，提高了工作效率，减少了经济损失。
进一步，所述聚焦离子束机台在所述绝缘层11上横向距离所述缺陷5～10μm处利用离子源轰击所述绝缘层11的表面形成所述沟槽12，所述离子源为镓或铟的单质液态离子源，镓或铟的单质液态离子源为所述聚焦离子束机台常见的离子源，但应该意识到，本发明并不限定所述离子源的成分，也可以为其它所述聚焦离子束机台可以使用的离子源。
进一步，所述S2具体包括：
沉积第一金属以填充所述沟槽12，在所述第一金属上沿所述绝缘层11的表面的横向方向再沉积第二金属。应该意识到这样的限定仅用于举例说明所述导电层13的形成方式，所述导电层13也可以通过在所述沟槽12内局部沉积第一金属，然后沉积第二金属至填充满所述沟槽12，然后在所述第二金属上沿所述绝缘层11的表面的横向方向沉积第三金属等形成方式。
进一步，所述第一金属和所述第二金属的材质相同。应该意识到这样的限定仅用于举例说明所述第一金属和所述第二金属的材质关系，所述第一金属和所述第二金属的材质也可以不同。
图8是本发明实施例提供的一种在衬底10制备的沟槽12内沉积钨后的电子扫描示意图，图9是本发明实施例提供的一种在衬底10制备的沟槽12内沉积钨后的示意图，请参考图8和图9，进一步，所述导电层13的材质为钨，利用CVD工艺形成的钨具有均匀填充高深宽比孔的能力，可以避免在沉积过程中产生夹断和空洞影响导电性能。或者，所述导电层13的材质为铂，应该意识到这样的限定仅用于举例说明所述导电层13的材质，所述导电层13的材质也可为其它聚焦离子束机台可以沉积的导电材质。其中，图8是采用等离子体聚焦离子束切割机对导电通道作成像处理得到的。
进一步，所述绝缘层11的表面覆盖的所述导电层13在平行于所述绝缘层11的表面方向的截面面积为40～100μm2，所述绝缘层11的表面覆盖的所述导电层13的厚度为0.05～0.5μm。
进一步，所述沟槽12在垂直于所述绝缘层11的表面方向的截面形状为上宽下窄的倒梯形，所述沟槽12在平行于所述绝缘层11的表面方向的最大截面面积为9～16μm2，且所述沟槽12的槽深为1～2μm。
进一步，在形成所述导电层13以填充所述沟槽12的过程中，所述导电层13的厚度为3～4μm，所述聚焦离子束机台发射的离子束沿其发射方向在所述绝缘层11的表面上的投影轮廓的边缘与相邻所述沟槽12的槽壁的最小距离为0.5～1μm。以保证填充满所述沟槽12，避免在填充过程中产生夹断和空洞影响导电性能。
进一步，所述沟槽12在平行于所述绝缘层11的表面方向的截面形状为三角形、正方形或圆形，应该意识到这样的限定仅用于举例说明所述沟槽12在平行于所述绝缘层11的表面方向的截面形状，在平行于所述绝缘层11的表面方向的截面形状也可以为其他形状，比如椭圆形等形状。
所述沟槽12在垂直于所述绝缘层11的表面方向的截面形状为上宽下窄的倒梯形或矩形。应该意识到这样的限定仅用于举例说明所述沟槽12在垂直于所述绝缘层11的表面方向的截面形状，所述沟槽12在垂直于所述绝缘层11的表面方向的截面形状也可以是上窄下宽的正梯形。
进一步，所述衬底10的材质为硅或砷化镓。硅和砷化镓是常见的衬底10材料，成本比较低。
图10，是本发明实施例提供的一种衬底10上制备一个导电通道的示意图，请参考图10，进一步，在所述绝缘层11上横向距离所述缺陷5～10μm处包括一个所述导电通道，应该意识到这样的限定仅用于举例说明在所述绝缘层11上横向距离所述缺陷5～10μm处的导电通道的数量，在所述绝缘层11上横向距离所述缺陷5～10μm处也可以包括多个所述导电通道，图11，是本发明实施例提供的一种衬底10上制备两个导电通道的示意图，图12，是本发明实施例提供的一种衬底10上制备两个导电通道后制备样品的电子扫描示意图，请参考图11和图12，通过在所述绝缘层11上横向距离所述缺陷5～10μm处制备多个所述导电通道，扩大了所述缺陷附近的导电区域的面积，从而可以导走更多所述绝缘层11上的电荷。其中，图12是采用等离子体聚焦离子束切割机对样品作成像处理得到的。
进一步，所述样品台在所述聚焦离子束机台内部接地；
所述聚焦离子束机台通过接地线或接地链接地。应该意识到这样的限定仅用于举例说明所述聚焦离子束机台的接地方式，所述聚焦离子束机台的接地方式也可以是其他方式，比如所述聚焦离子束机台通过接地柱等接地方式接地。
综上所述，本发明提供了一种改善衬底缺陷处的图形刻蚀的方法，用于聚焦离子束机台，所述衬底放置于所述聚焦离子束机台的样品台上，所述样品台接地，所述衬底具有导电性，所述衬底上覆盖有绝缘层，所述缺陷位于所述绝缘层上，通过在所述绝缘层上横向距离所述缺陷5～10μm处制备一沟槽，并形成导电层以填充所述沟槽并覆盖所述绝缘层的表面，所述导电层用于提供一导电通道。通过制备所述导电通道，实现了接地效果，能够导走所述绝缘层上的电荷，使得缺陷附近的刻蚀图形得到改善，从而改善了在衬底缺陷处的图形刻蚀，提高了制程缺陷分析的时效性，提高了工作效率，减少了经济损失。
进一步，在所述绝缘层上横向距离所述缺陷5～10μm处包括一个或多个所述导电通道，扩大了所述缺陷附近的导电区域的面积，从而可以导走更多所述绝缘层上的电荷。进一步改善了在衬底缺陷处的图形刻蚀，提高了制程缺陷分析的时效性，提高了工作效率，减少了经济损失。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种改善衬底缺陷处的图形刻蚀的方法，用于聚焦离子束机台，所述衬底放置于所述聚焦离子束机台的样品台上，所述样品台接地，所述衬底具有导电性，所述衬底上覆盖有绝缘层，所述缺陷位于所述绝缘层上，其特征在于，包括以下步骤：
S1：在所述绝缘层上横向距离所述缺陷5～10μm处制备一沟槽，所述沟槽的底部位于所述衬底中，所述沟槽和所述缺陷沿所述绝缘层的表面的横向方向间隔分布；
S2：形成导电层以填充所述沟槽并覆盖所述绝缘层的表面，所述导电层用于提供一导电通道。
2.如权利要求1所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，所述S2具体包括：
沉积第一金属以填充所述沟槽，在所述第一金属上沿所述绝缘层的表面的横向方向再沉积第二金属。
3.如权利要求2所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，所述第一金属和所述第二金属的材质相同。
4.如权利要求1所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，所述导电层的材质为钨或铂。
5.如权利要求1所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，所述绝缘层的表面覆盖的所述导电层在平行于所述绝缘层的表面方向的截面面积为40～100μm2，所述绝缘层的表面覆盖的所述导电层的厚度为0.05～0.5μm。
6.如权利要求1所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，所述沟槽在垂直于所述绝缘层的表面方向的截面形状为上宽下窄的倒梯形，所述沟槽在平行于所述绝缘层的表面方向的最大截面面积为9～16μm2，且所述沟槽的槽深为1～2μm。
7.如权利要求1所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，在形成所述导电层以填充所述沟槽的过程中，所述导电层的厚度为3～4μm，所述聚焦离子束机台发射的离子束沿其发射方向在所述绝缘层的表面上的投影轮廓的边缘与相邻所述沟槽的槽壁的最小距离为0.5～1μm。
8.如权利要求1所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，所述沟槽在平行于所述绝缘层的表面方向的截面形状为三角形、正方形或圆形；
所述沟槽在垂直于所述绝缘层的表面方向的截面形状为上宽下窄的倒梯形或矩形。
9.如权利要求1所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，所述衬底的材质为硅或砷化镓。
10.如权利要求1所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，在所述绝缘层上横向距离所述缺陷5～10μm处包括一个或多个所述导电通道。
11.如权利要求1所述的改善衬底缺陷处的图形刻蚀的方法，其特征在于，所述样品台在所述聚焦离子束机台内部接地；
所述聚焦离子束机台通过接地线或接地链接地。
CN201811458598.3A 2018-11-30 2018-11-30 一种改善衬底缺陷处的图形刻蚀的方法 Active CN109585324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811458598.3A CN109585324B (zh) 2018-11-30 2018-11-30 一种改善衬底缺陷处的图形刻蚀的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811458598.3A CN109585324B (zh) 2018-11-30 2018-11-30 一种改善衬底缺陷处的图形刻蚀的方法

Publications (2)

Publication Number Publication Date
CN109585324A true CN109585324A (zh) 2019-04-05
CN109585324B CN109585324B (zh) 2020-10-16

Family

ID=65926644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811458598.3A Active CN109585324B (zh) 2018-11-30 2018-11-30 一种改善衬底缺陷处的图形刻蚀的方法

Country Status (1)

Country Link
CN (1) CN109585324B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110718534A (zh) * 2019-10-21 2020-01-21 长江存储科技有限责任公司 一种定位标识的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176972A1 (en) * 2001-04-12 2002-11-28 Promos Technologies, Inc. Contact chain for testing and its relevantly debugging method
CN103645074A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 平面tem样品的制作方法
CN102455306B (zh) * 2010-10-29 2014-06-25 中芯国际集成电路制造(上海)有限公司 对半导体器件结构的焊垫进行俄歇分析的方法
CN104122130A (zh) * 2014-07-31 2014-10-29 上海华力微电子有限公司 一种透射电镜样品的制备方法
CN105388407A (zh) * 2014-09-09 2016-03-09 中芯国际集成电路制造(上海)有限公司 栅介质层的完整性检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176972A1 (en) * 2001-04-12 2002-11-28 Promos Technologies, Inc. Contact chain for testing and its relevantly debugging method
CN102455306B (zh) * 2010-10-29 2014-06-25 中芯国际集成电路制造(上海)有限公司 对半导体器件结构的焊垫进行俄歇分析的方法
CN103645074A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 平面tem样品的制作方法
CN104122130A (zh) * 2014-07-31 2014-10-29 上海华力微电子有限公司 一种透射电镜样品的制备方法
CN105388407A (zh) * 2014-09-09 2016-03-09 中芯国际集成电路制造(上海)有限公司 栅介质层的完整性检测方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110718534A (zh) * 2019-10-21 2020-01-21 长江存储科技有限责任公司 一种定位标识的制作方法
CN110718534B (zh) * 2019-10-21 2022-10-04 长江存储科技有限责任公司 一种定位标识的制作方法

Also Published As

Publication number Publication date
CN109585324B (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN103257066B (zh) Tem样品的制备方法
CN103943787B (zh) 一种oled显示器及其制备方法
CN105308716B (zh) 离子阱装置和制造该离子阱装置的方法
JP2012079960A (ja) キャパシタ構造体およびその製造方法
US9384982B2 (en) Depositing material into high aspect ratio structures
CN103959489A (zh) 光电子半导体芯片
CN109585324A (zh) 一种改善衬底缺陷处的图形刻蚀的方法
CN111366428B (zh) Fib倒切制备tem样品的方法
CN110867449B (zh) 三维存储器及其制备方法
US11640998B2 (en) Multi-junction solar cell with back-contacted front side
JP3132938B2 (ja) 断面加工観察用荷電ビーム装置および加工方法
US20210104645A1 (en) Optoelectronic semiconductor component having a contact structure, and method for producing a contact structure for an optoelectronic semiconductor component
CN109920760A (zh) 半导体装置的形成方法
TW201820372A (zh) 自電荷載體產生空間抽取電荷載體之裝置
JP6500413B2 (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
CN105932143A (zh) 一种倒装led芯片的制造方法
Scheul et al. Characterization of atomic layer deposited alumina thin films on black silicon textures using helium ion microscopy
JP2020057604A (ja) 複数のリフトアウト針を含むチップ、マイクロマニピュレータ及びマイクロマニピュレータを調製するためのシステム
US11233017B2 (en) Ex-situ manufacture of metal micro-wires and FIB placement in IC circuits
CN106783474B (zh) 改良的真空集成电子器件及其制造工艺
US20230343811A1 (en) Method of forming a dielectric collar for semiconductor wires
JPS61172327A (ja) 導体膜の堆積方法
JPH084088B2 (ja) 薄膜形成方法
KR100303790B1 (ko) 고밀도 엘이디 어레이 제조 방법
Chen et al. Smooth and narrow nanopillars fabricated by ion-beam-induced deposition under charging conditions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant