CN109558265A - 具有特征增强的存储器系统及其操作方法 - Google Patents

具有特征增强的存储器系统及其操作方法 Download PDF

Info

Publication number
CN109558265A
CN109558265A CN201810175992.XA CN201810175992A CN109558265A CN 109558265 A CN109558265 A CN 109558265A CN 201810175992 A CN201810175992 A CN 201810175992A CN 109558265 A CN109558265 A CN 109558265A
Authority
CN
China
Prior art keywords
data
parameter
memory
nand
modeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810175992.XA
Other languages
English (en)
Other versions
CN109558265B (zh
Inventor
内维·库马尔
哈曼·巴蒂亚
熊晨荣
蔡宇
张帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109558265A publication Critical patent/CN109558265A/zh
Application granted granted Critical
Publication of CN109558265B publication Critical patent/CN109558265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种半导体存储器系统及其操作方法，其中半导体存储器系统包括：多个存储器装置；以及存储器控制器，包括特征增强器和线性预测器并且与多个存储器装置联接，其中存储器控制器被配置成从至少一个数据点收集NAND数据，并利用混合模型对所收集的NAND数据进行建模，其中混合模型包括参数和利用不同分布建模来建模的至少两个潜在变量，特征增强器被配置成预测参数，并且线性预测器被配置成预测特征信息。

Description

具有特征增强的存储器系统及其操作方法
技术领域
本发明的示例性实施例涉及一种半导体存储器存储系统的设备及其操作方法，且更特别地，涉及NAND中的错误校正码(ECC)。
背景技术
计算机环境范例已经变为可在任何时间和任何地点使用的普适计算系统。由于这个事实，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有存储器装置的存储器系统，即数据存储装置。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。因此，诸如存储器系统的数字数据存储器的可靠性至关重要。
使用存储器装置的数据存储装置因不具有移动部件而提供优良的稳定性、耐用性、高信息存取速度以及低功耗。具有这种优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
SSD可以包括各种闪速存储器部件。两种主要类型的闪速存储器部件以NAND和NOR逻辑门命名。单独的闪速存储器单元展现出与相应的门的内部特性类似的内部特性。NAND型闪速存储器可以通常比整个装置小得多的块(或页面)来写入和读取。NAND型主要在存储卡、USB闪存驱动器、固态驱动器和类似产品中操作以用于数据的一般存储和传输。
计算机系统内部的电气干扰或磁场干扰可能使存储器系统的存储器单元的单个位自发地翻转到相反的状态，从而引起错误并导致内部数据损坏。存储器系统的位错误可能由先前重复访问引起的内部NAND存储器结构的劣化导致。在这种情况下，NAND正在损耗，并且没有获得高能粒子扰动。存储器系统或存储装置具有可以检测和校正最常见类型的内部数据损坏的错误校正码(ECC)控制器。具有ECC控制器的存储器系统用于在任何情况下都不能容忍数据损坏的大多数计算机。
通常，ECC控制器保持存储器系统不受单个位错误的影响，即使实际存储的一个或多个位已被翻转到错误的状态，但从每个字读取的数据总是与已写入的数据相同。
因此，仍然需要一种能够准确校正错误的半导体存储器系统及其操作方法。鉴于对提高性能和安全性的需求不断增加，因此找到这些问题的答案也越发关键。虽然一直在寻求这些问题的解决方案，但是先前的研究没有教导或提出任何解决方案，因此长期以来，这些问题的解决方案一直困扰本领域的技术人员。
发明内容
本公开的实施例涉及一种能够提高存储器系统的性能和可靠性的半导体存储器系统及其操作方法。
根据本发明的实施例，提供了一种半导体存储器系统，其包括：多个存储器装置；以及存储器控制器，包括特征增强器和线性预测器并且与多个存储器装置联接，其中控制器被配置成从至少一个数据点收集NAND数据，并且利用混合模型对所收集的NAND数据进行建模，其中混合模型包括参数和利用不同分布建模来建模的至少两个潜在变量，特征增强器被配置成预测参数，并且线性预测器被配置成预测特征信息。
根据本发明的实施例，提供了一种操作半导体存储器系统的方法，其包括：从多个存储器装置的至少一个数据点收集NAND数据；通过存储器控制器来利用混合模型对所收集的NAND数据进行建模，该存储器控制器包括特征增强器和线性预测器并且联接到多个存储器装置，其中混合模型包括参数和利用不同分布建模来建模的至少两个潜在变量；通过特征增强器来预测参数；并且通过线性预测器来预测特征信息。
附图说明
图1是示意性地示出根据本发明的实施例的半导体存储器系统的顶级框图。
图2是示出根据本发明的实施例的半导体存储器系统的详细框图。
图3是示出根据本发明的实施例的半导体存储器装置的存储块的电路图。
图4是示出根据本发明实施例的存储器系统的利用GMM模型的失效位直方图的示图。
图5是示出根据本发明实施例的存储器系统的利用提出的混合模型的失效位直方图的示图。
图6是示意性地示出根据本发明实施例的存储器系统的提出的混合模型的结构的框图。
图7是示出根据本发明的实施例的存储器系统中的失效位直方图的示图。
图8是示出本发明的实施例中的半导体存储器系统的特征信息预测的流程图。
图9是示出本发明的另一实施例中的半导体存储器系统的操作方法的流程图。
具体实施方式
以下将参照附图更详细地描述各个实施例。然而，本发明可以不同的形式实施，并不应被解释为限于本文所阐述的实施例。相反地，提供这些实施例以使本公开彻底且充分，并且将本发明的范围全面地传达给本领域的技术人员。在整个公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
本发明可以多种方式实施，包括作为进程；设备；系统；物质的组成；呈现在计算机可读存储介质上的计算机程序产品；和/或处理器，诸如适于执行存储在联接到该处理器的存储器上的指令和/或由联接到该处理器的存储器提供的指令的处理器。在本说明书中，这些实施方式或本发明可能采取的任何其它形式可被称为技术。通常，所公开进程的步骤的顺序可在本发明的范围内改变。除非另有说明，否则被描述为适于执行任务的诸如处理器或者存储器的部件可被实施为暂时适于在给定时间执行任务的一般部件或被制造为执行任务的特定部件。如本文所使用的，术语“处理器”指适于处理诸如计算机程序指令的数据的一个或多个装置、电路和/或处理内核。
下面提供了本发明的一个或多个实施例的详细描述以及说明本发明的原理的附图。结合这些实施例描述本发明，但是本发明不限于任何实施例。本发明的范围仅由权利要求限制，并且本发明包括许多替代方案、修改和等同物。为了提供对本发明的全面理解，在下面的描述中阐述了许多具体细节。为了示例的目的提供这些细节，并且可在没有一些或所有这些具体细节的情况下，根据权利要求实施本发明。为了清晰的目的，没有详细描述与本发明相关的技术领域中公知的技术内容，以免不必要地模糊本发明。
公开了一种具有用于读取操作，诸如低密度奇偶校验(LDPC)解码的错误校正码(ECC)的存储器系统。存储器系统至少包括存储器装置和控制器。控制器可包括被配置成在解码期间存储一组位的内部存储器，以及ECC控制器。诸如NAND的存储器装置可与控制器联接并在接收到指令之后向控制器传输数据。
诸如固态驱动器(SSD)的存储器系统在根据读取命令读取存储器装置期间，可在发生不可校正的错误之前，通常以“正常”模式操作。一旦发生不可校正的错误，ECC控制器可以“错误恢复”模式操作。在错误恢复模式下，可以引入数个不同的步骤来尝试校正在正常模式下不可校正的错误。不同的步骤可被顺序地或同时地执行。后续步骤比先前步骤更强大地尝试校正错误并提供期望的数据。在ECC进程中，NAND数据的一组位可能校正成功，或者可能校正失败。失效位可以根据各种技术被预测和建模。
对于不同代的NAND，存储在NAND中的数据可能不同地表现。由于不同代的NAND的不同表现，NAND数据可能无法利用简单的模型进行建模。
失效位直方图可能随着诸如编程/擦除(PE)循环、保留时间以及XSB的值的不同参数而显著变化，其中XSB包括最低有效位/最高有效位/中央有效位(LSB/MSB/CSB)。通常，高斯混合建模(GMM)技术可以用于利用所提供的NAND数据来估计失效位直方图。然而，GMM技术不能对具有长“尾部”的失效位直方图进行建模。在本发明公开中，本发明的实施例提出了一种对失效位直方图进行建模的新颖设备和方法，并进一步提出至少部分地基于PE循环和保留时间GMM以及学生氏t分布来预测模型参数。
高斯混合模型(GMM)是一种概率模型，其假设所有数据点是从有限数量的高斯分布与未知参数的混合产生的。从未标记的数据学习GMM的主要困难在于通常不知道哪些点来自于哪些潜在分量。可以提供各种方法来解决这个问题，其中许多方法集中于诸如期望最大化(EM)的最大似然法。
在本发明的实施例中提出的对失效位直方图进行建模的新颖设备和方法可以使用EM算法。期望最大化(EM)是通过迭代处理来绕过未知潜在分量的统计算法。因此，即使存在未知潜在分量，EM仍然可被用于对失效位进行建模。EM可以是一种用于利用先前给定数量的分量来确定混合模型的参数的有效技术。这是实施最大似然估计来解决该问题的一种特殊方式。对于可以封闭形式表达的有限常态混合，EM可以是特别具有吸引力的一种。首先，挑选随机分量。对于每个点，可以计算该点从模型的每个分量生成的概率。通常，均值和方差对于高斯分布是足够的。然而，在一些分布中也可能需要改进其他参数，使得可以改进模型的参数以最大化数据给出这些相关性的似然性。确保重复该进程以始终收敛到局部最优。
在本发明的实施例中，使用诸如GMM或学生氏t分布的各种分布的EM算法的更新规则可以被导出，其中学生式的t分布或t分布是当样本尺寸较小和/或当总体方差未知时，用于估计总体参数的概率分布。GMM可以是分布可以被假定为高斯的EM的特定情况。在概率论和统计学中，方差是随机变量与其均值的偏差的平方的期望值，并且方差非正式地测量了一组随机数与其均值离散的程度。具有所选择的GMM或学生氏t分布的所提出的模型可以非常好地拟合真实NAND数据。此外，基于PE循环和NAND数据的保留时间来预测模型参数的设备和方法被提出。可以在执行线性回归时利用模型参数的相关性。
现参照图1，其中示出了示意性地示出根据本发明的实施例的存储器系统的顶级框图。存储器系统可以包括许多部件，其中许多部件包括存储器控制器100以及诸如闪速存储器装置的半导体存储器装置200。存储器控制器100可以包括处理器102，处理器102用于执行存储在存储器系统中的用于操作存储器系统的程序和指令。处理器102可包括ECC引擎或ECC控制器104。可选地，ECC控制器104可以位于处理器102内。
存储器控制器100可经由通信输入/输出(I/O)总线来控制半导体存储器装置200的全部操作，这包括命令CMD、地址ADDR、数据DATA、电力PWR和控制信号CTRL。控制信号CTRL可包括命令锁存启用(CLE)信号、地址锁存启用(ALE)信号、芯片启用(CE)信号、写入启用(WE)信号、读取启用(RE)信号等。
半导体存储器装置200可在存储器控制器100的控制下执行一个或多个擦除操作、编程操作、写入操作和读取操作。半导体存储器装置200可通过输入/输出线从存储器控制器100接收命令、地址和数据。半导体存储器装置200可通过电源线接收电力PWR以及通过控制线接收控制信号CTRL。
存储器控制器100和半导体存储器装置200可被集成在诸如SSD或存储卡的单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可被集成在单个半导体装置中以配置诸如以下的存储卡：个人计算机存储卡国际协会(PCMCIA)的PC卡、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒、多媒体卡(MMC)、缩小尺寸的多媒体卡(RS-MMC)、微型尺寸版本的MMC(微型MMC)、安全数字(SD)卡、小型安全数字(迷你SD)卡、微型安全数字(微型SD)卡、高容量安全数字(SDHC)卡和通用闪存(UFS)。
对于另一示例，存储器系统可被提供为包括诸如以下的电子装置的各种元件中的一种：计算机、超移动PC(UMPC)、工作站、上网本电脑、个人数字助理(PDA)、便携式计算机、网络平板PC、无线电话、移动电话、智能电话、电子书阅读器、便携式多媒体播放器(PMP)、便携式游戏装置、导航装置、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、数据中心的存储装置、能够在无线环境中接收和发送信息的装置、家庭网络的电子装置之一、计算机网络的电子装置之一、远程信息处理网络的电子装置之一、射频识别(RFID)装置或计算系统的元件装置。
现参照图2，其中示出了示出根据本发明的实施例的存储器系统的详细框图。例如，图2的存储器系统可描述图1所示的存储器系统。存储器系统可包括存储器控制器100和半导体存储器装置200。存储器系统可响应于来自主机装置的请求而操作，并且特别地，存储待被主机装置访问的数据。
主机装置可利用各种电子装置中的任意一种来实施。在一些实施例中，主机装置可包括诸如以下的电子装置：台式计算机、工作站、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器以及数字视频播放器。在一些实施例中，主机装置可包括诸如以下的便携式电子装置：移动电话、智能电话、电子书、MP3播放器、便携式多媒体播放器(PMP)以及便携式游戏机。
半导体存储器装置200可存储待由主机装置访问的数据。
半导体存储器装置200可利用诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)和电阻式RAM(RRAM)的非易失性存储器装置来实施。
存储器控制器100可控制数据在半导体存储器装置200中的存储。例如，存储器控制器100可响应于来自主机装置的请求来控制半导体存储器装置200。存储器控制器100可将从半导体存储器装置200读取的数据提供给主机装置，并可将从主机装置提供的数据存储到半导体存储器装置200中。
存储器控制器100可包括通过总线160联接的存储单元110、控制单元120、错误校正码(ECC)单元130、主机接口140和存储器接口150。
存储单元110可用作存储器系统和存储器控制器100的工作存储器，并且存储用于驱动存储器系统和存储器控制器的数据。当存储器控制器100控制半导体存储器装置200的操作时，存储单元110可存储被存储器控制器100和半导体存储器装置200用于诸如读取操作、写入操作、编程操作和擦除操作的操作的数据。
存储单元110可利用易失性存储器来实施。存储单元110可利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实现。如上所述，存储单元110可存储被主机装置用于半导体存储器装置200中进行读取操作和写入操作的数据。为了存储数据，存储单元110可包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。
控制单元120可控制存储器系统的一般操作，以及响应于来自主机装置的写入请求或读取请求控制对半导体存储器装置200的写入操作或读取操作。控制单元120可驱动被称为闪存转换层(FTL)的固件来控制存储器系统的一般操作。例如，FTL可执行诸如逻辑到物理(L2P)映射、损耗均衡、垃圾收集和坏块处理的操作。L2P映射被称为逻辑块寻址(LBA)。
ECC单元130可在读取操作期间检测并校正从半导体存储器装置200读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ECC单元130可不校正错误位，并且可输出指示校正错误位失败的错误校正失败信号。
在一些实施例中，ECC单元130可基于诸如以下的编码调制来执行错误校正操作：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、turbo乘积码(TPC)、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)等。ECC单元130可包括用于错误校正操作的所有电路、系统或装置。
主机接口140可通过诸如以下的各种接口协议中的一种或多种与主机装置通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
存储器接口150可提供存储器控制器100和半导体存储器装置200之间的接口，以允许存储器控制器100响应于来自主机装置的请求来控制半导体存储器装置200。存储器接口150可在CPU 120的控制下生成用于半导体存储器装置200的控制信号并处理数据。当半导体存储器装置200是诸如NAND闪速存储器的闪速存储器时，存储器接口150可在CPU 120的控制下生成用于存储器的控制信号并处理数据。
半导体存储器装置200可包括存储器单元阵列210、控制电路220、电压生成电路230、行解码器240、页面缓冲器250、列解码器260和输入/输出电路270。存储器单元阵列210可包括多个存储块211并且可在其中存储数据。电压生成电路230、行解码器240、页面缓冲器250、列解码器260和输入/输出电路270形成存储器单元阵列210的外围电路。外围电路可执行存储器单元阵列210的编程操作、读取操作或擦除操作。控制电路220可控制外围电路。
电压生成电路230可生成具有各种电平的操作电压。例如，在擦除操作中，电压生成电路230可生成具有各种电平的操作电压，诸如擦除电压和通过电压。
行解码器240可连接到电压生成电路230和多个存储块211。行解码器240可响应于由控制电路220生成的行地址RADD而在多个存储块211中选择至少一个存储块，并将从电压生成电路230供应的操作电压传输到在多个存储块211中的所选择的存储块。
页面缓冲器250通过位线BL(未示出)连接到存储器单元阵列210。响应于由控制电路220生成的页面缓冲器控制信号，页面缓冲器250可利用正电压对位线BL进行预充电，在编程操作中向所选择的存储块传输数据/在读取操作中从所选择的存储块接收数据，或者临时存储传输的数据。
列解码器260可向页面缓冲器250传输数据/从页面缓冲器250接收数据，或者向输入/输出电路270传输数据/从输入/输出电路270接收数据。
输入/输出电路270可向控制电路220传输从外部装置(例如，存储器控制器100)传输的命令和地址，将数据从外部装置传输到列解码器260，或将数据从列解码器260输出到外部装置。
控制电路220可响应于命令和地址来控制外围电路。
现参照图3，其中示出了示出根据本发明的实施例的半导体存储器装置200的存储块的电路图。例如，图3的存储块可以是图2所示的半导体存储器装置200的存储器单元阵列的存储块211。
存储块211可包括分别联接到位线BL0至BLm-1的多个单元串221。每列单元串可包括一个或多个漏极选择晶体管(DST)和一个或多个源极选择晶体管(SST)。多个存储器单元或存储器单元晶体管可串联联接在DST和SST之间。存储器单元MC0至MCn-1的每一个可由每个单元中存储多位数据信息的多层单元(MLC)形成。单元串221可分别电联接到相应的位线BL0至BLm-1。
在一些实施例中，存储块211可包括NAND型闪速存储器单元。然而，存储块211不限于NAND闪速存储器，而是可包括NOR型闪速存储器、其中组合有两种或更多种类型的存储器单元的混合闪速存储器以及其中控制器嵌入到存储器芯片内的1-NAND闪速存储器。
图4是示出根据本发明实施例的存储器系统的利用GMM模型的失效位直方图的示图。失效位直方图可以包括真实NAND数据402的曲线和GMM建模404的曲线。
期望最大化(EM)算法在无监督学习算法中非常流行。无监督学习算法能够学习未观察到的潜在变量的参数。GMM可以是EM算法的特例，其中潜在变量被假定为高斯分布。GMM在学习模型的参数上是一种非常简单但强大的技术。EM算法也可以使用其他用于潜在变量分布的模型。
在GMM的情况下，迭代的参数更新规则可以以封闭形式被导出。如图4所示，在分析NAND数据时，可以初步尝试地使用GMM模型来拟合NAND数据。显然，GMM模型或任何具有尾部的分布建模不能捕获NAND数据中观察到的“尾部”。如图4所示，真实NAND数据402的曲线和GMM建模404的曲线在头部区域非常匹配，其中在头部区域中失效位的数量很小。然而，真实NAND数据402的曲线和GMM建模404的曲线在尾部区域彼此分离较远，其中在尾部区域中失效位的数量较大。图4是当NAND数据的保留时间为0个月(M)并且PE循环的数量为0千(K)时，利用GMM模型的失效位直方图的曲线的一个示例。
已经发现，GMM建模可以用于在较少错误或较少失效位的情况下非常好地拟合NAND数据的失效位。然而，GMM建模可能无法用于较多错误或失效位。因此，可引入包括多个模型的混合模型，其中多个模型可以包括诸如GMM的在较少失效位的情况下很好地拟合的模型以及在较多失效位的情况下很好地拟合的其他模型。
图5是示出根据本发明实施例的存储器系统的利用提出的混合模型的失效位直方图的示图。本发明实施例中提出的混合模型(MM)可以使得至少一个潜在变量是学生氏t分布，并且至少一个潜在变量是高斯分布。学生氏t分布对于建模和非常好地捕获尾部信息是足够简单的。学生氏t分布的参数更新规则也可以像GMM那样以封闭形式被导出。如图5所示，真实NAND数据502的曲线和MM建模504的曲线不仅在头部区域非常好地拟合而且在尾部区域也非常好地拟合，其中MM建模504中至少一个潜在变量是学生氏t分布且至少一个潜在变量是高斯分布。换言之，提出的MM模型可以在较少失效位和较多失效位的情况下与NAND数据很好地拟合。
已经发现，不管失效位的数量如何，至少一个潜在变量是学生氏t分布且至少一个潜在变量是高斯分布的MM建模都可以非常好地拟合NAND数据。对于解决NAND表现变化的问题，包括多个模型的MM建模可以比使用单个模型更准确地预测失效位。
图6是示意性地示出根据本发明实施例的存储器系统的提出的混合模型的结构的框图。该结构可以包括特征增强器602和线性预测器604。重要的是注意到，特征增强器602可以选择合适的特征，该合适的特征可用于预测模型的其他参数，诸如方差。
可以根据诸如PE循环和保留时间的给定特征信息来预测MM的参数。在当前发明的实施例中，参数的数量可以是各种各样的，诸如至少六个，参数的数量可以通过运行EM算法来从NAND数据估计。预测问题的关键挑战在于没有太多的特征信息或可用于与特征信息一起训练(train)的NAND数据。显然，可能无法通过运行简单的常规线性回归来解决所述预测问题。本发明的实施例中提出的新颖技术，可以在预测中利用潜在变量的相关性。高斯分布和学生氏t分布的混合模型参数可以包括潜在变量的权重、均值和方差。特征增强器602可以被配置成通过增强特征来执行方差预测。
首先，线性预测器604可以通过对给定特征信息使用线性回归来预测来自NAND数据的潜在变量的权重。根据数据，线性预测器604的输入可以包括各种参数，诸如PE循环和保留时间。通常，根据收集数据时的条件，输入可以包括与数据相关的任何事物。例如，也可以输入读取干扰。模型在第一阶段的输出可以是在分布中占主导地位的第一潜在变量的参数。然后，可以通过增加特征的维度来在第二阶段使用这些参数。显然，因为权重并不影响潜在变量的均值和方差，因此也可以同时预测潜在变量的均值。预测的均值信息和权重信息可以被反馈到特征增强器602并作为新特征信息用于特征增强器602预测方差。
特征增强器602可以很好地利用来自线性预测器604的新特征信息，PE循环(PEC)、保留时间(RET)或其组合的输入来预测MM的参数，诸如方差信息。
预测的MM的参数可以被反馈作为用于后续迭代的新特征信息，或者当预测迭代完成时作为MM参数输出，使得迭代的次数等于拟合数据的分布的数量。如上所述，特征增强器602可以根据存储器系统配置、当前迭代特征信息和/或其它因素而在预测计算中选择合适的特征信息。
以下等式可以解释在每个阶段的特征增强和输入/输出。
假设给定4个数据点，并且在4个数据点处收集NAND数据A，
A＝[PEC_0 RET_0；PEC_1 RET_1；PEC_2 RET_2；PEC_3 RET_3]
其中PEC_n是点n的PE循环，RET_n是点n的保留时间，n是4个数据点的索引号，
最佳参数可以通过提出的通道模型而被估计为
B＝[P_0；P_1；P_2；P_3]
其中每个P_n由上述的6个参数组成，A的维度为(4×2)，B的维度为(4×6)。
在第一阶段预测期间，线性预测(LP)是：
其中，X1是第一阶段预测的特征信息，X1的维度为(2×2)。
在第二阶段预测期间，线性预测(LP)是：
其中，X2是第二阶段预测的特征信息，X2的维度为(4×2)。
在第三阶段预测期间，线性预测(LP)是：
其中，X3是第三阶段预测的特征信息，X3的维度为(6×2)。
如上述预测状态所示，可以在每个预测步骤中增加特征的维度。这个过程被称为特征增强。在第一阶段，直方图的所有量所在的第一高斯参数的参数可以被估计，因此在该预测中误差较小。然后，估计的参数被用于未来的阶段预测。并且在每个阶段，估计分布的两个参数。
图7是示出根据本发明实施例的存储器系统中的失效位直方图的示图。图7示出了特征增强预测702的曲线、线性回归(LR)预测704的曲线、Genie MM预测706的曲线以及真实数据708的曲线。
图7所示的特征增强预测702利用本发明的实施例中提出的特征增强混合模型(FB-MM)来计算。线性回归(LR)预测704利用线性回归模型来计算并且可以仅基于PE循环和保留时间的变量。Genie MM预测706可以利用一般混合模型或Genie混合模型来计算。
如图7所示，特征增强预测702或Genie MM预测706可以比LR预测704好得多地与真实数据708拟合。显然，图6的特征增强器602可以选择可用于预测模型的其他参数的合适特征，其中该特征可以包括模型的PE循环、保留时间、权重、均值或方差。利用本发明的实施例中提出的特征增强混合模型的技术可以合理地选择和使用特征信息来更好预测参数。用于绘制特征增强预测702的结构可以如图6所示。
如图7所示，诸如Genie MM预测706和特征增强预测702的混合建模可在头部区域和尾部区域中与真实数据708很好地拟合。诸如线性回归预测704的单一建模没有很好地拟合真实数据708。
已经发现，本发明的实施例提供了一种用于准确地预测失效位直方图和诸如特征增强混合模型(FB-MM)的混合模型的参数的设备及其操作方法。利用FB-MM实施的设备可以被用在ECC控制器中以预测ECC进程的失效位。利用FB-MM进行的失效位预测可以更准确地拟合于真实数据，并且当没有太多特征信息或没有太多数据可用于训练时，利用FB-MM进行的失效位预测可用于与特征信息一起训练。因此，即使在特征信息或数据不足的情况下也可以执行训练，训练结果可以更加准确，并且可以减少训练的迭代次数。
本发明公开提供了一种对NAND数据的失效位分布中观察到的尾部进行建模的新方法。提出的模型可以提供准确的系统级要求并可以被用于SoC验证。此外，预测失效位直方图可以提供更好的寿命终止条件。诸如FB-MM的混合模型可被提出用于对NAND数据的失效位分布进行建模。此外，提出的模型可以被用于参数预测技术，其中通过迭代使用可用参数信息来使用特征增强以预测参数。
图8是示出本发明的实施例中的半导体存储器系统的特征信息预测的流程图。特征信息预测的流程图可以包括在第一阶段预测特征信息的步骤802，在第二阶段预测特征信息的步骤804以及在第三阶段预测特征信息的步骤806。
以上在图6中描述了在第一阶段、第二阶段和第三阶段预测特征信息的细节。在每个阶段，可以利用NAND数据、前一迭代的参数、PEC和RET来预测特征信息。
在特征信息预测的最后阶段，诸如第三阶段之后，如果结果令人满意，则可以在步骤810中输出参数和特征信息，可完成预测进程。如果结果不令人满意，则可以在随后的迭代中重复预测进程，并且在步骤808中可以在下一预测迭代中使用当前迭代的参数。
作为示例，本发明的实施例示出了特征信息预测的三个阶段。特征信息预测的阶段数量可以根据存储器系统的配置、预测中收集和使用的NAND数据的数量、参数的数量等而不同。
图9是示出本发明的另一实施例中的半导体存储器系统的操作方法的流程图。半导体存储器系统的操作方法的流程图包括：块902，其中从多个存储器装置的至少一个数据点收集NAND数据；块904，其中通过存储器控制器利用混合模型对所收集的NAND数据进行建模，该存储器控制器包括特征增强器和线性预测器并且联接到多个存储器装置，其中混合模型包括参数和利用不同分布建模来建模的至少两个潜在变量；块906，其中通过特征增强器预测参数；以及块908，其中通过线性预测器预测特征信息。
本发明的另一重要方面在于其有价值地支持和服务于降低成本、简化系统和提高性能的历史趋势。因此，本发明的这些和其它有价值的方面进一步将科技的状态至少提升至下一个层次。
虽然已经结合特定的最佳模式描述了本发明，但是应当理解的是，根据前面的描述，许多替代、修改和变型对于本领域技术人员将是显而易见的。因此，旨在包含落入所附权利要求的范围内的所有这样的替代、修改和变型。所有本文以上所述或在附图中示出的事项均以说明性而非限制性的意义来解释。

Claims (20)

1.一种半导体存储器系统，其包括：
多个存储器装置；以及
存储器控制器，包括特征增强器和线性预测器并且与所述多个存储器装置联接，其中
所述存储器控制器被配置成从至少一个数据点收集NAND数据，并且利用混合模型对所收集的NAND数据进行建模，其中所述混合模型包括参数和利用不同分布建模来建模的至少两个潜在变量，
所述特征增强器被配置成预测所述参数，并且
所述线性预测器被配置成预测特征信息。
2.根据权利要求1所述的系统，其中所述混合模型的至少两个潜在变量中的一个利用高斯混合建模即GMM来建模。
3.根据权利要求1所述的系统，其中所述混合模型的至少两个潜在变量中的一个利用学生氏t分布来建模。
4.根据权利要求1所述的系统，其中所述存储器控制器被进一步配置成利用混合模型多次迭代地对所收集的NAND数据进行建模。
5.根据权利要求1所述的系统，其中所述特征增强器被进一步配置成至少利用所述特征信息来预测所述参数。
6.根据权利要求1所述的系统，其中所述特征增强器被进一步配置成至少利用PE循环即PEC的输入、保留时间即RET的输入或其组合来预测所述参数。
7.根据权利要求1所述的系统，其中所述特征增强器被进一步配置成至少利用前一迭代的参数来预测所述参数。
8.根据权利要求1所述的系统，其中所述线性预测器被进一步配置成预测至少同时包括所述至少两个潜在变量的权重和均值的特征信息。
9.根据权利要求5所述的系统，其中在单次迭代期间，在多个阶段之后生成所述特征信息。
10.根据权利要求9所述的系统，其中在每个后续阶段，所述特征信息具有维度增量。
11.一种操作半导体存储器系统的方法，其包括：
从多个存储器装置的至少一个数据点收集NAND数据；
通过存储器控制器来利用混合模型对所收集的NAND数据进行建模，所述存储器控制器包括特征增强器和线性预测器并联接到所述多个存储器装置，其中所述混合模型包括参数和利用不同分布建模来建模的至少两个潜在变量；
通过所述特征增强器来预测所述参数；并且
通过所述线性预测器来预测特征信息。
12.根据权利要求11所述的方法，其中利用混合模型对所收集的NAND数据进行建模包括：利用所述至少两个潜在变量中的至少一个对所收集的NAND数据进行建模，所述至少两个潜在变量中的至少一个利用高斯混合建模即GMM来建模。
13.根据权利要求11所述的方法，其中利用混合模型对所收集的NAND数据进行建模包括：利用所述至少两个潜在变量中的至少一个对所收集的NAND数据进行建模，所述至少两个潜在变量中的至少一个利用学生氏t分布来建模。
14.根据权利要求11所述的方法，其中利用混合模型对所收集的NAND数据进行建模包括：多次迭代地对所收集的NAND数据进行建模。
15.根据权利要求11所述的方法，其进一步包括至少利用由所述线性预测器提供的特征信息，由所述特征增强器预测所述参数。
16.根据权利要求11所述的方法，其进一步包括至少利用PE循环即PEC的输入、保留时间即RET的输入或其组合来预测所述参数。
17.根据权利要求11所述的方法，其进一步包括至少利用前一迭代的参数来预测所述参数。
18.根据权利要求11所述的方法，其进一步包括预测至少同时包括所述至少两个潜在变量的权重和均值的特征信息。
19.根据权利要求15所述的方法，其进一步包括在单次迭代期间，在多个阶段之后生成所述特征信息。
20.根据权利要求19所述的方法，其中生成所述特征信息包括生成在每个后续阶段具有维度增量的特征信息。
CN201810175992.XA 2017-09-25 2018-03-02 具有特征增强的存储器系统及其操作方法 Active CN109558265B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/714,566 US10163515B1 (en) 2017-09-25 2017-09-25 Memory system having feature boosting and operating method thereof
US15/714,566 2017-09-25

Publications (2)

Publication Number Publication Date
CN109558265A true CN109558265A (zh) 2019-04-02
CN109558265B CN109558265B (zh) 2022-04-26

Family

ID=64692379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810175992.XA Active CN109558265B (zh) 2017-09-25 2018-03-02 具有特征增强的存储器系统及其操作方法

Country Status (2)

Country Link
US (1) US10163515B1 (zh)
CN (1) CN109558265B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220049397A (ko) * 2020-10-14 2022-04-21 삼성전자주식회사 메모리 장치, 이를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6237116B1 (en) * 1998-11-16 2001-05-22 Lockheed Martin Corporation Testing error correcting code feature in computers that do not have direct hardware features for causing single bit and multi-bit errors
US20120072794A1 (en) * 2010-09-21 2012-03-22 Eguchi Richard K Non-volatile memory (nvm) with imminent error prediction
US20140119113A1 (en) * 2012-10-31 2014-05-01 Lsi Corporation Threshold Acquisition and Adaption in NAND Flash Memory
CN104412327A (zh) * 2013-01-02 2015-03-11 默思股份有限公司 内建自测试以及修复装置及方法
US20160170871A1 (en) * 2014-12-12 2016-06-16 SanDisk Technologies, Inc. Model based configuration parameter management
CN106205683A (zh) * 2015-05-29 2016-12-07 华邦电子股份有限公司 存储器系统以及其错误校正方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2928741B1 (fr) 2008-03-11 2020-06-26 Thales Dispositif et procede de surveillance d'integrite en temps reel d'un systeme de navigation par satellite
WO2014186886A1 (en) 2013-05-24 2014-11-27 En-Hui Yang System and method having transparent composite model for transform coefficients

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6237116B1 (en) * 1998-11-16 2001-05-22 Lockheed Martin Corporation Testing error correcting code feature in computers that do not have direct hardware features for causing single bit and multi-bit errors
US20120072794A1 (en) * 2010-09-21 2012-03-22 Eguchi Richard K Non-volatile memory (nvm) with imminent error prediction
US20140119113A1 (en) * 2012-10-31 2014-05-01 Lsi Corporation Threshold Acquisition and Adaption in NAND Flash Memory
CN104412327A (zh) * 2013-01-02 2015-03-11 默思股份有限公司 内建自测试以及修复装置及方法
US20160170871A1 (en) * 2014-12-12 2016-06-16 SanDisk Technologies, Inc. Model based configuration parameter management
CN106205683A (zh) * 2015-05-29 2016-12-07 华邦电子股份有限公司 存储器系统以及其错误校正方法

Also Published As

Publication number Publication date
US10163515B1 (en) 2018-12-25
CN109558265B (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
CN109710451A (zh) 基于nand的存储装置的固件事件跟踪及其执行方法和指令集
US20210202028A1 (en) Method of controlling operation of nonvolatile memory device using machine learning and storage system
CN108986867A (zh) 半导体存储器系统及其操作方法
CN107229577A (zh) 存储系统及其操作方法
CN109428606A (zh) 具有ldpc解码器的存储器系统及其操作方法
CN109388594A (zh) 存储器系统及其操作方法
CN109671465A (zh) 具有自适应读取阈值方案的存储器系统及其操作方法
CN107346213A (zh) 存储器系统及其操作方法
CN107731259A (zh) 最佳读取参考电压的存储器系统及其操作方法
CN110444246A (zh) 用于存储器系统的相邻辅助校正错误恢复及其方法
CN107957959A (zh) 具有文件级安全擦除的存储器系统及其操作方法
CN108073467A (zh) 具有硬信道信息的位翻转ldpc解码算法
US20230036490A1 (en) Read threshold voltage estimation systems and methods for parametric pv-level modeling
CN110444242A (zh) 有基于深度学习的干扰校正能力的存储器系统及操作方法
US20230027191A1 (en) Systems and methods for non-parametric pv-level modeling and read threshold voltage estimation
US20220336039A1 (en) Systems and methods for parametric pv-level modeling and read threshold voltage estimation
CN110347330A (zh) 存储器系统及其操作方法
CN110473582A (zh) 存储器系统及其操作方法
US11769556B2 (en) Systems and methods for modeless read threshold voltage estimation
CN107977283A (zh) 具有ldpc解码器的存储器系统及其操作方法
US11393539B2 (en) Systems and methods for determining change of read threshold voltage
US20220027721A1 (en) Read threshold estimation systems and methods using deep learning
CN108241470A (zh) 控制器及其操作方法
CN107767897A (zh) 存储器系统及其操作方法
CN110457242A (zh) 控制器、存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant