CN109545693A - 一种半导体倒装结构及其制备方法 - Google Patents

一种半导体倒装结构及其制备方法 Download PDF

Info

Publication number
CN109545693A
CN109545693A CN201811124565.5A CN201811124565A CN109545693A CN 109545693 A CN109545693 A CN 109545693A CN 201811124565 A CN201811124565 A CN 201811124565A CN 109545693 A CN109545693 A CN 109545693A
Authority
CN
China
Prior art keywords
substrate
chip
conductive column
flip structure
semiconductor flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811124565.5A
Other languages
English (en)
Inventor
柯武生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxi Cinnamon Semiconductor Technology Co Ltd
Original Assignee
Guangxi Cinnamon Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxi Cinnamon Semiconductor Technology Co Ltd filed Critical Guangxi Cinnamon Semiconductor Technology Co Ltd
Priority to CN201811124565.5A priority Critical patent/CN109545693A/zh
Publication of CN109545693A publication Critical patent/CN109545693A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本申请公开了一种半导体倒装结构及其制备方法，包括基板和盖板封体；在基板的功能面触点处排布导电柱，在基板上倒装芯片，使芯片的焊料凸点支撑在导电柱的顶部，散热板通过界面导热材料安装在芯片背面，盖板封体焊接在基板上，芯片和基板之间填充流动胶。采用在芯片底部添加树脂的方法，使芯片、有机基板、焊料三者的热膨胀系数(CTE)得到了匹配，增强了封装的可靠性，可使封装成本和体积得到显著降低，同时具有大批量生产的优点，可以广泛应用于多种器件的封装制造中，具有较好的市场前景。

Description

一种半导体倒装结构及其制备方法
技术领域
本发明属于半导体封装技术领域，尤其涉及一种半导体倒装结构及其制备方法。
背景技术
目前三种主要用于集成电路(IC)芯片封装的互连技术分别为：引线键合技术(WB)、载带自动键合技术(TAB)、倒装芯片技术(FC)。WB与TAB的芯片焊盘限制在芯片四周，因此I/O数比较低，而FC可以将整个的芯片面积用来与基板互连，极大地提高了I/O数。随着高性能集成电路的发展，I/O数迅速增加，与WB与TAB相比，FC表现出了许多优越性：高的I/O密度、短的互连线、互连过程中的自对准、好的散热性、高的生产率，FC这些优点使它成为现代电子封装中最具吸引力的技术之一，广泛应用于高频率通信、高性能计算机及手提电子等产品中。
器件的小型化高密度封装形式越来越多，如多模块封装（MCM）、系统封装（SiP）、倒装芯片（FC，Flip-Chip）等应用得越来越多。这些技术的出现更加模糊了一级封装与二级装配之间的界线。毋庸置疑，随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键，相关的组装设备和工艺也更具先进性与高灵活性。
由于倒装芯片比BGA或CSP具有更小的外形尺寸、更小的球径和球间距、它对植球工艺、基板技术、材料的兼容性、制造工艺，以及检查设备和方法提出了前所未有的挑战。
发明内容
本发明的目的是提供一种半导体倒装结构及其制备方法，采用在芯片底部添加树脂的方法，使芯片、有机基板、焊料三者的热膨胀系数(CTE)得到了匹配，增强了封装的可靠性，可使封装成本和体积得到显著降低，同时具有大批量生产的优点，可以广泛应用于多种器件的封装制造中，具有较好的市场前景。
本发明是这样实现的：
一种半导体倒装结构，包括基板和盖板封体；在基板的功能面触点处排布导电柱，在基板上倒装芯片，使芯片的焊料凸点支撑在导电柱的顶部，散热板通过界面导热材料安装在芯片背面，盖板封体焊接在基板上，芯片和基板之间填充流动胶。
作为优选方案，所述基板采用有机材料，由有机树脂做粘合剂、玻璃纤维布做增强材料，采用传统的工艺法所制成。基板的作用是搭载和固定裸芯片,同时兼有绝缘,导热,隔离及保护作用，它是芯片内外电路连接的桥梁。
作为优选方案，所述流动胶采用环氧树脂、球型氧化硅、固化剂促进剂和添加剂中的任一种。它除了能降低硅芯片、有机基板和焊球之间因CTE不匹配而产生的应力和形变这一重要作用外，还可以增强倒装芯片的结构性能，防止芯片吸潮、离子污染、辐射以及其他不利的工作环境。
作为优选方案，所述散热板为铝或铜。
作为优选方案，所述界面导热材料为金属类铟、导热脂、导热胶、导热粘性模、相变导热材料、导热垫和导热双面胶中的任一种。
所述的半导体倒装结构，其制备方法包括以下步骤：
（1）在基板的功能面触点处排布导电柱，在基板上倒装芯片，使芯片的焊料凸点支撑在导电柱的顶部，对所述焊料凸点进行回流焊，使所述焊料凸点融化并至少包覆所述导电柱的顶部；
（2）芯片和基板之间填充流动胶；
（3）散热板通过界面导热材料安装在芯片背面；
（4）将盖板封体焊接在基板上。
本申请的优点如下：
1、流动胶采用环氧树脂、球型氧化硅、固化剂促进剂和添加剂中的任一种，它除了能降低硅芯片、有机基板和焊球之间因CTE不匹配而产生的应力和形变这一重要作用外，还可以增强倒装芯片的结构性能，防止芯片吸潮、离子污染、辐射以及其他不利的工作环境；
2、通过在基板上设置导电柱，使得在回流焊接的过程中，焊料凸点融化并沿着导电柱流动，并至少包覆导电柱的顶部，导电柱对芯片具有一定的支撑作用，防止焊料凸点回流后易塌陷溢出形成短路的问题，同时，有效地提高了倒装封装结构的稳定；
3、采用在芯片底部添加树脂的方法，使芯片、有机基板、焊料三者的热膨胀系数(CTE)得到了匹配，增强了封装的可靠性。
4、界面导热材料采用金属类铟、导热脂、导热胶、导热粘性模、相变导热材料、导热垫和导热双面胶，有助于散热；
5、盖板封体是由树脂和填充料组成的复合材料，它可以起到保护芯片和其它敏感元器件的作用，提高使用过程中抵抗外界环境的影响。
6、本申请可使封装成本和体积得到显著降低，同时具有大批量生产的优点，可以广泛应用于多种器件的封装制造中，具有较好的市场前景。
附图说明
图1是本申请的结构示意图；
图中：1基板、2盖板封体、3散热板、4芯片、5焊料凸点、6、导电柱。
具体实施方式
以下结合附图对本申请半导体倒装结构及其制备方法作进一步的说明。
如图1所示，一种半导体倒装结构，包括基板和盖板封体；在基板的功能面触点处排布导电柱，在基板上倒装芯片，使芯片的焊料凸点支撑在导电柱的顶部，散热板通过界面导热材料安装在芯片背面，盖板封体焊接在基板上，芯片和基板之间填充流动胶。
基板采用有机材料。
流动胶采用环氧树脂、球型氧化硅、固化剂促进剂和添加剂中的任一种。它除了能降低硅芯片、有机基板和焊球之间因CTE不匹配而产生的应力和形变这一重要作用外，还可以增强倒装芯片的结构性能，防止芯片吸潮、离子污染、辐射以及其他不利的工作环境。
散热板为铝或铜。
界面导热材料为金属类铟、导热脂、导热胶、导热粘性模、相变导热材料、导热垫和导热双面胶中的任一种。
半导体倒装结构的制备方法包括以下步骤：
（1）在基板的功能面触点处排布导电柱，在基板上倒装芯片，使芯片的焊料凸点支撑在导电柱的顶部，对所述焊料凸点进行回流焊，使所述焊料凸点融化并至少包覆所述导电柱的顶部；
（2）芯片和基板之间填充流动胶；
（3）散热板通过界面导热材料安装在芯片背面；
（4）将盖板封体焊接在基板上。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。

Claims (6)

1.一种半导体倒装结构，其特征在于，包括基板和盖板封体；在基板的功能面触点处排布导电柱，在基板上倒装芯片，使芯片的焊料凸点支撑在导电柱的顶部，散热板通过界面导热材料安装在芯片背面，盖板封体焊接在基板上，芯片和基板之间填充流动胶。
2.根据权利要求1所述的半导体倒装结构，其特征在于，所述基板采用有机材料。
3.根据权利要求1所述的半导体倒装结构，其特征在于，所述流动胶采用环氧树脂 、球型氧化硅 、固化剂促进剂和添加剂中的任一种。
4.根据权利要求1所述的半导体倒装结构，其特征在于，所述散热板为铝或铜。
5.根据权利要求1所述的半导体倒装结构，其特征在于，所述芯界面导热材料为金属类铟、导热脂、导热胶、导热粘性模、相变导热材料、导热垫和导热双面胶中的任一种。
6.根据权利要求1所述的半导体倒装结构，其特征在于，其制备方法包括以下步骤：
（1）在基板的功能面触点处排布导电柱，在基板上倒装芯片，使芯片的焊料凸点支撑在导电柱的顶部，对所述焊料凸点进行回流焊，使所述焊料凸点融化并至少包覆所述导电柱的顶部；
（2）芯片和基板之间填充流动胶；
（3）散热板通过界面导热材料安装在芯片背面；
（4）将盖板封体焊接在基板上。
CN201811124565.5A 2018-09-26 2018-09-26 一种半导体倒装结构及其制备方法 Pending CN109545693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811124565.5A CN109545693A (zh) 2018-09-26 2018-09-26 一种半导体倒装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811124565.5A CN109545693A (zh) 2018-09-26 2018-09-26 一种半导体倒装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN109545693A true CN109545693A (zh) 2019-03-29

Family

ID=65841185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811124565.5A Pending CN109545693A (zh) 2018-09-26 2018-09-26 一种半导体倒装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109545693A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026100A (zh) * 2006-02-22 2007-08-29 联华电子股份有限公司 倒装芯片封装结构及其形成方法
CN104201120A (zh) * 2014-08-28 2014-12-10 南通富士通微电子股份有限公司 半导体倒装封装方法
CN108281389A (zh) * 2017-12-29 2018-07-13 苏州通富超威半导体有限公司 一种散热性佳的芯片组件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026100A (zh) * 2006-02-22 2007-08-29 联华电子股份有限公司 倒装芯片封装结构及其形成方法
CN104201120A (zh) * 2014-08-28 2014-12-10 南通富士通微电子股份有限公司 半导体倒装封装方法
CN108281389A (zh) * 2017-12-29 2018-07-13 苏州通富超威半导体有限公司 一种散热性佳的芯片组件及其制备方法

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
TWI582920B (zh) 半導體封裝以及其之製造方法
US6630373B2 (en) Ground plane for exposed package
US6657311B1 (en) Heat dissipating flip-chip ball grid array
US7843058B2 (en) Flip chip packages with spacers separating heat sinks and substrates
US7271479B2 (en) Flip chip package including a non-planar heat spreader and method of making the same
US7498203B2 (en) Thermally enhanced BGA package with ground ring
US20010026955A1 (en) Flip chip thermally enhanced ball grid array
CN102543935A (zh) 用于半导体封装的印刷电路板和具有其的半导体封装
JP2001203318A (ja) 複数のフリップチップを備えた半導体アセンブリ
TW200428606A (en) Optimized lid mounting for electronic device carriers
TW201214638A (en) Systems and methods for heat dissipation using thermal conduits
US9147600B2 (en) Packages for multiple semiconductor chips
US20080157300A1 (en) Thermally Enhanced IC Package and Method
US20120018884A1 (en) Semiconductor package structure and forming method thereof
US7498198B2 (en) Structure and method for stress reduction in flip chip microelectronic packages using underfill materials with spatially varying properties
US20080083981A1 (en) Thermally Enhanced BGA Packages and Methods
CN109545693A (zh) 一种半导体倒装结构及其制备方法
CN108447829B (zh) 封装结构及其制法
US9401345B2 (en) Semiconductor device package with organic interposer
US20120292756A1 (en) Semiconductor device with heat spreader
TWI553799B (zh) 半導體封裝結構
CN221239609U (zh) 一种散热盖及防翘曲封装结构
JPS6089945A (ja) 封止半導体装置
TWI643297B (zh) 具有內置散熱片之半導體封裝構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190329