CN109545269B - 一种针对fpga片上bram资源的辐照试验方法、系统及装置 - Google Patents
一种针对fpga片上bram资源的辐照试验方法、系统及装置 Download PDFInfo
- Publication number
- CN109545269B CN109545269B CN201811420561.1A CN201811420561A CN109545269B CN 109545269 B CN109545269 B CN 109545269B CN 201811420561 A CN201811420561 A CN 201811420561A CN 109545269 B CN109545269 B CN 109545269B
- Authority
- CN
- China
- Prior art keywords
- bram
- resource
- fpga
- value
- resources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31816—Soft error testing; Soft error rate evaluation; Single event testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
Abstract
本发明公开了一种针对FPGA片上BRAM资源的辐照试验方法、系统及装置。其中,该方法包括:初始化BRAM资源所有地址的存储初值;在辐射源打开的情况下,读取BRAM资源预设地址的存储值;将预设地址的存储值与对应的预设地址的存储初值按位进行比较,得到数值不同的位数;在位数小于预设阈值的情况下,记录为存储资源翻转;在位数大于预设阈值的情况下,记录为控制电路翻转。本申请实施例提供的一种针对FPGA片上BRAM资源的辐照试验方法、系统及装置,在对BRAM资源进行辐照试验的过程中,有效的区分了存储资源和控制电路这两种类型的错误,使对BRAM资源进行辐照试验的试验结果更有针对性。提升了辐照试验测试的全面性和有效性,准确的评估FPGA片上BRAM资源的可靠性。
Description
技术领域
本发明属于FPGA测试领域,涉及一种针对FPGA片上BRAM资源的辐照试验方法、系统及装置。
背景技术
航天应用领域中,对集成电路需求不断增加,大规模、高集成度的集成电路越来越普遍,现场可编程门阵列(Field-Programmable Gate Array,以下简称FPGA)在航天集成电路中占有重要席位。但是,在空间运行的集成电路会直接暴露在空间辐射环境中,辐射产生的效应会造成FPGA性能下降,严重时可能导致功能错误甚至失效。空间辐射效应应分单粒子效应和总剂量效应,单粒子效应对FPGA影响更为明显。因此,FPGA在空间系统应用之前,务必要对其进行充分的辐照试验评估。
FPGA的片上BRAM资源是一种重要的存储器资源,BRAM资源为用户提供数据存储的空间,一旦BRAM资源发生单粒子翻转,可能会造成用户的初始存储数据、中间存储数据或结果存储数据的错误,甚至会造成整个用户系统无法运行。现有技术中,通过在辐射源的照射下,读取BRAM资源的存储值,确定BRAM资源是否发生的单粒子翻转。然而,BRAM资源本身包括存储资源和控制电路两部分,无论哪个部分发生单粒子翻转,其表现都是读取的BRAM存储值发生错误,因此,现有技术中的辐照试验方法无法体现是BRAM资源的存储资源和控制电路中的哪部分发生了单粒子翻转,无法对FPGA进行全面、有效、准确的辐照试验测试。
发明内容
有鉴于此,本申请的目的在于提供一种针对FPGA片上BRAM资源的辐照试验方法、系统及装置,提升了辐照试验测试的全面性和有效性,准确的评估FPGA片上BRAM资源的可靠性。
第一方面,本申请实施例提供了一种针对FPGA片上BRAM资源的辐照试验方法,包括:
初始化BRAM资源所有地址的存储初值;
在辐射源打开的情况下,读取BRAM资源预设地址的存储值;
将所述预设地址的存储值与对应的预设地址的存储初值按位进行比较,得到数值不同的位数;
在所述位数小于预设阈值的情况下,记录为存储资源翻转;
在所述位数大于预设阈值的情况下,记录为控制电路翻转。
结合第一方面,本申请实施例提供了第一方面的第一种可能的实施方式,其中,所述初始化BRAM资源所有地址的存储初值,包括:
将所述预设地址的BRAM资源的存储初值赋值为0x00,且将其他地址的BRAM资源的存储初值赋值为0xFF。
结合第一方面,本申请实施例提供了第一方面的第二种可能的实施方式,其中,所述初始化BRAM资源所有地址的存储初值,包括:
将所述预设地址的BRAM资源的存储初值赋值为0xFF,且将其他地址的BRAM资源的存储初值赋值为0x00。
结合第一方面,本申请实施例提供了第一方面的第三种可能的实施方式,其中,所述初始化BRAM资源所有地址的存储初值,包括:
使用通过原语例化了BRAM资源的配置码流,配置所述被测FPGA。
结合第一方面,本申请实施例提供了第一方面的第四种可能的实施方式,其中,所述初始化BRAM资源所有地址的存储初值,包括:
在被测FPGA配置完成后,写入BRAM资源的存储初值。
结合第一方面,本申请实施例提供了第一方面的第五种可能的实施方式,其中,所述预设阈值为1-7。
第二方面,本申请实施例还提供了一种针对FPGA片上BRAM资源的辐照试验系统,包括:
BRAM资源初始化模块,用于初始化BRAM资源所有地址的存储初值;
BRAM资源读取模块,用于在辐射源打开的情况下,读取BRAM资源预设地址的存储值;
数据比较模块,用于将所述预设地址的存储值与所述预设地址的存储初值按位进行比较,得到数值不同的位数;
结果判断模块,用于在所述位数小于预设阈值的情况下,记录为存储资源错误;在所述位数大于预设阈值的情况下,记录为控制电路错误。
第三方面,本申请实施例还提供了一种针对FPGA片上BRAM资源的辐照试验装置,包括:
控制处理芯片,用于执行如第一方面、第一方面第一种到第五种任一种可能的实施方式所述的辐照试验方法的步骤,且用于实现第二方面所述的系统;
被测FPGA,用于接受辐射源的照射。
结合第三方面,本申请实施例提供了第三方面的第一种可能的实施方式,其中,所述控制处理芯片与待测FPGA的BRAM使能、地址和数据管脚连接。
结合第三方面,本申请实施例提供了第三方面的第二种可能的实施方式,其中,所述控制处理芯片与待测FPGA的通用输入输出管脚连接。
本申请实施例提供的一种针对FPGA片上BRAM资源的辐照试验方法、系统及装置,在对BRAM资源进行辐照试验的过程中,有效的区分了存储资源和控制电路这两种类型的错误,使对BRAM资源进行辐照试验的试验结果更有针对性。提升了辐照试验测试的全面性和有效性,准确的评估FPGA片上BRAM资源的可靠性。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1示出了本申请实施例所提供的一种针对FPGA片上BRAM资源的辐照试验方法的流程图;
图2示出了本申请实施例所提供的一种针对FPGA片上BRAM资源的辐照试验系统的结构示意图;
图3示出了本申请实施例所提供的一种针对FPGA片上BRAM资源的辐照试验装置的结构示意图;
图4示出了本申请实施例所提供的另一种针对FPGA片上BRAM资源的辐照试验系统的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
为便于对本实施例进行理解,首先对本申请实施例所公开的一种针对FPGA片上BRAM资源的辐照试验方法进行详细介绍。
实施例一
本实施例可以用于任一种类型的FPGA中,具体的例如用于是静态随机存取存储器(Static Random-Access Memory,以下简称SRAM)型FPGA中。如图1所示,一种针对FPGA片上BRAM资源的辐照试验方法包括如下步骤:
S101初始化BRAM资源所有地址的存储初值。
本申请实施例在辐照试验的辐射源打开之前,需要首先初始化BRAM资源所有地址的存储初值。
以具体用于SRAM型FPGA中时为例,进行说明。由于在SRAM型FPGA上电之后,存储器中存储初值是随机数,因此SRAM型FPGA中BRAM资源中的存储初值也是随机数。在现有技术的辐照试验中,在辐射源打开之前,读取BRAM资源的存储初值,在辐射源打开的情况下,读取BRAM资源中的存储值,通过比较上述存储初值和存储值的不同,得到BRAM资源的错误数,从而评估BRAM资源对单粒子效应的敏感程度。由于BRAM资源包括存储资源和控制电路两个部分,上述现有技术不加区分的,将BRAM资源的错误统一当成存储资源的错误来进行统计。然而,如果控制电路部分受到了单粒子效应的影响,会造成读取的BRAM资源中的存储值不是BRAM资源中实际存储的数据,此时,通过比较存储初值和存储值的不同,无法得到BRAM资源的真实的错误数。想要区分究竟是存储资源和控制电路哪部分发生了单粒子翻转故障,在BRAM资源的存储初值为随机数的情况下是无法进行的。
因此,在试验开始之前,首先初始化BRAM资源所有地址的存储初值。
这里,所述初始化BRAM资源所有地址的存储初值,可以包括:
使用通过原语例化了BRAM资源的配置码流,配置所述被测FPGA。
具体的,在辐照试验开始之前,即打开辐射源之前,编写被测FPGA的配置程序,在被测FPGA的配置程序中,使用原语例化BRAM资源,在原语例化时,为BRAM资源例化存储初值,并使用上述配置程序生成被测FPGA的配置码流。之后,使用上述被测FPGA的配置码流,配置被测FPGA。
这里,所述初始化BRAM资源所有地址的存储初值,也可以包括:
在被测FPGA配置完成后,写入BRAM资源的存储初值。
具体的,在辐照试验开始之前,即打开辐射源之前,在被测FPGA配置完成后,通过待测FPGA的BRAM使能、地址和数据管脚,写入BRAM资源的存储初值。
这里,可以根据具体实施时的情况,设计BRAM资源的每一位存储初值应该写入什么值。具体的,例如本申请实施例用于SRAM型FPGA中的情况下,由于每个地址地BRAM资源包含8位二进制的存储位,因此可以将预设地址的BRAM资源的存储初值初始化为0xFF,将BRAM资源的其他每个地址的存储初值初始化为0x00,也就是说,可以将预设地址的BRAM资源的每一位存储初值初始化为1,将BRAM资源的其他每个地址的每一位存储初值初始化为0。或者反过来,将预设地址的BRAM资源的存储初值初始化为0x00,将BRAM资源的其他地址的存储初值全部初始化为0xFF,也就是说,可以将预设地址的BRAM资源的每一位存储初值初始化为0,将BRAM资源的其他每个地址的每一位存储初值初始化为1。
将预设地址的存储初值确定地设置为与其他地址的存储初值相反的值,使本申请实施例可以根据所述位数的大小,更加明确、简便地判断BRAM资源的控制电路是否由于单粒子效应发生错误,使判断BRAM资源的控制电路的单粒子效应更明确、更简便。
S102在辐射源打开的情况下,读取BRAM资源预设地址的存储值。
这里,所述预设地址可以为一个,也可以为多个。优选的,例如本申请实施例用于SRAM型FPGA中的情况下,为了简化实施过程,可以将预设地址设为一个固定的地址。
S103将所述预设地址的存储值与所述预设地址的存储初值按位进行比较,得到数值不同的位数。
这里,也可以通过比较得到相同的位数。
这里,存储值与存储初值的不同的位数,可以表征BRAM资源收到单粒子效应的影响,产生的单粒子翻转错误数。
这里,由于一个地址的存储值为8位二进制的存储位,因此将每一位的预设地址的存储值,与对应位的预设地址的存储初值进行比较,如果当前位的存储值与存储初值不同,例如,预设地址的存储值的第一位为0,而预设地址的存储初值的第一位为1,则记录1位不同。
依次按位比较预设地址的存储值与对应位的预设地址的存储初值,记录数值不同的位数。例如预设地址的存储值为10111101,而预设地址的存储初值的第一位为11111111,则不同的位数为2。
S104在所述位数小于预设阈值的情况下,记录为存储资源错误;在所述位数大于预设阈值的情况下,记录为控制电路错误。
单粒子效应的原理为一个粒子入射被测FPGA时,造成被测FPGA存储资源的翻转。由于一个粒子的能量有限,因此,当一个粒子入射被测FPGA时,理论上造成较多位数的存储值同时翻转的情况为小概率事件。并且在一次辐照试验的过程中,理论上多个粒子入射被测FPGA的同一位置的情况为小概率事件。然而当控制电路发生单粒子翻转时,例如BRAM资源的读写控制电路发生单粒子翻转时,由于读取地址或读取路径错误,读取的BRAM资源预设地址的存储值与BRAM资源预设地址的实际存储值完全不同,因此,在辐照试验时,会表现为较多位数的存储值同时翻转。
因此,在较少位数的存储值同时翻转,即存储值与存储初值数值不同的位数较少时,记录为被测FPGA的存储资源发生了翻转。在较多位数的存储值同时翻转,即存储值与存储初值数值不同的位数较多时,记录被测FPGA的控制电路发生了翻转。
这里,上述预设阈值为1-7。优选的,例如本申请实施例用于SRAM型FPGA中的情况下,上述预设阈值为2-4。预设阈值的确定可以通过当试验前计算和评估粒子能量进行。并且在BRAM资源预设地址的存储值与BRAM资源预设地址的存储初值的不同的位数大于预设阈值的情况下,关闭辐射源,试验结束。
优选的,例如本申请实施例用于SRAM型FPGA中的情况下,将预设阈值取值为3,可以达到最佳的区分存储资源翻转和控制电路翻转的作用。进一步的,在使用本实施例进行辐照试验,确定此时发生的单粒子效应是BRAM资源的存储资源翻转后,可以再进行静态单粒子翻转测试,获取BRAM存储资源翻转数,评估BRAM资源中存储资源对单粒子效应的可靠性。在使用本实施例进行辐照试验,确定此时发生的单粒子效应是控制电路翻转时,关闭辐射源,中断辐照试验,获取发生控制电路翻转时的注量率等数据,评估BRAM资源中控制电路对单粒子效应的可靠性。由于发生控制电路翻转之后进行静态单粒子翻转测试,BRAM存储资源翻转数没有参考意义,因此本申请预先进行了存储资源翻转和控制电路翻转的判断,在确定不发生控制电路翻转时,进行静态单粒子翻转测试获取BRAM存储资源翻转数。此时获取的BRAM存储资源翻转数更加准确,因此对存储资源对单粒子效应的可靠性的评估也更加准确。并且现有技术的辐照试验系统中,没有对BRAM资源中的控制电路进行评估,本申请对BRAM资源中的控制电路进行了评估,因此针对BRAM资源对单粒子效应的可靠性的评估更加全面。
这里,可以使用本申请实施例的方法,单独对FPGA片上BRAM资源进行测试。也可以将本申请实施例方法作为FPGA辐照试验中的一个测试模块,集成到其他FPGA辐照试验方法及系统中使用。
基于相同的技术构思,本申请实施例还提供一种针对FPGA片上BRAM资源的辐照试验系统及装置等,具体可参见以下实施例。
实施例二
如图2所示,本申请实施例二提供了一种针对FPGA片上BRAM资源的辐照试验系统200,包括:
BRAM资源初始化模块201,用于初始化BRAM资源所有地址的存储初值;
BRAM资源读取模块202,用于在辐射源打开的情况下,读取BRAM资源预设地址的存储值;
数据比较模块203,用于将所述预设地址的存储值与所述预设地址的存储初值按位进行比较,得到数值不同的位数;
结果判断模块204,用于在所述位数小于预设阈值的情况下,记录为存储资源错误;在所述位数大于预设阈值的情况下,记录为控制电路错误。
本申请实施例二提供的系统用于执行本申请实施例一的方法的步骤。
实施例三
如图3所示,本申请实施例三提供了一种针对FPGA片上BRAM资源的辐照试验装置300,包括控制处理芯片301和被测FPGA 302:
控制处理芯片301,用于执行实施例一所述的辐照试验方法的步骤,且用于实施例二所述的系统;
被测FPGA 302,用于接受辐射源的照射。
控制处理芯片301与待测FPGA 302的BRAM使能、地址和数据管脚连接。控制处理芯片301与待测FPGA 302的通用输入输出管脚连接。
实施例四
如图4所示,本申请实施例四提供了一种针对FPGA片上BRAM资源的辐照试验系统400,包括上位机401和测试板402:
上位机401放置于试验监控室,上位机401用于进行试验设置、试验过程控制和试验结果显示。
包括被测FPGA配置码流的生成、被测FPGA的上电配置等。
测试板402放置于辐照试验室。
测试板通常包括控制处理芯片、存储芯片、通信接口及被测FPGA。
被测FPGA位于试验区;控制处理芯片、存储芯片、通信接口位于控制区;存储芯片用于存储FPGA的配置码流和其他试验数据;被测FPGA与控制处理芯片相连;控制处理芯片分别与存储芯片、被测FPGA、通信接口相连;控制处理芯片通过通信接口与上位机相连通信,实现单粒子动态辐照试验系统下位机的主要功能。
单粒子动态辐照试验系统下位机,包括通信模块、过程控制模块、FPGA片上BRAM资源的辐照试验系统和结果处理模块;FPGA片上BRAM资源的辐照试验系统,包括了BRAM资源初始化模块、BRAM资源读取模块、数据比较模块和结果判断模块。
FPGA片上BRAM资源的辐照试验系统接收下位机的测试使能命令和测试停止命令;接到测试使能命令后,控制BRAM资源读取模块,数据比较模块,结果判断模块的使能开始试验;在辐照试验过程中,控制BRAM资源读取模块,数据比较模块,结果判断模块的使能顺序和使能时间;接到测试停止命令后,等待一次试验过程完全结束后,控制BRAM资源读取模块,数据比较模块,结果判断模块停止试验。
FPGA片上BRAM资源的辐照试验系统也可以通过接受上位机的测试使能命令和测试停止命令进行上述试验控制操作。
控制处理芯片与待测FPGA的BRAM使能、地址和数据管脚连接,在辐照试验过程中,不断读取BRAM资源的存储值,包括BRAM资源预设地址的存储值。在辐照试验时,预设地址可在BRAM资源的所有地址中任意选取,并且可以根据试验需求随时更换。只要在更换时,做好BRAM资源的存储初值的赋值即可。
数据比较模块,将所述BRAM资源预设地址的存储值与BRAM资源预设地址的存储初值进行比较,得到不同的位数。
结果判断模块,在所述位数小于预设阈值的情况下,记录为存储资源翻转;在所述位数大于预设阈值的情况下,记录为控制电路翻转。结果判断模块与下位机的结果处理模块相连,并通过下位机的结果处理模块将结果上传给上位机;这里,上述结果包括错误类型,也包括BRAM资源预设地址的BRAM资源预设地址的存储值与BRAM资源预设地址的存储初值不同的位数。
在使用本实施例所述装置进行辐照试验时,可以将FPGA片上BRAM资源的辐照试验系统作为控制处理芯片中的下位机的一个模块。通常情况下,使用一个完整的FPGA辐照试验系统对被测FPGA进行辐试验时,包括如下步骤:
开启辐射源,控制处理芯片在收到采样命令后,首先判断被测FPGA是否发生单粒子功能中断,如果没有发生单粒子功能中断,控制处理芯片进行静态单粒子翻转测试,上传CLB翻转数、BRAM存储资源翻转数、以及FF静态翻转数至上位机。用户根据上位机显示的FF静态翻转数确定是否需要进行触发器动态翻转测试。从而对FPGA的片上可编程资源和寄存器资源进行单粒子效应的评估。
本申请实施例提供的,FPGA片上BRAM资源的辐照试验系统可以作为控制处理芯片中的下位机的一个模块,用于执行本申请实施例提供的一种针对FPGA片上BRAM资源的辐照试验方法的步骤。
在使用本申请实施例提供的针对FPGA片上BRAM资源的辐照试验方法进行检测,确定是存储资源翻转后,再进行静态单粒子翻转测试,获取BRAM存储资源翻转数传至上位机。在确定是控制电路翻转时,关闭辐射源,中断辐射,获取发生控制电路翻转时的注量率等数据,评估BRAM控制电路对应单粒子效应的可靠性。由于进行了存储资源翻转和控制电路翻转的判断,可以确定,发生控制电路翻转之后进行静态单粒子翻转测试,BRAM存储资源翻转数没有参考意义,不发生控制电路翻转时,进行静态单粒子翻转测试获取的BRAM存储资源翻转数,才能用来评估BRAM资源对单粒子效应的可靠性。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
本发明未详细说明部分属本领域技术人员公知常识。
最后应说明的是:以上所述实施例,仅为本申请的具体实施方式,用以说明本申请的技术方案,而非对其限制,本申请的保护范围并不局限于此,尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化,或者对其中部分技术特征进行等同替换;而这些修改、变化或者替换,并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
Claims (7)
1.一种针对FPGA片上BRAM资源的辐照试验方法,其特征在于,包括:
初始化BRAM资源所有地址的存储初值,
所述初始化BRAM资源所有地址的存储初值包括:将预设地址的BRAM资源的存储初值赋值为全0,且将其他地址的BRAM资源的存储初值赋值为全1,
或者,将所述预设地址的BRAM资源的存储初值赋值为全1,且将其他地址的BRAM资源的存储初值赋值为全0;
在辐射源打开的情况下,读取BRAM资源预设地址的存储值;
将所述预设地址的存储值与对应的预设地址的存储初值按位进行比较,得到数值不同的位数;
在所述位数小于预设阈值的情况下,记录为存储资源翻转;
在所述位数大于预设阈值的情况下,记录为控制电路翻转;所述预设阈值为1-7。
2.根据权利要求1所述的方法,其特征在于,所述初始化BRAM资源所有地址的存储初值,包括:
使用通过原语例化了BRAM资源的配置码流,配置被测FPGA。
3.根据权利要求1所述的方法,其特征在于,所述初始化BRAM资源所有地址的存储初值,包括:
在被测FPGA配置完成后,写入BRAM资源的存储初值。
4.一种针对FPGA片上BRAM资源的辐照试验系统,其特征在于,包括:
BRAM资源初始化模块,用于初始化BRAM资源所有地址的存储初值,
所述初始化BRAM资源所有地址的存储初值包括:将预设地址的BRAM资源的存储初值赋值为全0,且将其他地址的BRAM资源的存储初值赋值为全1,
或者,将所述预设地址的BRAM资源的存储初值赋值为全1,且将其他地址的BRAM资源的存储初值赋值为全0;
BRAM资源读取模块,用于在辐射源打开的情况下,读取BRAM资源预设地址的存储值;
数据比较模块,用于将所述预设地址的存储值与所述预设地址的存储初值按位进行比较,得到数值不同的位数;
结果判断模块,用于在所述位数小于预设阈值的情况下,记录为存储资源错误;在所述位数大于预设阈值的情况下,记录为控制电路错误;所述预设阈值为1-7。
5.一种针对FPGA片上BRAM资源的辐照试验装置,其特征在于,包括:
控制处理芯片,用于执行如权利要求1-3任一项所述的辐照试验方法的步骤,还包括用于实现权利要求4所述的系统;
被测FPGA,用于接受辐射源的照射。
6.根据权利要求5所述的装置,其特征在于:
所述控制处理芯片与待测FPGA的BRAM使能、地址和数据管脚连接。
7.根据权利要求6所述的装置,其特征在于:
所述控制处理芯片与待测FPGA的通用输入输出管脚连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811420561.1A CN109545269B (zh) | 2018-11-26 | 2018-11-26 | 一种针对fpga片上bram资源的辐照试验方法、系统及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811420561.1A CN109545269B (zh) | 2018-11-26 | 2018-11-26 | 一种针对fpga片上bram资源的辐照试验方法、系统及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109545269A CN109545269A (zh) | 2019-03-29 |
CN109545269B true CN109545269B (zh) | 2020-08-25 |
Family
ID=65849802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811420561.1A Expired - Fee Related CN109545269B (zh) | 2018-11-26 | 2018-11-26 | 一种针对fpga片上bram资源的辐照试验方法、系统及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109545269B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102183723B (zh) * | 2010-12-31 | 2013-03-06 | 北京时代民芯科技有限公司 | 一种1553b接口电路单粒子效应检测装置 |
CN102332311B (zh) * | 2011-10-18 | 2013-10-02 | 中国航天科技集团公司第五研究院第五一〇研究所 | 一种基于fpga的nand flash器件单粒子效应测试方法 |
CN107393585B (zh) * | 2017-06-28 | 2018-05-18 | 西北核技术研究所 | 脉冲中子辐射条件下sram的中子单粒子翻转甄别方法 |
-
2018
- 2018-11-26 CN CN201811420561.1A patent/CN109545269B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN109545269A (zh) | 2019-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7409610B1 (en) | Total configuration memory cell validation built in self test (BIST) circuit | |
CN111433851A (zh) | 运算存储器架构 | |
JP2006344223A5 (zh) | ||
CN103854705A (zh) | 用于提供智能存储器架构的方法和系统 | |
Giordano et al. | Redundant-configuration scrubbing of SRAM-based FPGAs | |
CN104181421B (zh) | Fpga单粒子效应动态故障测试装置及方法 | |
JP2006269016A (ja) | Ram試験装置及び試験方法 | |
Hahanov | 12 Infrastructure Intellectual Property for SoC Simulation and Diagnosis Service | |
CN110347595B (zh) | 一种fpga内部资源甄别与定位方法及系统 | |
Monson et al. | Fault injection results of linux operating on an fpga embedded platform | |
CN109407655B (zh) | 一种调试芯片的方法及装置 | |
US6012157A (en) | System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information | |
CN109545269B (zh) | 一种针对fpga片上bram资源的辐照试验方法、系统及装置 | |
JP4317338B2 (ja) | 高機能化された後デコードを有するメモリテスタ | |
JP2006252267A (ja) | システム検証用回路 | |
JP2002203398A (ja) | 不良な列にあるアドレスでプログラミングするのに時間を消費することを回避する方法 | |
Nunes et al. | FIRED--Fault Injector for Reconfigurable Embedded Devices | |
Li | Testing and reliability of computing-in memories: solutions and challenges | |
Kruthika et al. | SRAM memory built in self-test using MARCH algorithm | |
CN111857866B (zh) | 一种多动态核的加载方法、装置和计算机可读存储介质 | |
US20170148528A1 (en) | Semiconductor device and semiconductor system including the same | |
CN114902059A (zh) | 调试状态机触发的扩展性能监控计数器 | |
Kumari et al. | FPGA implementation of memory design and testing | |
CN107679266A (zh) | 闪存电路的仿真方法及仿真装置 | |
US9513984B2 (en) | Hardware signal logging in embedded block random access memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200825 Termination date: 20211126 |