CN109524050A - 一种反熔丝存储器自检测和自修复方法 - Google Patents

一种反熔丝存储器自检测和自修复方法 Download PDF

Info

Publication number
CN109524050A
CN109524050A CN201811345443.9A CN201811345443A CN109524050A CN 109524050 A CN109524050 A CN 109524050A CN 201811345443 A CN201811345443 A CN 201811345443A CN 109524050 A CN109524050 A CN 109524050A
Authority
CN
China
Prior art keywords
self
address
programming
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811345443.9A
Other languages
English (en)
Inventor
孙轶君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 4 Research Institute
Original Assignee
CETC 4 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 4 Research Institute filed Critical CETC 4 Research Institute
Priority to CN201811345443.9A priority Critical patent/CN109524050A/zh
Publication of CN109524050A publication Critical patent/CN109524050A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • G11C29/4401Indication or identification of errors, e.g. for repair for self repair
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种反熔丝存储器自检测和自修复方法,所述反熔丝存储器设置冗余存储单元;编程器对当前地址写入数据,进行编程操作,并在编程结束后对编程的地址进行读操作,将读取的数据通过总线送至编程器;编程器将读取的数据发送给上位机,由上位机将读取的数据与写入的数据进行比较,并将比较结果发送给编程器,如果比较结果一致,则进行下一位地址的编程操作,如果比较结果不一致,则利用冗余存储单元替换产生该结果的地址单元。本发明使用冗余结构来提高存储器电路的可靠性,实现在同一芯片内部进行了自检测和自修复,提高了电路调节的灵活性,使电路的普适性提高,降低电路的维护及使用成本。

Description

一种反熔丝存储器自检测和自修复方法
技术领域
本发明涉及自动控制及电子应用领域,具体地说是一种反熔丝存储器自检测和自修复方法。
背景技术
当前存储器正在越来越大,晶圆在生产过程中,由于工艺复杂,工艺步骤多(300步左右),特别是存储器电路单元,无可避免的带来良品率损失问题,存储器容量越大,必然会有一定数量单元的损失,存储单元中一位地址的损坏,会造成整颗芯片的损失,降低了产品的成品率,存储器工艺上的良率损失无法避免,但从电路设计方法上,用冗余的存储单元替换掉损坏的地址单元,就可以挽救整颗芯片,因此存储器的修复技术成为存储器电路的关键技术。存储器的修复就是在存储器电路设计中增加冗余存储单元,一旦检测和定位出有缺陷的存储单元就将缺陷存储单元的地址映射到备用冗余存储单元的地址,检测出的故障单元地址将放弃不用,以避免舍弃整个芯片。由于存储器的内建自测试和自修复逻辑、冗余单元、重构逻辑和熔丝盒的面积仅占整体面积的5%或更少,所以在设计中加入对存储器内建自测试和内建自修复结构可以大大降低成本、提高成品率,并且对于存储器的应用领域也发挥了重大的作用。所以对存储器的内建自测试和内建自修复技术的研究具有重要的意义。
发明内容
针对现有技术的不足,本发明提供一种反熔丝存储器自检测和自修复方法,解决存储器电路的良率低的问题,提高成品率。
本发明为实现上述目的所采用的技术方案是:
一种反熔丝存储器自检测和自修复方法,所述反熔丝存储器设置冗余存储单元;该方法包括以下步骤:
步骤1:编程器对当前地址写入数据,进行编程操作,并在编程结束后对编程的地址进行读操作,将读取的数据通过总线送至编程器;
步骤2:编程器将读取的数据发送给上位机,由上位机将读取的数据与写入的数据进行比较,并将比较结果发送给编程器,如果比较结果一致,则进行下一位地址的编程操作,如果比较结果不一致,则利用冗余存储单元替换产生该结果的地址单元。
所述冗余存储单元与反熔丝存储器的比例为每64个byte单元增加1个byte的冗余单元。
所述在编程结束后对编程的地址进行读操作为:
在电路内部增加一个check信号,check信号在电路中进行读操作。
所述利用冗余存储单元替换产生该结果的地址单元为:
编程器产生一个INSTEAD信号给电路内部,电路内部识别此信号有效后,将对地址译码逻辑进行逻辑转换,将冗余单元地址替换为当前地址,并重新进行高压编程操作。
如果冗余单元出现校验后数据不一致的情况,则再次产生有效的INSTEAD信号,并更换冗余单元的地址。
所述编程器:
产生check信号给电路,并对电路进行读操作;
根据上位机的比较结果进行下一位地址的编程操作,或
产生INSTEAD信号给电路。
本发明具有以下有益效果及优点:
通过上述方案本发明通过自制编程器对反熔丝存储器进行的校验操作,首先,对反熔丝存储器的编程结果进行了复查,保证了编程的正确性;其次,如果个别存储单元无法正确烧录,可通过冗余单元对无法正确烧录的存储单元进行替换,实现在同一芯片内部进行了自检测和自修复。从而,提高了电路调节的灵活性,使电路的普适性提高,降低电路的维护及使用成本。
附图说明
图1是本发明的逻辑结构框图;
图2是反熔丝的方法流程图;
图3是本发明的工作原理图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
为使本发明的上述目的、特征和有点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但本发明能够以很多不同于在此描述的其他方式来实施,本领域技术人员可以在不违背发明内涵的情况下做类似改进,因此本发明不受下面公开的具体实施的限制。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。
如图1所示为本发明的逻辑结构框图。
反熔丝存储器自检测和自修复方法,设计存储器冗余单元,在原来的反熔丝存储单元发生故障时,可以利用冗余单元进行数据重建,包括:
步骤1:在所述电路中存储器设有额外冗余存储单元,每64个byte单元增加1个byte的冗余单元;
步骤2:在编程器中增加校验功能,即在编程结束后对编程的地址进行读操作,具体实现为在电路内部需要增加一个check信号,check信号在电路中进行读操作,并将数据通过总线送至编程器;
步骤3:编程器将读取的数据传送给上位机,由上位机将读取的数据与写入的数据进行比较;
步骤4:上位机将比较结果传送给编程器,如果比较结果正确,进行下一位地址的编程操作;如果比较结果不一致,利用冗余存储单元对其进行替换,具体实现为编程器产生一个INSTEAD信号给电路内部,电路内部将识别此信号有效后,将对地址译码逻辑进行逻辑转换,将冗余单元地址替换为当前地址,并重新进行高压编程操作;
步骤5:如出现冗余单元也出现编程失效,校验后数据不一致的情况,再次出现INSTEAD信号有效的情况时,将更换冗余单元的地址,避免出现编程器校验功能陷入死循环。
编程器,包括以下:
选择芯片型号和封装类型。软件通过ID检测等指令,可以得到编程器上安装的的适配器类型和芯片的型号,同用户选择的芯片型号和封装进行比对,确保型号和封装的一致性。
文件导入程序模块根据数据文件,生成芯片的编程配置信息,并生成地址对应数据的编程信息。
上位机将存储单元的编程信息发送给编程器,由编程器执行编程和检查。之后,编程器将结果信息反馈给上位机。
上位机对结果进行判断,如果编程错误,则终止编程,并将信息反馈到输出区;如果编程成功,上位机继续发送下一个地址的数据编程信息,直至最后地址数据编程成功。
对芯片做完备性检测,验证编程后,芯片没有出现其他错误。
编程结束,用户可以对编程后的芯片进行测试验证。
反熔丝存储器电路设计基于反熔丝PROM电路的设计基础,其工作原理和编程方式与反熔丝PROM电路相同,由于反熔丝工艺与国外对应工艺存在差别,研制出的电路样品与国外的反熔丝存储器编程器不能完全匹配。为了实现电路样品更好的编程效果,同时也是满足用户的使用需求,我们组织研发人员,自主开发了更适合国内工艺的反熔丝存储器编程器和配套编程软件。
从以往设计过的反熔丝存储器开始了自主编程器的开发。经过四次较大的优化改进,形成了目前比较成熟的反熔丝存储器编程器和配套编程软件。
在反熔丝的初态(关态)时,在两个导通层上加高压,当电压足够高时,就会使反熔丝介质层发生击穿现象。随着编程时间的增加,反熔丝介质层的击穿也变得越大,一个类似针孔现象发生,最后形成完美的导通,同时反熔丝的阻值变得很低,完成编程过程。
如图2所示为反熔丝的方法流程图。
流程包括:
1.将反熔丝存储器芯片连接到反熔丝存储器编程器上。
2.根据配套编程软件的指令信息,选择需要编程的反熔丝存储单元地址,输入编程数据。
3.编程器将向反熔丝存储单元加载编程脉冲。
4.测试通过反熔丝的电流大小,判断反熔丝是否被击穿。如果未被击穿,编程脉冲时间将增加;如果已经击穿,编程脉冲时间将增加到固定时间周期后停止。
5.编程脉冲停止后,在反熔丝上加载一个固定时间周期的冲击脉冲。
6.冲击脉冲停止后,校验脉冲加载到反熔丝上,来测定反熔丝是否被充分编程(也就是它的电阻是否足够低)。校验结果发回上位机。
7.判断存储器电路中是否有其它的反熔丝需要编程。如果有,流程将返回到循环的起始处,选择下一个要编程的反熔丝;如没有,整个流程结束。
电路是一次可编程的只读存储器电路,存储单元使用反熔丝构成,非晶硅反熔丝的最基本要素是利用非晶硅作为一种电介质将两个电极分开。在一般情况下,这种电介质可表现出GΩ级的阻抗,可有效地隔离电极。不过,在施加一个合适的编程电压和电流时,非晶硅的一个区域会形成一个连接电极的传导通道(<100Ω)。
电路主要由控制逻辑、地址译码、读出电路、编程电路、存储单元等组成。在电路使用前,通过编程器将所需的数据写入,永久固化在PROM电路里,使用时给PROM电路施加相应的电信号,相应的数据被读出,在进行编程操作时,一个byte即8个bit单元同时进行反熔丝高压编程,存储的数据和地址下载到反熔丝存储器编程器中,通过电路内部的地址译码、编程电路、对相应的存储单元完成编程。
配套编程软件安装于计算机中(上位机),同编程器之间的通讯通过RS232进行。软件读取地址数据文件后,生成编程用的信息数据;经过压缩形成指令帧,通过RS232传送到编程器;编程器接收到指令后经过解压缩还原成编程信息,执行相应的指令,并将结果返回给上位机;上位机对结果数据来进行分析处理。传输的数据加入了CRC校验,保证传输的准确性。
自主编程器的上位机软件的界面和操作方式与通用编程软件基本相同,这是为了方便用户使用。选择芯片型号和封装类型。软件通过ID检测等指令,可以得到编程器上安装的的适配器类型和芯片的型号,同用户选择的芯片型号和封装进行比对,确保型号和封装的一致性。
文件导入程序模块根据数据文件,生成芯片的编程配置信息,并生成地址对应数据的编程信息。上位机将存储单元的编程信息发送给编程器,由编程器执行编程和检查。之后,编程器将结果信息反馈给上位机。上位机对结果进行判断,如果编程错误,则终止编程,并将信息反馈到输出区;如果编程成功,上位机继续发送下一个地址的数据编程信息,直至最后地址数据编程成功。对芯片做完备性检测,验证编程后,芯片没有出现其他错误。编程结束,用户可以对编程后的芯片进行测试验证。
如图3所示为本发明的工作原理图。
在编程器中增加校验功能,即在编程结束后对编程的地址进行读操作,并与编程器中该地址对应的数据进行比较,如果不一致,可以利用冗余存储单元对其进行替换,读出进行比较的操作由编程器进行,在电路内部需要增加一个check信号,check信号在电路中进行读操作,并将数据通过总线送至编程器。在编程器中比较结果一致,编程结束;如比较结果不一致,编程器产生一个INSTEAD信号给电路内部,电路内部将识别此信号有效后,将对地址译码逻辑进行逻辑转换,将冗余单元地址替换为当前地址,并重新进行高压编程操作。
存储器冗余单元,在原来的反熔丝存储单元发生故障时,可以利用冗余单元进行数据重建。在存储单元电路设计时,每64个byte单元增加1个byte的冗余单元。
如出现冗余单元也出现编程失效,校验后数据不一致的情况,再次出现INSTEAD信号有效的情况时,将更换冗余单元的地址,避免出现编程器校验功能陷入死循环。
通过对编程器程序进行更改,并对增加的信号进行校验,上机操作通过了验证。
内部电路设计用Verilog语言实现校验和替换冗余单元地址的功能,具体为编程器发出的check信号在电路中进行读操作,并将数据通过总线送至编程器;INSTEAD信号有效的时候,将冗余单元的地址替代当前地址。

Claims (6)

1.一种反熔丝存储器自检测和自修复方法,其特征在于:所述反熔丝存储器设置冗余存储单元;该方法包括以下步骤:
步骤1:编程器对当前地址写入数据,进行编程操作,并在编程结束后对编程的地址进行读操作,将读取的数据通过总线送至编程器;
步骤2:编程器将读取的数据发送给上位机,由上位机将读取的数据与写入的数据进行比较,并将比较结果发送给编程器,如果比较结果一致,则进行下一位地址的编程操作,如果比较结果不一致,则利用冗余存储单元替换产生该结果的地址单元。
2.根据权利要求1所述的反熔丝存储器自检测和自修复方法,其特征在于:所述冗余存储单元与反熔丝存储器的比例为每64个byte单元增加1个byte的冗余单元。
3.根据权利要求1所述的反熔丝存储器自检测和自修复方法,其特征在于:所述在编程结束后对编程的地址进行读操作为:
在电路内部增加一个check信号,check信号在电路中进行读操作。
4.根据权利要求1所述的反熔丝存储器自检测和自修复方法,其特征在于:所述利用冗余存储单元替换产生该结果的地址单元为:
编程器产生一个INSTEAD信号给电路内部,电路内部识别此信号有效后,将对地址译码逻辑进行逻辑转换,将冗余单元地址替换为当前地址,并重新进行高压编程操作。
5.根据权利要求1所述的反熔丝存储器自检测和自修复方法,其特征在于:如果冗余单元出现校验后数据不一致的情况,则再次产生有效的INSTEAD信号,并更换冗余单元的地址。
6.根据权利要求1所述的反熔丝存储器自检测和自修复方法,其特征在于:所述编程器:
产生check信号给电路,并对电路进行读操作;
根据上位机的比较结果进行下一位地址的编程操作,或
产生INSTEAD信号给电路。
CN201811345443.9A 2018-11-13 2018-11-13 一种反熔丝存储器自检测和自修复方法 Pending CN109524050A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811345443.9A CN109524050A (zh) 2018-11-13 2018-11-13 一种反熔丝存储器自检测和自修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811345443.9A CN109524050A (zh) 2018-11-13 2018-11-13 一种反熔丝存储器自检测和自修复方法

Publications (1)

Publication Number Publication Date
CN109524050A true CN109524050A (zh) 2019-03-26

Family

ID=65776444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811345443.9A Pending CN109524050A (zh) 2018-11-13 2018-11-13 一种反熔丝存储器自检测和自修复方法

Country Status (1)

Country Link
CN (1) CN109524050A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192619A (zh) * 2019-12-25 2020-05-22 北京时代民芯科技有限公司 一种基于栅氧击穿型反熔丝存储阵列的编程系统及方法
CN113948145A (zh) * 2020-07-17 2022-01-18 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质
CN114999555A (zh) * 2021-03-01 2022-09-02 长鑫存储技术有限公司 熔丝故障修复电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469381A (zh) * 2002-07-03 2004-01-21 �����ɷ� 存储元件及自动修复此存储元件中的缺陷存储单元的方法及存取此存储元件的方法
CN101189683A (zh) * 2005-06-22 2008-05-28 桑迪士克3D公司 用于编程存储器阵列的方法和设备
CN104733048A (zh) * 2013-12-23 2015-06-24 深圳市国微电子有限公司 一种提高大容量反熔丝存储器成品率的方法
CN105679367A (zh) * 2016-01-14 2016-06-15 中国电子科技集团公司第五十八研究所 一种适用于mtm反熔丝prom的编程器
US20170125121A1 (en) * 2015-02-25 2017-05-04 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469381A (zh) * 2002-07-03 2004-01-21 �����ɷ� 存储元件及自动修复此存储元件中的缺陷存储单元的方法及存取此存储元件的方法
CN101189683A (zh) * 2005-06-22 2008-05-28 桑迪士克3D公司 用于编程存储器阵列的方法和设备
CN104733048A (zh) * 2013-12-23 2015-06-24 深圳市国微电子有限公司 一种提高大容量反熔丝存储器成品率的方法
US20170125121A1 (en) * 2015-02-25 2017-05-04 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
CN105679367A (zh) * 2016-01-14 2016-06-15 中国电子科技集团公司第五十八研究所 一种适用于mtm反熔丝prom的编程器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192619A (zh) * 2019-12-25 2020-05-22 北京时代民芯科技有限公司 一种基于栅氧击穿型反熔丝存储阵列的编程系统及方法
CN113948145A (zh) * 2020-07-17 2022-01-18 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质
US11862269B2 (en) 2020-07-17 2024-01-02 Changxin Memory Technologies, Inc. Testing method for packaged chip, testing system for packaged chip, computer device and storage medium
CN113948145B (zh) * 2020-07-17 2024-05-14 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质
CN114999555A (zh) * 2021-03-01 2022-09-02 长鑫存储技术有限公司 熔丝故障修复电路
CN114999555B (zh) * 2021-03-01 2024-05-03 长鑫存储技术有限公司 熔丝故障修复电路

Similar Documents

Publication Publication Date Title
CN109524050A (zh) 一种反熔丝存储器自检测和自修复方法
US11119857B2 (en) Substitute redundant memory
CN104484214B (zh) 一种sram型fpga的配置、刷新与程序上注一体化系统
CN104464819B (zh) 自修复器件
CN111312321A (zh) 一种存储器装置及其故障修复方法
US7895028B2 (en) Structure for increasing fuse programming yield
TW561490B (en) Methods and apparatus for storing memory test information
US7251756B2 (en) Method and apparatus for increasing fuse programming yield through preferred use of duplicate data
CN109858195A (zh) 一种sram型fpga上必要位单粒子翻转故障的在线仿真系统
CN105203908B (zh) 基于bist的3d sram中tsv开路测试方法
CN105760250A (zh) 一种具有码流纠检错功能的单粒子加固fpga配置电路
CN109801665B (zh) Sram自测试系统、架构及方法、存储介质
WO2014047225A1 (en) Substitute redundant memory
US20120230136A1 (en) Selectable repair pass masking
CN107562437A (zh) 一种基于MicroBlaze软核的FPGA在线升级的系统及方法
US20090251978A1 (en) Integration of lbist into array bisr flow
CN108062267A (zh) 一种可配置寄存器文件自测试方法及生成装置
CN102339649A (zh) 集成电路嵌入式存储器的修复系统、装置及方法
CN114661655A (zh) 一种星载测控数传一体机fpga程序在轨重构系统及方法
CN102043636B (zh) 现场可编程门阵列位文件下载的方法及装置
CN103310849B (zh) 测试电路、存储器系统以及存储器系统的测试方法
US9172371B2 (en) Majority dominant power scheme for repeated structures and structures thereof
CN104733048B (zh) 一种提高大容量反熔丝存储器成品率的方法
CN106205726B (zh) Eeprom存储器的快速测试技术
US20150070048A1 (en) Verifying partial good voltage island structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190326