CN109521950B - 存储设备、其操作方法及包括存储设备的存储系统 - Google Patents

存储设备、其操作方法及包括存储设备的存储系统 Download PDF

Info

Publication number
CN109521950B
CN109521950B CN201811070959.7A CN201811070959A CN109521950B CN 109521950 B CN109521950 B CN 109521950B CN 201811070959 A CN201811070959 A CN 201811070959A CN 109521950 B CN109521950 B CN 109521950B
Authority
CN
China
Prior art keywords
nonvolatile memory
erase
memory
banks
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811070959.7A
Other languages
English (en)
Other versions
CN109521950A (zh
Inventor
金丙瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109521950A publication Critical patent/CN109521950A/zh
Application granted granted Critical
Publication of CN109521950B publication Critical patent/CN109521950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1456—Hardware arrangements for backup
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储设备包括：第一非易失性存储器，包括具有多个第一地址的多个第一存储体；第二非易失性存储器，包括多个第二存储体，多个第二存储体具有根据不同的指派策略指派给多个第二存储体的多个第二地址；以及控制器。多个第二地址对应于多个第一地址。第二非易失性存储器对存储在第一地址中的数据项目进行镜像以将经镜像的数据项目存储在第二地址中。控制器被配置为从主机接收命令以控制第一非易失性存储器和第二非易失性存储器。控制器将从主机接收的读取命令同时提供给第一非易失性存储器和第二非易失性存储器，并基于读取命令，向主机输出从第一非易失性存储器提供的数据和从第二非易失性存储器提供的数据中的较早的数据。

Description

存储设备、其操作方法及包括存储设备的存储系统
相关申请的交叉引用
本申请要求于2017年9月20日在韩国知识产权局递交的韩国专利申请No.10-2017-0121184的优先权，其全部公开内容通过引用合并于此。
技术领域
本发明构思的示例性实施例涉及存储设备、其操作方法及包括存储设备的存储系统。
背景技术
半导体存储设备通常划分为易失性存储设备和非易失性存储设备，易失性存储设备在电力中断时无法保留所存储的信息，非易失性存储设备即使电力中断也保留所存储的信息。NAND闪速存储设备被广泛用作非易失性存储设备。
可以响应于对应的命令，对NAND闪速存储设备的存储体执行读取、编程或擦除操作。操作的延迟时间由操作的执行时间与直到在相同的存储体中的先前操作已完成的等待时间之和来表示。然而，操作的延迟时间可以不利地影响用户对存储设备的性能的感知。因此，希望降低对读取、编程和擦除命令进行响应的延迟。
发明内容
本发明构思的至少一个实施例提供了一种存储设备，包括各自存储有镜像数据的非易失性存储设备。
本发明构思的至少一个实施例还提供了一种用于操作存储设备的方法，该存储设备包括各自存储有镜像数据的非易失性存储设备。
本发明构思的至少一个实施例还提供了一种存储系统，包括各自存储有镜像数据的存储设备。
根据本发明构思的示例性实施例，存储设备包括第一非易失性存储器，第一非易失性存储器包括多个第一存储体，多个第一存储体具有根据第一指派策略指派给多个第一存储体的多个第一地址；第二非易失性存储器，第二非易失性存储器包括多个第二存储体，多个第二存储体具有根据与第一指派策略不同的第二指派策略指派给多个第二存储体的多个第二地址，其中，多个第二地址对应于多个第一地址，并且其中，第二非易失性存储器对存储在第一地址中的数据项目进行镜像以将经镜像的数据项目存储在第二地址中；以及控制器，被配置为从主机接收命令以控制第一非易失性存储器和第二非易失性存储器，其中，控制器将从主机接收的读取命令同时提供给第一非易失性存储器和第二非易失性存储器，并基于读取命令，向主机输出从第一非易失性存储器提供的数据和从第二非易失性存储器提供的数据中的较早的数据。
根据本发明构思的示例性实施例，存储系统包括第一存储设备，该第一存储设备包括多个第一非易失性存储器，多个第一非易失性存储器具有根据第一指派策略指派给多个第一非易失性存储器的多个第一地址；第二存储设备，该第二存储设备包括多个第二非易失性存储器，多个第二非易失性存储器具有根据与第一指派策略不同的第二指派策略指派给多个第二非易失性存储器的多个第二地址，其中，多个第二地址对应于多个第一地址，并且其中，第二存储设备对存储在第一地址中的数据项目进行镜像以将经镜像的数据项目存储在第二地址中；以及主机，被配置为控制第一存储设备和第二存储设备，其中，主机同时向第一存储设备和第二存储设备下发读取请求，并输出从第一存储设备提供的数据和从第二存储设备提供的数据中的较早的数据。
根据本发明构思的示例性实施例，提供了一种用于操作存储设备的方法，该存储设备包括第一非易失性存储器，第一非易失性存储器包括多个第一存储体，多个第一存储体具有根据第一指派策略指派给多个第一存储体的多个第一地址；以及第二非易失性存储器，第二非易失性存储器包括多个第二存储体，多个第二存储体具有根据与第一指派策略不同的第二指派策略指派给多个第二存储体的多个第二地址，其中，多个第二地址对应于多个第一地址，并且其中，第二非易失性存储器对存储在第一地址中的数据项目进行镜像以将经镜像的数据项目存储在第二地址中，该方法包括：主机向存储设备下发读取请求；存储设备的控制器基于读取请求，将读取命令同时应用于第一非易失性存储器和第二非易失性存储器；以及控制器基于读取命令向主机输出从第一非易失性存储器提供的数据和从第二非易失性存储器提供的数据中的较早的数据。
根据本发明构思的示例性实施例，存储设备包括：第一非易失性存储器，第一非易失性存储器包括具有多个第一地址的M行第一存储体，每一行第一存储体具有N个第一存储体；第二非易失性存储器，第二非易失性存储器包括具有多个第二地址的M行第二存储体，每一行第二存储体具有N个第二存储体；以及控制器。多个第二地址对应于多个第一地址。第二非易失性存储器对存储在第一地址中的数据项目进行镜像以将经镜像的数据项目存储在第二地址中。控制器被配置为将从主机接收的读取命令同时提供给第一非易失性存储器和第二非易失性存储器，并基于读取命令，向主机输出从第一非易失性存储器提供的数据和从第二非易失性存储器提供的数据中的较早的数据。控制器将属于给定行的第一存储体的第一地址移位M mod N个存储体以确定对应的具有第二地址的第二存储体。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思将变得更显而易见，在附图中：
图1是用于示出根据本发明构思的示例性实施例的存储设备的框图；
图2是用于示出根据本发明构思的示例性实施例的图1中所示出的存储设备的框图；
图3是用于示出根据本发明构思的示例性实施例的图1的控制器的框图；
图4A是用于概念性地示出指派给包括在第一非易失性存储器中的多个第一存储体的地址的示图；
图4B是用于概念性地示出指派给包括在第二非易失性存储器中的多个第二存储体的地址的示图；
图5是示出了根据本发明构思的示例性实施例的存储设备的操作的流程图；
图6是用于概念性地示出根据本发明构思的示例性实施例的当将数据读取请求提供给第一非易失性存储器和第二非易失性存储器时控制器的操作的示图；
图7A是用于概念性地示出响应于数据读取请求来访问第一非易失性存储器的地址和存储体的示图；
图7B是用于概念性地示出根据本发明构思的示例性实施例的响应于数据读取请求来访问第二非易失性存储器的地址和存储体的示图；
图8是用于示出根据本发明构思的示例性实施例的存储设备的操作的时序图；
图9是示出了根据本发明构思的示例性实施例的存储设备的操作的流程图；
图10A和图10B是用于示出根据本发明构思的示例性实施例的第一非易失性存储器和第二非易失性存储器之间的进程间通信(IPC)的示图；
图11是用于示出根据本发明构思的示例性实施例的第一非易失性存储器和第二非易失性存储器的操作时间同步的框图；
图12A和图12B是用于示出根据本发明构思的示例性实施例的第一非易失性存储器和第二非易失性存储器之间的操作时间同步的表格；
图13是用于示出根据本发明构思的示例性实施例的第一非易失性存储器和第二非易失性存储器的擦除/编程操作的流程图；以及
图14是用于示出根据本发明构思的示例性实施例的存储系统的框图。
具体实施方式
在下文中，将参考图1至图14描述根据本发明构思的示例性实施例的存储设备和包括该存储设备的存储系统。
图1是用于示出根据本发明构思的示例性实施例的存储设备的框图。图2是图1中所示出的存储设备的更详细的框图。
参考图1和图2，根据本发明构思的示例性实施例的存储设备100包括控制器110、第一非易失性存储器120_1和第二非易失性存储器120_2。
存储设备100可以连接到主机。存储设备100可以从主机接收读取命令READ、编程命令PROGRAM和擦除命令ERASE，并且可以执行与每个命令相关联的操作。
存储设备100可以是例如由第一非易失性存储器120_1和第二非易失性存储器120_2组成的固态驱动器(SSD)。
备选地，存储设备100可以是但不限于诸如以下各项的存储卡：PC卡或个人计算机存储卡国际协会(PCMCTA)卡、紧凑型闪速(CF)卡、智能媒体(SM)卡或SMC、记忆棒、多媒体卡(MMC、RS-MMC或微MMC)、SD卡(SD、迷你SD、微SD或SDHC)以及通用闪速存储设备(UFS)。
控制器110(例如，控制电路)可以控制第一非易失性存储器120_1和第二非易失性存储器120_2的操作。控制器110可以基于从主机接收的命令来控制第一非易失性存储器120_1和第二非易失性存储器120_2。将如下所述，第一非易失性存储器120_1和第二非易失性存储器120_2彼此镜像。因此，控制器110可以将从主机接收的命令均等地提供给第一非易失性存储器120_1和第二非易失性存储器120_2。
图3是示出了根据本发明构思的示例性实施例的图1的控制器的框图。
参考图3，控制器110包括命令队列111、命令解码器112和地址指派映射113。
命令队列111可以临时存储控制器110从主机接收的命令以及命令要访问的第一非易失性存储器120_1和第二非易失性存储器120_2的地址。因此，命令队列111可以包括存储元件(例如，存储设备、寄存器、缓冲器等)。命令队列111可以将存储的命令和地址提供给命令解码器112。
命令解码器112可以对从命令队列111接收的命令和地址进行解码。命令解码器112可以将解码的命令和地址提供给地址指派映射113。在实施例中，命令解码器112由解码器电路实现。
主机可以向控制器110提供用于访问第一非易失性存储器120_1和第二非易失性存储器120_2的逻辑地址。逻辑地址可以包括例如逻辑页编号(LPN)。
在实施例中，控制器110将从主机接收的逻辑地址转换为用于访问第一存储器单元130和第二存储器单元140的实际的物理地址。物理地址可以包括例如物理页编号(PPN)。
在实施例中，命令解码器112通过使用地址指派映射113来将从主机接收的逻辑地址转换为物理地址，并且将转换的物理地址提供给第一非易失性存储器120_1和第二非易失性存储器120_2。命令解码器112可以另外向与转换的物理地址相对应的非易失性存储器120_1和120_2提供命令(COM)。
地址指派映射113包括第一映射114和第二映射115，第一映射114和第二映射115用于将从主机接收的逻辑地址转换为物理地址。
在第一映射114中，可以例如以表格的形式定义第一非易失性存储器120_1的物理地址与逻辑地址之间的关系。同样地，在第二映射115中，可以以表格的形式定义第二非易失性存储器120_2的物理地址与逻辑地址之间的关系。
命令解码器112将从主机接收的第一地址Addr1提供给地址指派映射113。如上所述，第一地址Addr1可以包括用于访问第一非易失性存储器120_1和第二非易失性存储器120_2的一个或多个逻辑地址。
地址指派映射113使用第一映射114将第一地址Addr1转换为第二地址Addr2。第二地址Addr2可以包括用于访问第一非易失性存储器120_1的一个或多个物理地址。类似地，地址指派映射113使用第二映射115将第一地址Addr1转换为第三地址Addr3。第三地址Addr3可以是用于访问第二非易失性存储器120_2的一个或多个物理地址。
命令解码器112可以将从地址指派映射113接收的第二地址Addr2和第三地址Addr3分别提供给第一非易失性存储器120_1和第二非易失性存储器120_2。
综上所述，控制器110可以将从主机接收的数据访问请求中包括的第一地址Addr1转换为用于访问第一非易失性存储器120_1的第二地址Addr2，可以将第一地址Addr1转换为用于访问第二非易失性存储器120_2的第三地址Addr3。在实施例中，两个映射114和115被单个映射替代，单个映射包括可通过第一地址Addr1编写索引的条目，其中每个条目包括对应的第二地址Addr2和第三地址Addr3。
控制器110可以将从主机接收的数据访问请求同时提供给第一非易失性存储器120_1和第二非易失性存储器120_2。例如，如果主机下发针对第一地址Addr1的数据读取命令，则控制器110将针对第二地址Addr2的读取命令提供给第一非易失性存储器120_1，并且将针对第三地址Addr3的读取命令提供给第二非易失性存储器120_2。控制器110可以将读取命令同时提供给第一非易失性存储器120_1和第二非易失性存储器120_2，并且可以返回来自第一非易失性存储器120_1的读取数据或者来自第二非易失性存储器120_2的读取数据(以较早完成的为准)。
再次参考图2，第一非易失性存储器120_1包括第一NVM控制器125_1(例如，存储器控制器或控制电路)和第一存储器单元130。第一NVM控制器125_1可以基于从控制器110接收的命令来控制第一存储器单元130的操作。第一NVM控制器125_1连接到第一总线135_1。
第一存储器单元130可以包括但不限于NAND闪速存储器单元。也就是说，第一存储器单元130可以包括能够在半导体设备上存储数据的非暂时性存储器单元，并且可以采用任何存储器单元，只要它可能由于对相同的存储体的读取、编程和擦除操作的相互干扰而导致延迟。
在下面的描述中，第一存储器单元130被描述为包括NAND闪速存储器单元。尽管未在图2中明确示出，但是第一存储器单元130可以是但不限于由多个NAND闪速存储器芯片(即，封装成单个封装的集成存储器芯片)组成。第一存储器单元130可以包括单个NAND闪速存储器芯片。
当第一存储器单元130包括NAND闪速存储器单元时，第一存储器单元130可以包括单级单元(SLC)。SLC针对每个存储器单元存储一比特的信息。尽管与多级单元(MLC)或三级单元(TLC)相比，SLC针对每个存储器单元具有更小的容量，但是与MLC和TLC相比，SLC可以具有用于访问数据所需的更低的延迟。应理解的是，第一存储器单元130不限于SLC。
第一非易失性存储器120_1包括多个存储体130_1、130_2、……、130_n。多个存储体130_1至130_n中的每个存储体是地址单元，控制器110使用该地址单元执行读取、编程或擦除操作。
第二非易失性存储器120_2包括第二NVM控制器125_2和第二存储器单元140。第二NVM控制器125_2可以基于从控制器110接收的命令来控制第二存储器单元140的操作。第二NVM控制器125_2连接到第二总线135_2。
第二存储器单元140可以具有与第一存储器单元130相同的配置。因此，第二存储器单元140可以包括能够在半导体设备上存储数据的非暂时性存储器单元，例如NAND闪速存储器单元。同样地，第二存储器单元140不限于NAND闪速存储器单元，并且可以包括任何存储设备，只要它可能由于对相同的存储体的读取、编程和擦除操作的相互干扰而导致延迟。
在下面的描述中，为了便于讨论，第二存储器单元140将被描述为类似于第一存储器单元130的NAND闪速存储器单元。
在实施例中，第一存储器单元130和第二存储器单元140彼此镜像。因此，第一存储器单元130和第二存储器单元140存储相同的数据。控制器110可以根据从主机提供的命令和地址，访问第一存储器单元130和第二存储器单元140上的存储有相同的数据的区域，并且可以针对第一存储器单元130和第二存储器单元140执行相同的命令。在实施例中，存储在第一存储器单元130中的第一位置中的数据的第一部分存储在第二存储器单元140中的与第一位置不同的第二位置中，并且数据的第二部分存储在第一存储器单元130和第二存储器单元140中的相同的第三位置中。
图4A是用于概念性地示出指派给包括在第一非易失性存储器中的多个第一存储体的地址的示图。图4B是用于概念性地示出指派给包括在第二非易失性存储器中的多个第二存储体的地址的示图。
首先，参考图4A，第一非易失性存储器120_1包括多个存储体130_0、130_1、130_2和130_3。尽管为了便于说明，第一非易失性存储器120_1被示出为包括第零存储体130_0至第三存储体130_3这四个存储体，但是应理解的是，这仅仅是说明性的。例如，第一非易失性存储器120_1可以包括少于四个的存储体或多于四个的存储体。
另外，第一非易失性存储器120_1可以被划分为多个行R1_0、R1_1、R1_2、R1_3、R1_4。多个存储体130_0、130_1、130_2和130_3中的每一个可以包括逻辑地址0至19中的相应的逻辑地址，其中每一个逻辑地址被指派给多个行R1_0至R1_4中的一行。
例如，地址0、4、8、12和16包括在第一非易失性存储器120_1的第零存储体130_0中。地址1、5、9、13和17包括在第一存储体130_1中。地址2、6、10、14和18包括在第二存储体130_2中。地址3、7、11、15和19包括在第三存储体130_3中。以这种方式，第一非易失性存储器120_1的逻辑地址可以顺序地指派给多个存储体130_0至130_3。
在指派给多个存储体130_0至130_3的逻辑地址之中，地址4可以由例如第一行第零存储体(BANK0、#1)的物理地址来表示。在另一示例中，地址11可以由第二行第三存储体(BANK3、#2)的物理地址来表示。
如上所述，第一非易失性存储器120_1逐个存储体地执行读取、编程和擦除命令。如果从主机接收到针对地址0和4的读取命令，则第一非易失性存储器120_1不能立即对其进行处理。也就是说，第一非易失性存储器120_1必须在两个数据周期期间读取第零存储体130_0中的数据，然后将数据提供给主机。这就是所谓的存储体冲突。例如，第一非易失性存储器120_1在第一数据周期期间读取与第零存储体130_0中的地址0相关联的数据，并且在已完成与地址0相关联的读取之后，在第二数据周期期间读取与第零存储体130_0中的地址4相关联的数据。
相反，让我们假设在第一非易失性存储器120_1中从主机接收到针对存储在地址0和地址1中的数据的读取命令。由于地址0被指派给第零存储体130_0并且地址1被指派给第一存储体130_1，所以第一非易失性存储器120_1可以在单个数据周期中读取存储在地址0和地址1中的数据并将数据提供给主机。
在通常的NAND闪速存储设备中，已知存储器单元逐页地处理读取请求和编程请求。因此，如本文所述，在第一非易失性存储器120_1和第二非易失性存储器120_2中逐个存储体地处理读取请求可以被解释为逐页地处理读取请求。应理解的是，这仅仅是说明性的，并且包括在第一非易失性存储器120_1和第二非易失性存储器120_2中的多个存储体可以指代多个页。
参考图4B，第二非易失性存储器120_2具有与第一非易失性存储器120_1的配置类似的配置。应理解的是，第二非易失性存储器120_2对存储在第一非易失性存储器120_1中的数据进行镜像和存储。
具体地，第二非易失性存储器120_2包括的存储体的数量与第一非易失性存储器120_1包括的存储体的数量相同，并且第二非易失性存储器120_2包括的指派给存储体的逻辑地址的数量与第一非易失性存储器120_1包括的指派给存储体的逻辑地址的数量相同。然而，用于将逻辑地址指派给相同存储体的指派策略是不同的。例如，当将不同的指派策略用于不同的非易失性存储器时，应用于两个非易失性存储器的给定读取请求可以在非易失性存储器中的一个中导致更少的存储体冲突。
尽管为了便于说明，在图4B中，第二非易失性存储器120_2被示出为包括第零存储体140_0至第三存储体140_3这四个存储体，但是应理解的是，这仅仅是说明性的。例如，第二非易失性存储器120_2可以包括少于四个的存储体或多于四个的存储体。
第二非易失性存储器120_2被划分为多个行R2_0至R2_4。多个存储体140_0、140_1、140_2和140_3中的每一个可以包括逻辑地址0至19中的相应的逻辑地址，其中每一个逻辑地址被指派给多个行R2_0至R2_4中的一行。
例如，地址0、7、10、13和16包括在第二非易失性存储器120_2的第零存储体140_0中。地址1、4、11、14和17包括在第一存储体140_1中。地址2、5、8、15和18包括在第二存储体140_2中。地址3、6、9、12和19包括在第三存储体140_3中。
在指派给多个存储体140_0至140_3的逻辑地址之中，地址4可以由例如第一行第一存储体(BANK1、#1)的物理地址来表示。又例如，地址12可以由第三行第三存储体(BANK3、#3)的物理地址来表示。
与第一非易失性存储器120_1的指派给多个存储体130_0至130_3的逻辑地址相比，第二非易失性存储器120_2的指派给多个存储体140_0至140_3的逻辑地址已经被移位了几个存储体。
具体地，第二非易失性存储器120_2的第零行R2_0中的地址0至3被顺序地指派给第零行R2_0中的第零存储体140_0至第三存储体140_3。第一行R2_1中的地址4至7被移位了一个存储体以指派给第一行R2_1中的第零存储体140_0至第三存储体140_3。第二行R2_2中的地址8至11被移位了两个存储体以指派给第二行R2_2中的第零存储体140_0至第三存储体140_3。第三行R2_3中的地址12至15被移位了三个存储体以指派给第三行R2_3中的第零存储体140_0至第三存储体140_3。概括地说，当非易失性存储器包括n个存储体时，属于第m行的地址被移位m mod n个存储体以进行指派，其中mod是取模运算。
这样，包括在第二非易失性存储器120_2中的地址可以以与将第一非易失性存储器120_1的地址指派给多个存储体130_1至130_3的方式不同的方式指派给多个存储体140_1至140_3。
尽管以上已经参考图4B描述了包括在第二非易失性存储器120_2中的地址的存储体指派策略，但本公开不限于此。可以根据不同的策略将包括在第二非易失性存储器120_2中的地址指派给多个存储体140_0至140_3，只要其具有顺序性即可。
第一非易失性存储器120_1和第二非易失性存储器120_2具有不同的地址指派策略，这与根据本发明构思的示例性实施例的用于操作存储设备的方法有关。将参考图5至图7B更详细地描述存储设备的操作。
图5是示出了根据本发明构思的示例性实施例的存储设备的操作的流程图。图6是用于概念性地示出根据本发明构思的示例性实施例的当将数据读取请求提供给第一非易失性存储器和第二非易失性存储器时控制器的操作的示图。图7A是用于概念性地示出响应于数据读取请求来访问第一非易失性存储器的地址和存储体的示图。图7B是用于概念性地示出根据本发明构思的示例性实施例的响应于数据读取请求来访问第二非易失性存储器的地址和存储体的示图。
参考图5，根据本发明构思的示例性实施例的存储设备100同时向第一非易失性存储器120_1和第二非易失性存储器120_2发送读取请求(步骤S110)。然后，将较早从第一非易失性存储器120_1接收的数据提供给主机(步骤S120)，而忽略较迟从第二非易失性存储器120_2接收的数据(步骤S130)。
通常，数据镜像用于数据备份的目的。在根据本发明构思的示例性实施例的存储设备中，通过同时向第一非易失性存储器120_1和与第一非易失性存储器120_1镜像的第二非易失性存储器120_2提供读取命令(步骤S110)，可以改善由于读取请求引起的延迟。在实施例中，控制器110不向主机提供被忽略的数据。如果取而代之地较早从第二非易失性存储器120_2接收到数据，则可以将该数据提供给主机，而忽略较迟从第一非易失性存储器120_1接收的数据。
参考图6，示出了当控制器110从主机接收到针对逻辑地址0、4、8、12和16的读取命令时，命令解码器112和地址指派映射113的操作。
命令解码器112将包括地址0、4、8、12和16的第一地址Addr1提供给地址指派映射113。地址指派映射113使用第一映射114将从第一地址Addr1转换而来的第二地址Addr2返回给命令解码器112。图6示出了地址指派映射113返回与第零行第零存储体至第四行第零存储体(BANK0、#0至#4)相对应的物理地址的示例。
地址指派映射113使用第二映射115将从第一地址Addr1转换而来的第三地址Addr3返回给命令解码器112。图6示出了地址指派映射113返回第零行第零存储体(BANK0、#0)、第一行第一存储体(BANK1、#1)、第二行第二存储体(BANK2、#2)、第三行第三存储体(BANK3、#3)以及第四行第零存储体(BANK0、#4)的物理地址的示例。
控制器110可以基于从地址指派映射113提供给命令解码器112的物理地址来访问第一非易失性存储器120_1和第二非易失性存储器120_2。
参考图7A，逻辑地址0、4、8、12和16被指派给第零存储体130_0。由于与逻辑地址0、4、8、12和16相对应的物理地址分别位于第零行第零存储体至第四行第零存储体(BANK0、#0至#4)，因此针对来自主机的读取请求发生至少四次存储体冲突。因此，针对读取请求的延迟增加，这可能不利地影响数据并行性。
参考图7B，逻辑地址0、4、8、12和16被适当地指派给第零存储体140_0至第三存储体140_3。在图7B所示的示例中，针对来自主机的读取请求仅发生一次数据冲突。如果第二非易失性存储器120_2也根据相同的策略将逻辑地址指派给多个存储体140_1至140_3，则可能存在类似于第一非易失性存储器120_1中的四次存储体冲突。
因此，第二非易失性存储器120_2可以首先处理来自主机的读取请求，并较早地将读取的数据提供给控制器110。控制器110可以将从第二非易失性存储器120_2接收的数据提供给主机。另一方面，控制器110可以忽略从第一非易失性存储器120_1读取的数据。
应该理解的是，以上示例针对第二非易失性存储器120_2是理想的。如果主机下发针对不同的逻辑地址的读取命令，则可能存在不同的延迟。
然而，根据本发明构思的示例性实施例，与第一非易失性存储器120_1镜像的第二非易失性存储器120_2采用与第一非易失性存储器120_1的策略不同的用于将逻辑地址指派给多个存储体140_1至140_3的策略，进而抑制了针对相同的读取请求的存储体冲突，其中第二非易失性存储器120_2中的存储体冲突少于第一非易失性存储器120_1的存储体冲突。
因此，响应于来自于主机的读取请求，控制器110可以返回从第一非易失性存储器120_1读取的数据或从第二非易失性存储器120_2读取的数据(以较早接收到的为准)。换句话说，控制器110可以向主机提供从第一非易失性存储器120_1接收的数据或从第二非易失性存储器120_2接收的数据(以具有较少存储体冲突的为准)。
除了上述的存储体冲突之外，还可以基于其他因素来确定第一非易失性存储器120_1和第二非易失性存储器120_2关于来自于主机的读取请求的延迟。在根据本发明构思的示例性实施例的存储设备中，假设对读取请求的处理由于先前处理的擦除或编程请求而延迟。
图8是用于示出根据本发明构思的示例性实施例的存储设备的操作的时序图。
参考图8，示出了存在针对第一非易失性存储器120_1的第零存储体130_0和第二非易失性存储器120_2的第零存储体140_0的读取请求的示例。在每个读取请求之前，来自于主机的擦除或编程命令被发送到存储设备100，并且存储设备100可以对该擦除或编程命令进行处理。
例如，假设在第二时间点t2，从主机接收到针对第一非易失性存储器120_1的第零存储体130_0和第二非易失性存储器120_2的第零存储体140_0的读取请求，并且在第二时间点t2，第一非易失性存储器120_1和第二非易失性存储器120_2正在处理来自于主机的针对第零存储体130_0和140_0的擦除命令。
如上所述，由于第一非易失性存储器120_1不能同时处理针对相同的存储体的不同命令，因此第一非易失性存储器120_1直到针对第零存储体的擦除命令完成，才能处理读取命令。同样地，由于第二非易失性存储器120_2不能同时处理针对相同的存储体的不同命令，因此第二非易失性存储器120_2直到针对第零存储体的擦除命令完成，才能处理读取命令。
为了避免两个非易失性存储器120_1和120_2等待完成针对相同的存储体的先前的擦除/编程命令的处理的情况，第一非易失性存储器120_1和第二非易失性存储器120_2相互排他地处理擦除/编程命令。例如，当第一非易失性存储器120_1正在处理针对第零存储体的擦除命令时，第二非易失性存储器120_2不处理针对第零存储体的擦除命令。
具体地，如图8所示，第一非易失性存储器120_1在第一时间点t1开始处理擦除命令C1_0，并且在第二时间点t2完成对擦除命令C1_0的处理。第二非易失性存储器120_2在第二时间点t2开始处理擦除命令C1_1，并且在第三时间点t3完成对擦除命令C1_1的处理。下发到第一非易失性存储器120_1的擦除命令C1_0与下发到第二非易失性存储器120_2的擦除命令C1_1相同，并且包括针对相同的逻辑地址的擦除请求。
如果在第二时间点t2下发来自于主机的读取命令，则尚未完成对擦除命令C1_1的处理的第二非易失性存储器120_2无法在第二时间点t2开始对读取命令的处理。另一方面，已完成对擦除命令C1_0的处理的第一非易失性存储器120_1可以较早地开始并完成对读取命令的处理。
在下文中，将描述存储设备100的其中第一非易失性存储器120_1和第二非易失性存储器120_2相互排他地处理从主机下发的擦除/编程命令的操作。
图9是示出了根据本发明构思的示例性实施例的存储设备的操作的流程图。
参考图9，检查是否正在第一非易失性存储器120_1中处理擦除/编程命令(步骤S210)。当正在第一非易失性存储器120_1中处理擦除/编程命令时，第二非易失性存储器120_2等待而不处理擦除/编程命令(步骤S220)。如果未正在第一非易失性存储器120_1中处理擦除/编程命令或者处理已经完成，则第二非易失性存储器120_2处理擦除/编程命令(步骤S230)。
图9中描述的第一非易失性存储器120_1和第二非易失性存储器120_2的操作仅仅是说明性的。也就是说，如图9所示，第二非易失性存储器120_2可以检查第一非易失性存储器120_1是否正在处理擦除/编程命令。应理解的是，第一非易失性存储器120_1也可以检查第二非易失性存储器120_2是否正在处理擦除/编程命令。
图10A和图10B是用于示出根据本发明构思的示例性实施例的第一非易失性存储器和第二非易失性存储器之间的进程间通信(IPC)的示图。
参考图10A，第二非易失性存储器120_2可以使用IPC来检查第一非易失性存储器120_1是否正在处理擦除/编程命令。具体地，在第一NVM控制器125_1和第二NVM控制器125_2之间形成通道，使得可以经由该通道检查第一非易失性存储器120_1或第二非易失性存储器120_2是否正在处理擦除/编程命令。
例如，当第一非易失性存储器120_1正在处理擦除/编程命令时，第一NVM控制器125_1向第二NVM控制器125_2发送忙碌信号。当完成了对擦除/编程命令的处理时，第一NVM控制器125_1停止发送忙碌信号。当第一NVM控制器125_1正在发送忙碌信号时，第二NVM控制器125_2识别出第一非易失性存储器120_1正在处理擦除/编程命令并等待直到对擦除/编程命令的处理已完成为止。
同样地，当第二非易失性存储器120_2正在处理擦除/编程命令时，第二NVM控制器125_2向第一NVM控制器125_1发送忙碌信号。当第二非易失性存储器120_2完成对擦除/编程命令的处理时，第二NVM控制器125_2停止发送忙碌信号。当第二NVM控制器125_2正在发送忙碌信号时，第一NVM控制器125_1识别出第二非易失性存储器120_2正在处理擦除/编程命令并等待直到对擦除/编程命令的处理已完成为止。
可以例如在没有控制器110的情况下执行上述第一非易失性存储器120_1和第二非易失性存储器120_2之间的IPC。例如，IPC可以由控制器125_1和125_2操控。
参考图10B，在备选的实施例中，存储设备100还包括用于IPC的内部存储器150。内部存储器150存储指示第一非易失性存储器120_1或第二非易失性存储器120_2是否正在处理擦除/编程命令的忙碌标志。
例如，当第一非易失性存储器120_1正在处理擦除/编程命令时，第一NVM控制器125_1将忙碌标志设置为1。在实施例中，当完成了对擦除/编程命令的处理时，第一NVM控制器125_1将忙碌标志设置为0。在处理擦除/编程命令之前，第二NVM控制器125_2检查忙碌标志。当忙碌标志被设置为1时，第二NVM控制器125_2识别出第一非易失性存储器120_1正在处理擦除/编程命令并等待直到对擦除/编程命令的处理已完成为止。
例如，当第二非易失性存储器120_2正在处理擦除/编程命令时，第二NVM控制器125_1将忙碌标志设置为1。当完成了对擦除/编程命令的处理时，第二NVM控制器125_2将忙碌标志设置为0。在处理擦除/编程命令之前，第一NVM控制器125_1检查忙碌标志。当忙碌标志被设置为1时，第一NVM控制器125_1识别出第二非易失性存储器120_2正在处理擦除/编程命令并等待直到对擦除/编程命令的处理已完成为止。在实施例中，使用机制来防止控制器125_1和125_2同时对忙碌标志进行设置。例如，可以调整控制器125_1和125_2试图设置忙碌标志的定时，因此它们不能同时设置忙碌标志。
同样地，可以例如在没有控制器110的情况下执行使用内部存储器150的第一非易失性存储器120_1和第二非易失性存储器120_2之间的IPC。
图11是用于示出根据本发明构思的示例性实施例的第一非易失性存储器和第二非易失性存储器的操作时间同步的框图。图12A和图12B是用于示出根据本发明构思的示例性实施例的第一非易失性存储器和第二非易失性存储器之间的操作时间同步的表格。
参考图11至图12B，将描述根据本发明构思的示例性实施例的由存储设备100的第一非易失性存储器120_1或第二非易失性存储器120_2排他地处理从主机接收的擦除/编程命令的操作。
存储设备100包括同步定时器160(例如，定时器电路)。同步定时器160向第一非易失性存储器120_1和第二非易失性存储器120_2提供时间同步信号。由同步定时器160提供给第一非易失性存储器120_1和第二非易失性存储器120_2的时间同步信号可以是例如时钟信号，更具体地，可以是实时时钟(RTC)信号。
第一NVM控制器125_1从同步定时器160接收时间同步信号。第一NVM控制器125_1基于时间同步信号开始对擦除/编程命令的处理。
第二NVM控制器125_2从同步定时器160接收时间同步信号。第二NVM控制器125_2基于时间同步信号开始对擦除/编程命令的处理。
图12A描绘了示出由第一非易失性存储器120_1和第二非易失性存储器120_2处理擦除命令的开始时间点的示例的表格。数字的单位是毫秒(ms)。在从参考时间点开始经过由数字指示的时间之后，第一非易失性存储器120_1和第二非易失性存储器120_2对擦除命令进行处理。假设第一非易失性存储器120_1和第二非易失性存储器120_2需要2ms来处理擦除命令。
第一非易失性存储器120_1在从参考时间点开始经过0、4、8、12、16、……、4N ms的时间之后开始对擦除命令进行处理例如，返回参考图8，第一时间点t1是参考时间点之后的0ms，并且第三时间点t3是参考时间点之后的4ms。第一非易失性存储器120_1从参考时间点开始以预定的时间间隔开始对擦除命令进行处理。
第二非易失性存储器120_2在从参考时间点开始经过2、6、10、14、18、……、(4N+2)ms的时间之后开始对擦除命令进行处理参考图8，第二时间点t2是参考时间点之后的2ms，并且第四时间点t4是参考时间点之后的6ms。也就是说，第二非易失性存储器120_2可以在从参考时间点开始经过偏移时间(例如，2ms)之后，以预定的时间间隔开始对擦除命令进行处理。
第一NVM控制器125_1基于从同步定时器160提供的时间同步信号设置参考时间点。第一NVM控制器125_1可以从参考时间点开始以预定的时间间隔向第一存储器单元130下发擦除/编程命令。
第二NVM控制器125_2基于从同步定时器160提供的时间同步信号设置参考时间点。第二NVM控制器125_2可以在从参考时间点开始经过偏移时间之后，以预定的时间间隔向第二存储器单元130下发擦除/编程命令。偏移时间可以是例如第一非易失性存储器120_1或第二非易失性存储器120_2处理擦除/编程命令所需的时间。
通过这样做，当第一非易失性存储器120_1处理擦除/编程命令时，第二非易失性存储器120_2等待而不处理擦除/编程命令。也就是说，第一非易失性存储器120_1和第二非易失性存储器120_2对擦除/编程命令的处理时间是相互排他的，而不彼此重叠。
与图12A所示出的示例不同，图12B描绘了示出第一非易失性存储器120_1和第二非易失性存储器120_2对擦除命令的处理时间彼此部分地重叠的示例的表格。
第一非易失性存储器120_1的操作与以上参考图12A描述的操作相同；因此，将省略冗余的描述。
在从参考时间点开始经过2-k、6-k、10-k、14-k、18-k、...、(4N+2)-k ms(例如，k可以是诸如1的整数)的时间之后，第二非易失性存储器120_2开始对擦除命令进行处理。也就是说，第二非易失性存储器120_2处理擦除/编程命令的时间可能与第一非易失性存储器120_1处理擦除/编程命令的时间重叠k ms。
换句话说，在图12B所示出的示例中，第一非易失性存储器120_1和第二非易失性存储器120_2对擦除/编程命令的处理时间部分地重叠。
在本发明构思的示例性实施例中，k值满足条件0≤k＜m，这取决于用户的设置，其中m是处理擦除/编程命令所需要的时间。
图13是用于示出根据本发明构思的示例性实施例的第一非易失性存储器和第二非易失性存储器的擦除/编程操作的流程图。
参考图13，根据本发明构思的示例性实施例，即使当第一非易失性存储器120_1正在执行擦除/编程命令时，第二非易失性存储器120_2也执行擦除/编程命令。如上所述，第二非易失性存储器120_2可以检查第一非易失性存储器120_1是否正在处理擦除/编程命令，并且第一非易失性存储器120_1也可以检查第二非易失性存储器120_2是否正在处理擦除/编程命令。
首先，在第一非易失性存储器120_1中开始擦除/编程操作(步骤S310)。
随后，将与相同的擦除/编程操作相对应的命令提供给第二非易失性存储器120_2。第二非易失性存储器120_2检查在命令队列111中存储的命令中是否存在预设范围内的针对第二非易失性存储器120_2的读取命令(步骤S320)。例如，第二NVM控制器125_2可以访问命令队列111以检查是否存在预设范围内的提供给第二非易失性存储器120_2的读取命令。
如果不存在预设范围内的提供给第二非易失性存储器120_2的读取命令，则第二非易失性存储器120_2立即执行擦除/编程操作(S340)。在这种情况下，第二非易失性存储器120_2不检查第一非易失性存储器120_1是否正在执行擦除/编程操作。
如果存在预设范围内的提供给第二非易失性存储器120_2的读取命令，则根据预定规则，第二非易失性存储器120_2排他地执行擦除/编程操作(S330)。例如，预定规则对应于以上参考图9至图12B描述的规则。在实施例中，当与读取命令一起存储在命令队列111中的地址大于或等于第一地址并且小于或等于第二地址时，读取命令在预设范围内。
如前所述，第二非易失性存储器120_2检查第一非易失性存储器120_1是否正在执行擦除/编程操作，使得第一非易失性存储器120_1和第二非易失性存储器120_2可以相互排他地处理擦除/编程命令，进而减少读取命令的延迟。然而，如果在命令队列111中存储的命令中不存在预设范围内的读取命令，则不必在第一非易失性存储器120_1和第二非易失性存储器120_2之间相互排他地处理擦除/编程命令。由此，第二非易失性存储器120_2可以立即处理擦除/编程命令。
图14是用于示出根据本发明构思的示例性实施例的存储系统的框图。
参考图14，根据本发明构思的示例性实施例的存储系统包括主机10(例如，诸如计算机的主机设备)、第一存储设备200和第二存储设备300。
主机10可以生成控制第一存储设备200和第二存储设备300的读取、编程和擦除操作的请求。
第一存储设备200可以是例如包括多个非易失性存储器220_1、220_2、……、220_n的固态驱动器(SSD)。多个非易失性存储器220_1至220_n可以封装成例如单个芯片。
备选地，第一存储设备200可以是但不限于诸如以下各项的存储卡：PC卡或个人计算机存储卡国际协会(PCMCTA)卡、紧凑型闪速(CF)卡、智能媒体(SM)卡或SMC、记忆棒、多媒体卡(MMC、RS-MMC或微MMC)、SD卡(SD、迷你SD、微SD或SDHC)以及通用闪速存储设备(UFS)等。
第二存储设备300可以对存储在第一存储设备200中的数据进行镜像。因此，第二存储设备300可以包括与第一存储设备200的配置类似的配置。第二存储设备300可以是多个非易失性存储器320_1、320_2、……、320_n、SSD或存储卡(例如，紧凑型闪速卡、智能媒体卡、记忆棒、多媒体卡、SD卡和通用闪速存储设备等)。
主机10可以执行与包括在上述示例性实施例中的控制器110的操作类似的操作。因此，主机可以同时向彼此镜像的第一存储设备200和第二存储设备300发送读取请求，并且可以接收从第一存储设备200或第二存储设备300提供的数据(以较早的为准)，而忽略较迟提供的数据。
第一存储设备200包括第一控制器210，第一控制器210用于控制多个非易失性存储器220_1至220_n。第一控制器210可以针对多个非易失性存储器220_1至220_n中的每个非易失性存储器处理从主机10接收的命令。也就是说，针对访问第一非易失性存储器220_1的两个不同的命令，第一控制器210可以在两个数据周期期间逐个地对这两个不同的命令进行处理，而不是同时对这两个不同的命令进行处理。第一控制器210可以包括地址指派映射，地址指派映射用于将从主机10接收的逻辑地址分别转换为与多个非易失性存储器220_1至220_n相对应的物理地址。
第二存储设备300包括第二控制器310，第二控制器310用于控制多个非易失性存储器320_1至320_n。第二控制器310可以针对多个非易失性存储器320_1至320_n中的每个非易失性存储器处理从主机10接收的命令。也就是说，针对访问第二非易失性存储器320_1的两个不同的命令，第二控制器310可以在两个数据周期期间逐个地对这两个不同的命令进行处理，而不是同时对这两个不同的命令进行处理。第二控制器310可以包括地址指派映射，地址指派映射用于将从主机10接收的逻辑地址分别转换为与多个非易失性存储器320_1至320_n相对应的物理地址。
本发明构思的至少一个实施例提供了对计算机的功能的改进。例如，由于存储设备100的控制器对存储设备100中的两个镜像的存储设备区别地应用地址映射规则，以防止对相同的存储体执行读取操作或减少对相同的存储体执行读取操作的情况，因此包括图1的存储设备100的计算机可以将读取命令应用于存储设备100，并且比传统计算机更快地完成那些读取命令。例如，当包括传统的存储设备的计算机提供针对相同的逻辑地址的读取命令时，读取命令的执行由于存储体冲突而延迟，这在计算机使用本发明构思的存储设备100时不会发生或者不太可能发生。此外，由于存储设备100的控制器可以防止读取操作与擦除或编程操作同时执行，因此包括存储设备100的计算机可以以较少的延迟时间处理擦除、编程和读取操作。因此，包括存储设备100的计算机可以比包括传统的存储设备的计算机更快地完成访问(例如，读取、写入、删除等)存储设备100的操作因此，包括本发明构思的存储设备100的计算机比传统计算机表现得更好。
已经参考附图描述了本发明构思的实施例，但是本领域普通技术人员应理解的是，在不改变本发明构思的技术构思或主要特征的情况下，本领域普通技术人员可以以其它特定形式来执行本发明构思。

Claims (18)

1.一种存储设备，包括：
第一非易失性存储器，所述第一非易失性存储器包括多个第一存储体，所述多个第一存储体具有根据第一指派策略指派给所述多个第一存储体的多个第一地址；
第二非易失性存储器，所述第二非易失性存储器包括多个第二存储体，所述多个第二存储体具有根据与所述第一指派策略不同的第二指派策略指派给所述多个第二存储体的多个第二地址，其中，所述多个第二地址对应于所述多个第一地址，并且其中，所述第二非易失性存储器对存储在所述第一地址中的数据项目进行镜像以将经镜像的数据项目存储在所述第二地址中；以及
控制器，被配置为从主机接收命令以控制所述第一非易失性存储器和所述第二非易失性存储器，
其中，所述控制器将从所述主机接收的读取命令同时提供给所述第一非易失性存储器和所述第二非易失性存储器，并基于所述读取命令，向所述主机输出从所述第一非易失性存储器提供的数据和从所述第二非易失性存储器提供的数据中的较早的数据，
其中，在所述第一指派策略中，向所述第一存储体中的某一行的单个存储体指派第一物理地址，并且向另一行的所述单个存储体指派第二物理地址，并且
其中，在所述第二指派策略中，将所述第一物理地址指派给所述第二存储体中的某一行的一个第二存储体，并且将所述第二物理地址指派给所述第二存储体中的某一行的另一第二存储体。
2.根据权利要求1所述的存储设备，其中，所述控制器从所述主机接收用于访问所述第一非易失性存储器和所述第二非易失性存储器的逻辑地址，并且包括地址指派映射，所述地址指派映射用于将所述逻辑地址转换为物理地址以将所述物理地址指派给所述第一存储体和所述第二存储体。
3.根据权利要求2所述的存储设备，其中，所述地址指派映射包括：
第一映射，用于将所述逻辑地址转换为指派给所述第一存储体的第一物理地址；以及
第二映射，用于将所述逻辑地址转换为指派给所述第二存储体的第二物理地址。
4.根据权利要求3所述的存储设备，其中，所述第一映射和所述第二映射基于不同的指派规则。
5.根据权利要求1所述的存储设备，其中，所述主机下发访问所述存储设备的擦除/编程命令，
其中，所述控制器根据所述擦除/编程命令生成访问所述第一非易失性存储器的第一擦除/编程命令和访问所述第二非易失性存储器的第二擦除/编程命令，以及
其中，所述控制器相互排他地处理所述第一擦除/编程命令和所述第二擦除/编程命令。
6.根据权利要求5所述的存储设备，其中，所述第二非易失性存储器执行检查以确定所述第一非易失性存储器是否正在执行所述第一擦除/编程命令，并且在所述检查确定未正在执行所述第一擦除/编程命令时执行所述第二擦除/编程命令。
7.根据权利要求6所述的存储设备，还包括：
用于所述第一非易失性存储器和所述第二非易失性存储器之间的进程间通信IPC的通道，
其中，所述第二非易失性存储器经由所述IPC执行检查以确定所述第一非易失性存储器是否正在执行所述第一擦除/编程命令。
8.根据权利要求6所述的存储设备，还包括：
内部存储器，连接在所述第一非易失性存储器和所述第二非易失性存储器之间，
其中，所述内部存储器包括指示是否正在执行所述擦除/编程命令的忙碌标志，以及
其中，当正在执行所述第一擦除/编程命令时，所述第一非易失性存储器设置所述忙碌标志。
9.根据权利要求5所述的存储设备，其中，所述控制器包括命令队列，所述命令队列用于存储从所述主机下发的命令，
其中，所述第二非易失性存储器执行检查以确定在存储在所述命令队列中的命令中是否存在提供给所述第二非易失性存储器的读取命令，并当所述检查确定不存在所述读取命令时，立即执行所述第二擦除/编程命令。
10.根据权利要求1所述的存储设备，其中，所述控制器忽略从所述第一非易失性存储器提供的数据和从所述第二非易失性存储器提供的数据中的较迟的数据。
11.根据权利要求1所述的存储设备，其中，所述控制器在所述第一存储体中的每一个第一存储体中顺序地处理从所述主机下发并提供给所述第一非易失性存储器的命令，并且在所述第二存储体中的每一个第二存储体中顺序地处理所述命令。
12.一种用于操作存储设备的方法，所述存储设备包括：第一非易失性存储器，所述第一非易失性存储器包括多个第一存储体，所述多个第一存储体具有根据第一指派策略指派给所述多个第一存储体的多个第一地址；以及第二非易失性存储器，所述第二非易失性存储器包括多个第二存储体，所述多个第二存储体具有根据与所述第一指派策略不同的第二指派策略指派给所述多个第二存储体的多个第二地址，其中，所述多个第二地址对应于所述多个第一地址，并且其中，所述第二非易失性存储器对存储在所述第一地址中的数据项目进行镜像以将经镜像的数据项目存储在所述第二地址中，所述方法包括：
主机向所述存储设备下发读取请求；
所述存储设备的控制器基于所述读取请求将读取命令同时应用于所述第一非易失性存储器和所述第二非易失性存储器；
所述控制器基于所述读取命令，向所述主机输出从所述第一非易失性存储器提供的数据和从所述第二非易失性存储器提供的数据中的较早的数据，
其中，在所述第一指派策略中，向所述第一存储体中的某一行的单个存储体指派第一物理地址，并且向另一行的所述单个存储体指派第二物理地址，并且
其中，在所述第二指派策略中，将所述第一物理地址指派给所述第二存储体中的某一行的一个第二存储体，并且将所述第二物理地址指派给所述第二存储体中的某一行的另一第二存储体。
13.根据权利要求12所述的方法，还包括：
所述主机下发访问所述存储设备的擦除/编程命令；
所述控制器基于所下发的擦除/编程命令，生成访问所述第一非易失性存储器的第一擦除/编程命令和访问所述第二非易失性存储器的第二擦除/编程命令；以及
所述控制器相互排他地处理所述第一擦除/编程命令和所述第二擦除/编程命令。
14.根据权利要求13所述的方法，其中，相互排他地处理所述第一擦除/编程命令和所述第二擦除/编程命令包括：
所述控制器执行检查以确定所述第一非易失性存储器是否正在执行所述第一擦除/编程命令，以及
当所述检查确定未正在执行所述第一擦除/编程命令时，所述控制器执行所述第二擦除/编程命令。
15.根据权利要求12所述的方法，还包括：
所述控制器忽略从所述第一非易失性存储器提供的数据和从所述第二非易失性存储器提供的数据中的较迟的数据。
16.一种存储设备，包括：
第一非易失性存储器，所述第一非易失性存储器包括M行第一存储体，每一行第一存储体具有N个第一存储体，所述M行第一存储体具有多个第一地址；
第二非易失性存储器，所述第二非易失性存储器包括M行第二存储体，每一行第二存储体具有N个第二存储体，所述M行第二存储体具有多个第二地址，其中，所述多个第二地址对应于所述多个第一地址，并且其中，所述第二非易失性存储器对存储在所述第一地址中的数据项目进行镜像以将经镜像的数据项目存储在所述第二地址中；以及
控制器，被配置为基于从主机接收的读取请求，将读取命令同时提供给所述第一非易失性存储器和所述第二非易失性存储器，并基于所述读取命令，向所述主机输出从所述第一非易失性存储器提供的数据和从所述第二非易失性存储器提供的数据中的较早的数据，以及
其中，所述控制器将属于给定行的第一存储体的第一地址移位M mod N个存储体以确定对应的具有所述第二地址的第二存储体。
17.根据权利要求16所述的存储设备，其中，所述读取请求包括逻辑地址，以及所述控制器包括映射，所述映射将所述逻辑地址映射到所述第一非易失性存储器中的第一物理地址和所述第二非易失性存储器中的第二物理地址。
18.根据权利要求16所述的存储设备，其中，所述主机下发访问所述存储设备的擦除/编程命令，
其中，所述控制器根据所述擦除/编程命令生成访问所述第一非易失性存储器的第一擦除/编程命令和访问所述第二非易失性存储器的第二擦除/编程命令，以及
其中，所述控制器相互排他地处理所述第一擦除/编程命令和所述第二擦除/编程命令。
CN201811070959.7A 2017-09-20 2018-09-13 存储设备、其操作方法及包括存储设备的存储系统 Active CN109521950B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170121184A KR102369402B1 (ko) 2017-09-20 2017-09-20 스토리지 장치, 이의 동작 방법 및 스토리지 장치를 포함하는 스토리지 시스템
KR10-2017-0121184 2017-09-20

Publications (2)

Publication Number Publication Date
CN109521950A CN109521950A (zh) 2019-03-26
CN109521950B true CN109521950B (zh) 2023-05-26

Family

ID=65719269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811070959.7A Active CN109521950B (zh) 2017-09-20 2018-09-13 存储设备、其操作方法及包括存储设备的存储系统

Country Status (4)

Country Link
US (1) US10613765B2 (zh)
KR (1) KR102369402B1 (zh)
CN (1) CN109521950B (zh)
SG (1) SG10201805221RA (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11704056B2 (en) * 2019-07-26 2023-07-18 Kioxia Corporation Independent set data lanes for IOD SSD
US11385829B2 (en) * 2019-08-05 2022-07-12 Cypress Semiconductor Corporation Memory controller for non-interfering accesses to nonvolatile memory by different masters, and related systems and methods
KR102687571B1 (ko) 2019-10-31 2024-07-24 에스케이하이닉스 주식회사 메모리 시스템 및 컨트롤러
KR20210085499A (ko) 2019-12-30 2021-07-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11249674B2 (en) * 2020-06-03 2022-02-15 Innogrit Technologies Co., Ltd. Electrical mirroring by NAND flash controller
JP2023044168A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 メモリコントローラ、メモリシステム、及び情報処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101639808A (zh) * 2008-06-17 2010-02-03 三星电子株式会社 非易失性存储设备中的数据管理方法及非易失性存储系统
CN105009094A (zh) * 2013-03-05 2015-10-28 西部数据技术公司 在固态驱动器中利用空闲空间计数来重建两阶加电映射的方法、设备和系统
CN106575271A (zh) * 2014-06-23 2017-04-19 谷歌公司 管理存储设备

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135955A (en) * 1979-04-10 1980-10-23 Nec Corp Magnetic disk control device of double recording system
US4908789A (en) 1987-04-01 1990-03-13 International Business Machines Corporation Method and system for automatically assigning memory modules of different predetermined capacities to contiguous segments of a linear address range
US5206939A (en) 1990-09-24 1993-04-27 Emc Corporation System and method for disk mapping and data retrieval
US5335352A (en) 1990-09-24 1994-08-02 Emc Corporation Reconfigurable, multi-function data storage system controller selectively operable as an input channel adapter and a data storage unit adapter
US5544347A (en) 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
US5269011A (en) 1990-09-24 1993-12-07 Emc Corporation Dynamically reconfigurable data storage system with storage system controllers selectively operable as channel adapters on storage device adapters
US6038605A (en) 1996-02-15 2000-03-14 Emc Corporation Method and apparatus for interfacing two remotely disposed devices coupled via a transmission medium
US5889935A (en) 1996-05-28 1999-03-30 Emc Corporation Disaster control features for remote data mirroring
US6052797A (en) 1996-05-28 2000-04-18 Emc Corporation Remotely mirrored data storage system with a count indicative of data consistency
JPH1166841A (ja) 1997-08-22 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
US20050114587A1 (en) * 2003-11-22 2005-05-26 Super Talent Electronics Inc. ExpressCard with On-Card Flash Memory with Shared Flash-Control Bus but Separate Ready Lines
US7234029B2 (en) 2000-12-28 2007-06-19 Intel Corporation Method and apparatus for reducing memory latency in a cache coherent multi-node architecture
US6795889B2 (en) 2002-01-09 2004-09-21 International Business Machines Corporation Method and apparatus for multi-path data storage and retrieval
US6952753B2 (en) * 2002-06-03 2005-10-04 Sun Microsystems, Inc. Device driver with improved timeout performance
US7263593B2 (en) * 2002-11-25 2007-08-28 Hitachi, Ltd. Virtualization controller and data transfer control method
DE10332314B4 (de) 2003-07-16 2006-10-26 Infineon Technologies Ag Halbleiterspeicher mit kurzer effektiver Wortleitungszykluszeit sowie Verfahren zum Lesen von Daten aus einem derartigen Halbleiterspeicher
US7136973B2 (en) * 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US8200887B2 (en) 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
JP5073667B2 (ja) * 2005-09-29 2012-11-14 トレック・２０００・インターナショナル・リミテッド Ｓｌｃ及びｍｌｃフラッシュメモリを使用するポータブルデータ記憶装置
US7613876B2 (en) 2006-06-08 2009-11-03 Bitmicro Networks, Inc. Hybrid multi-tiered caching storage system
KR100687628B1 (ko) 2006-10-10 2007-02-27 탑시스템주식회사 원격 통합감시제어장치 및 그의 이중화시스템 구동방법
JP4369471B2 (ja) 2006-12-27 2009-11-18 富士通株式会社 ミラーリングプログラム、ミラーリング方法、情報記憶装置
KR100855972B1 (ko) * 2007-01-23 2008-09-02 삼성전자주식회사 서로 다른 독출 대기 시간을 가지는 복수개의 메모리 셀어레이들을 구비하는 불휘발성 메모리 시스템 및 상기불휘발성 메모리 시스템의 데이터 독출 방법
US7975109B2 (en) * 2007-05-30 2011-07-05 Schooner Information Technology, Inc. System including a fine-grained memory and a less-fine-grained memory
US7719889B2 (en) * 2007-06-25 2010-05-18 Sandisk Corporation Methods of programming multilevel cell nonvolatile memory
US8095763B2 (en) 2007-10-18 2012-01-10 Datadirect Networks, Inc. Method for reducing latency in a raid memory system while maintaining data integrity
US7945752B1 (en) * 2008-03-27 2011-05-17 Netapp, Inc. Method and apparatus for achieving consistent read latency from an array of solid-state storage devices
JP2010079856A (ja) 2008-09-29 2010-04-08 Hitachi Ltd 記憶装置およびメモリ制御方法
WO2010071655A1 (en) 2008-12-19 2010-06-24 Hewlett-Packard Development Company, L.P. Redundant data storage for uniform read latency
US8700949B2 (en) 2010-03-30 2014-04-15 International Business Machines Corporation Reliability scheme using hybrid SSD/HDD replication with log structured management
JP2012003644A (ja) 2010-06-21 2012-01-05 Fujitsu Ltd メモリエラー箇所検出装置、及びメモリエラー箇所検出方法。
JP2012119038A (ja) 2010-12-02 2012-06-21 Toshiba Corp 不揮発性半導体メモリ及び記憶装置
US8635416B1 (en) 2011-03-02 2014-01-21 Violin Memory Inc. Apparatus, method and system for using shadow drives for alternative drive commands
US8732433B2 (en) * 2011-08-26 2014-05-20 Micron Technology, Inc. Apparatuses and methods for providing data from multiple memories
US8898408B2 (en) 2011-12-12 2014-11-25 Dell Products L.P. Memory controller-independent memory mirroring
US8301832B1 (en) 2012-03-23 2012-10-30 DSSD, Inc. Storage system with guaranteed read latency
KR20140002833A (ko) * 2012-06-26 2014-01-09 삼성전자주식회사 비휘발성 메모리 장치
KR102090090B1 (ko) 2012-07-03 2020-03-17 바이올린 메모리 인코포레이티드 분산형 raid 그룹의 동기화
US20140189201A1 (en) * 2012-12-31 2014-07-03 Krishnamurthy Dhakshinamurthy Flash Memory Interface Using Split Bus Configuration
US9235355B2 (en) * 2013-04-04 2016-01-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Reverse mirroring in raid level 1
US9218242B2 (en) * 2013-07-02 2015-12-22 Sandisk Technologies Inc. Write operations for defect management in nonvolatile memory
KR102317786B1 (ko) * 2015-02-02 2021-10-26 삼성전자주식회사 스토리지 디바이스에서의 입출력 처리 방법 및 이를 적용하는 스토리지 디바이스 및 비휘발성 메모리 디바이스
KR20160103236A (ko) * 2015-02-23 2016-09-01 삼성전자주식회사 저장 장치 및 그것의 동작 방법
US10558398B2 (en) * 2016-07-29 2020-02-11 Seagate Technology Llc Reducing read latency
TWI658402B (zh) * 2017-07-20 2019-05-01 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101639808A (zh) * 2008-06-17 2010-02-03 三星电子株式会社 非易失性存储设备中的数据管理方法及非易失性存储系统
CN105009094A (zh) * 2013-03-05 2015-10-28 西部数据技术公司 在固态驱动器中利用空闲空间计数来重建两阶加电映射的方法、设备和系统
CN106575271A (zh) * 2014-06-23 2017-04-19 谷歌公司 管理存储设备

Also Published As

Publication number Publication date
US10613765B2 (en) 2020-04-07
KR20190032839A (ko) 2019-03-28
US20190087100A1 (en) 2019-03-21
CN109521950A (zh) 2019-03-26
SG10201805221RA (en) 2019-04-29
KR102369402B1 (ko) 2022-03-02

Similar Documents

Publication Publication Date Title
CN109521950B (zh) 存储设备、其操作方法及包括存储设备的存储系统
US8144515B2 (en) Interleaved flash storage system and method
US7392343B2 (en) Memory card having a storage cell and method of controlling the same
US20100257308A1 (en) Host stop-transmission handling
US20100169549A1 (en) Memory system and controller
CN108139994B (zh) 内存访问方法及内存控制器
US9317312B2 (en) Computer and memory management method
US11182105B2 (en) Storage devices, storage systems including storage devices, and methods of accessing storage devices
CN103631728A (zh) 使用自适应压缩比率快速执行刷新命令
JP6987267B2 (ja) メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
US10769074B2 (en) Computer memory content movement
US20120210045A1 (en) Data access method, and memory controller and memory storage apparatus using the same
KR101581311B1 (ko) 플래시 메모리 장치 및 그 제어 방법
CN110119245B (zh) 用于操作nand闪存物理空间以扩展存储器容量的方法和系统
US11507319B2 (en) Memory controller having a plurality of control modules and associated server
US20150254011A1 (en) Memory system, memory controller and control method of non-volatile memory
US7433976B2 (en) Data copy method and application processor for the same
KR102365581B1 (ko) 선호된 사용자 데이터에 대한 개선된 기입 성능을 갖는 데이터 저장소
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
US20220405012A1 (en) Performing background operations during host read in solid state memory device
CN110865952B (zh) 利用缓存优化dma传输
CN110568991B (zh) 降低锁引起的io命令冲突的方法与存储设备
CN117806535A (zh) 操作固态驱动器的方法和固态驱动器
JP2007026136A (ja) 半導体集積回路装置
CN118377416A (zh) 存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant