CN109478173B - 用于串扰减少的电容性结构 - Google Patents

用于串扰减少的电容性结构 Download PDF

Info

Publication number
CN109478173B
CN109478173B CN201780033711.0A CN201780033711A CN109478173B CN 109478173 B CN109478173 B CN 109478173B CN 201780033711 A CN201780033711 A CN 201780033711A CN 109478173 B CN109478173 B CN 109478173B
Authority
CN
China
Prior art keywords
memory module
dimm
dual
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780033711.0A
Other languages
English (en)
Other versions
CN109478173A (zh
Inventor
张志超
X·李
K·艾京
钱治国
T·梅米奥格鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109478173A publication Critical patent/CN109478173A/zh
Application granted granted Critical
Publication of CN109478173B publication Critical patent/CN109478173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6464—Means for preventing cross-talk by adding capacitive elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

一个实施例提供了一种装置。该装置包括双列直插式存储器模块(DIMM)。DIMM包括至少一个存储器模块集成电路(IC)；DIMM印刷电路板(PCB)；多个DIMM PCB触点；和电容性结构。每个DIMM PCB触点用于将存储器模块IC耦合到相应的DIMM连接器引脚。电容性结构用于在第一DIMM连接器信号引脚和第二DIMM连接器信号引脚之间提供互电容。

Description

用于串扰减少的电容性结构
技术领域
本公开内容涉及电容性结构，具体而言，涉及用于串扰减少的电容性结构。
背景技术
在计算系统中，处理器、一个或多个存储器模块(例如，双列直插式存储器模块(DIMM))和其他电路可以耦合到主系统印刷电路板(PCB)，即“主板”。DIMM可以可拆卸地插入相关的DIMM电连接器中，所述DIMM电连接器机械地固定到系统PCB。每个DIMM可以包括DIMM PCB，其包括多个电触点，每个电触点被配置为当DIMM插入DIMM连接器时电耦合到DIMM连接器中包括的相应引脚。DIMM连接器引脚可以经由包括在系统PCB中的迹线、镀通孔(PTH)和过孔耦合到处理器。
为了减小DIMM连接器占据的表面积并最大化DIMM连接器中包括的引脚数量，连接器DIMM引脚可以相对靠近地定位。由于引脚接近，可能在DIMM连接器中的一个或多个相邻信号引脚之间产生串扰。在DIMM正在发送时的存储器读取操作期间，可以在远端(例如，在处理器处)检测到在DIMM连接器处产生的远端串扰。
附图说明
依据以下与之相一致的实施例的详细说明，要求保护的主题的特征和优点将是显而易见的，应当参考附图来考虑所述说明，其中：
图1示出了与本公开内容的几个实施例一致的组件的横截面；
图2是示出与本公开内容的几个实施例一致的存储器电路与处理器之间的电连接的简图；
图3A示出了与本公开内容的一个实施例一致的双列直插式存储器模块(DIMM)连接器的截面图；
图3B示出了与本公开内容的一个实施例一致的DIMM印刷电路板(PCB)的截面图；
图3C示出了与本公开内容的一个实施例一致的图3B的DIMM PCB的截面图；
图4示出了与本公开内容的一个实施例一致的DIMM连接器和DIMM PCB部分的截面图；
图5示出了与本公开内容的一个实施例一致的DIMM连接器部分和多个DIMM PCB触点的截面图；
图6示出了与本公开内容的一个实施例一致的另一个DIMM连接器部分和多个DIMMPCB触点的截面图。
尽管以下具体描述将参考说明性实施例进行，但是其许多替换、修改和变化对于本领域技术人员将是显而易见的。
具体实施方式
远端串扰可以限制相关存储器通道的数据速率，例如双数据速率(DDR)数据速率。两个导体之间的串扰(即干扰)量与两个导体的接近度有关。较小量的间隔对应于较大量的串扰。例如，一个或多个其他DIMM连接器引脚可以足够靠近目标DIMM连接器引脚，使得目标信号路径中的远端串扰是由目标DIMM连接器引脚与其他DIMM连接器引脚的接近而引起的。因此，一个目标DIMM连接器引脚可能易受由一个或多个其他DIMM连接器引脚产生的串扰的影响。引脚间隔的增加可以减少远端串扰，代价是增加DIMM(双列直插式存储器模块)连接器的占用面积。通过在相邻信号引脚之间包括一个或多个接地引脚也可以减少远端串扰，代价也是增加DIMM连接器的占用面积。
一般地，本公开内容涉及用于串扰减少的电容性结构。装置、方法和/或系统被配置为提供(例如，增加)DIMM连接器中、处或附近的DDR存储器通道之间的互电容。所提供的互电容被配置为减轻DIMM连接器引脚互感，并因此减少DDR存储器通道之间的远端串扰。包括一个或多个特征的电容性结构被配置为提供互电容。电容性结构的至少一部分可以包括在互电容器中，该互电容器具有对应于互电容的电容值。
在一个实施例中，可以通过将电容性结构包括在DIMM PCB内来增加互电容。在另一个实施例中，可以通过将电容性结构包括在DIMM连接器内来增加互电容。在另一个实施例中，可以通过将电容性结构包括在系统PCB中或上来增加互电容。在另一个实施例中，通过包括耦合在DIMM连接器中的DIMM连接器引脚之间和/或在DIMM连接器处或附近耦合在系统PCB中的信号迹线之间的电容性结构(例如，分立电容器)，可以增加互电容。
可以至少部分地基于信号通道之间的测量和/或建模的互感来确定互电容。因此，可以减少在处理器处检测到的远端串扰(“FEXT”)。在一个示例中，对于DIMM连接器的相同引脚配置，可以增加可允许的DDR数据速率。在另一示例中，可以保持可允许的DDR数据速率并且可以消除一个或多个接地引脚和/或可以减小信号引脚间隔，因此可以减小DIMM连接器的占用面积。消除接地引脚被配置为增加信号引脚数量与接地引脚数量的比率(即，S:G)。
远端串扰可以包括沿着从发射器(例如，DIMM)到接收器(例如，处理器)的路径的多个源。即，远端串扰是来自多个源的串扰贡献的累积。远端串扰可以建模为：
其中FEXT是受干扰线或引脚上的远端串扰，V是干扰线或引脚上的电压，t是时间，l是距串扰源的距离，d是从发射器到接收器的路径的总距离或长度，Kf(l)是作为长度函数的串扰系数。可以理解，FEXT与频率有关，因此，相对较高的频率可以与相对较多的FEXT相关联。
串扰系数Kf(l)与传输线几何形状和传输线的特性有关。特性包括信号路径特性、自感、自电容、互感和互电容。串扰系数可写为：
其中，符号∝表示“与……成比例”，C为自电容，Cm是互电容，L是自感，Lm是互感。自电容和自感是信号路径(例如传输线)的特性。例如，对于信号迹线，例如封装或PCB迹线，C和L可以指代每单位长度参数。在另一示例中，对于诸如连接器的部件，C和L可以指代与完整部件(例如，连接器引脚对)相关联的值。
互电容对应于两个导体之间的引起干扰的电容(电)耦合，其允许第一导体(“干扰源(victim)”)上的信号耦合到第二导体(“受干扰对象(aggressor)”)。互感对应于两个导体之间的磁耦合，其类似地允许干扰。可以理解，在DIMM连接器处产生的远端串扰具有通常是电感性的串扰系数。
在与本公开内容一致的实施例中，可以通过包括相对于目标(即，“受干扰对象”)DIMM连接器引脚和/或相对于“干扰源”DIMM连接器引脚定位的电容性结构来提供，即增加互电容。所提供的互电容被配置为抵消目标DIMM连接器引脚和干扰源DIMM连接器引脚之间的互感，以减小串扰系数的量。减小串扰系数的量被配置为减少在例如存储器读取操作期间处理器可能经历的远端串扰。
由一个或多个电容性结构提供给目标DIMM连接器引脚的互电容可以确定为：
其中，Cm是提供给目标DIMM连接器引脚的总互电容。Cmi是与电容性结构的至少一个特征相关的分量互电容。i是对应于由电容性结构的至少一部分提供的分量互电容的索引。N是目标DIMM连接器引脚的互电容的贡献者(即，分量)的数量。ε0是自由空间的介电常数。εri是每个分量互电容的电介质区域的相对介电常数。Ai是导电特征(例如，板)对于每个分量互电容重叠的面积。di是重叠导电特征之间的间隔，即电介质区域的厚度。每个电电介质区域可以包括电介质材料。电介质材料可包括但不限于液晶聚合物(LCP)、玻璃纤维环氧树脂层合板(例如，阻燃FR4)、聚酰亚胺膜(例如，)、玻璃微纤维增强PTFE(聚四氟乙烯)(例如，Rogers RT//>5870/5880高频层合板)和/或其组合。
因此，如本文所述，可以通过至少一个电容性结构提供包括至少一个分量互电容的互电容。可以组合多个分量互电容以为目标DIMM连接器引脚提供总互电容。分量互电容可以与单个其他DIMM连接器引脚相关，或者可以与多个其他DIMM连接器引脚相关。电容性结构可以被配置为包括一个或多个导电特征。电容性结构可以进一步配置为提供一个或多个分量互电容。每个分量互电容可以对应于互电容器。
对于相同的引脚数和占用面积而言减小远端串扰源可以改善相关通信信道的性能并增加DDR数据速率(即，增加DDR总线速度(speed bin))。使用电容性结构改善的远端串扰可以允许消除至少一些接地引脚，从而减少DIMM连接器引脚数量、占用面积和/或成本。减小的DIMM连接器占用面积可以有助于增加可以容纳在系统PCB上的最大DIMM数量，从而增加存储器容量。减小远端串扰源可以有助于放宽布线设计规则，同时保持性能。如本文所述，电容性结构被配置为对设计和制造复杂性具有最小的影响(如果有的话)。
在下文中，针对DIMM、DIMM连接器和相关的存储器通道说明用于串扰减少的电容性结构。可以理解，在本公开内容的范围内，可以类似地为其他电连接器、其他单端通信信道和/或差分通信信道实现用于串扰减少的电容性结构。
图1示出了与本公开内容的几个实施例一致的组件100的横截面。组件100包括系统印刷电路板(PCB)102、处理器104、耦合到DIMM 107的DIMM连接器106和未加载的DIMM连接器110。例如，系统PCB 102可以对应于“主板”。DIMM 107包括DIMM PCB108和多个存储器模块集成电路(IC)118a、118b、……、118M。例如，存储器模块IC可以包括双倍数据速率(DDR)存储器模块IC。多个存储器模块IC 118a、……、118M耦合到DIMM PCB 108。DIMM 107插入DIMM连接器106中，并且可以通过DIMM连接器106和包括在系统PCB 102中的多个导电迹线120a、120b、120c、……、120N耦合到处理器104。为了易于图示和易于说明，简化了图1。例如，系统PCB102可以包括未在图1中明确示出的一个或多个其他电路元件和/或电路。
例如在存储器模块IC 118a、……、118M的存储器读取操作期间，在DIMM连接器106处产生的串扰可以通过迹线120a、……、120N中的一个或多个传送到处理器104。如本文所述，可以通过被配置为向目标DIMM连接器引脚提供互电容的一个或多个电容性结构来减轻串扰。
图2是示出与本公开内容的几个实施例一致的存储器电路202与处理器204之间的电连接的简图200。例如，存储器电路202可以对应于存储器模块IC，例如存储器模块IC118a，并且处理器204可以对应于图1的处理器104。存储器电路202可以通过多个触点、引脚和导电迹线电耦合到处理器204。触点、引脚和/或导电迹线可以包括导电材料，包括但不限于金属和/或金属复合物，例如铜、铝、银钯(AgPd)、金钯(AuPd)等。至少一些电触点、引脚和/或导电迹线可以通过电容性结构电容耦合到目标DIMM连接器引脚，该电容性结构被配置为在目标DIMM连接器引脚和另一个DIMM连接器引脚之间提供互电容。
存储器电路202由多个DIMM PCB迹线206a、206b、206c、……、206N耦合到多个DIMMPCB触点208a、208b、208c、……、208N。DIMM PCB触点208a、208b、208c、……、208N和DIMMPCB迹线206a、206b、206c、……、206N例如可以包括在图1的DIMM PCB108中。每个DIMM PCB触点208a、208b、208c、……、208N可以进一步耦合到相应的DIMM连接器触点，即相应的DIMM连接器引脚210a、210b、210c、……、210N。DIMM连接器引脚210a、210b、210c、……、210N例如可以包括在DIMM连接器106中。DIMM连接器引脚210a、210b、210c、……、210N可以被配置为当DIMM(例如DIMM 107)插入DIMM连接器(例如DIMM连接器106)中时耦合到DIMM PCB触点208a、208b、208c、……、208N。
每个DIMM连接器引脚210a、210b、210c、……、210N耦合到到系统PCB引脚212a、212b、212c、……、212N的相应DIMM连接器，系统PCB引脚212a、212b、212c、……、212N可以耦合到相应的系统PCB触点214a、214b、214c、……、214N。例如，系统PCB触点214a、214b、214c、……、214N可以是包括在例如系统PCB 102中的镀通孔(PTH)。然后，每个系统PCB触点214a、214b、214c、……、214N可以通过相应的系统PCB迹线216a、216b、216c、……、216N耦合到处理器202。因此，存储器电路202可以通过多个触点、引脚和导电迹线耦合到处理器204。
因此，DIMM PCB迹线206a、206b、206c、……、206N和DIMM PCB触点208a、208b、208c、……、208N可以包括在DIMM PCB 108中。DIMM连接器引脚210a、210b、210c、……、210N和到系统PCB引脚212a、212b、212c、……、212N的DIMM连接器可以包括在DIMM连接器106中。系统PCB触点214a、214b、214c、……、214N和系统PCB迹线216a、216b、216c、……、216N可以包括在系统PCB 102中。
简图200可以进一步包括被配置为减轻远端串扰的一个或多个互电容器220a、220b、220c、220d和/或220e，如本文所述。互电容器可以被配置为平行板电容器，其具有由电介质材料隔开的第一板和第二板。每个互电容器220a、220b、220c、220d、220e的电容可以对应于由电容性结构提供的相应互电容，如本文所述。在一个实施例中，一个互电容器可以直接或通过其他导电电路耦合到目标DIMM连接器引脚。在另一个实施例中，多个互电容器可以直接或通过其他导电电路耦合到目标DIMM连接器引脚。
在一个示例中，互电容器220a可以包括在DIMM PCB(例如，DIMM PCB 108)中，其耦合在两个DIMM PCB触点(例如，DIMM PCB触点208a、208b)之间。在该示例中，互电容器220a可以对应于包括第一板和第二板的平行板电容器。一个DIMM PCB触点的至少一部分(例如，DIMM PCB触点208a)可以对应于第一板。第二板可以包括在DIMM PCB 108中并且通过导电迹线和过孔耦合到DIMM PCB触点208b，如本文所述。在该示例中，第二DIMM PCB触点208b对应于目标DIMM PCB触点，并且第一DIMM PCB触点208a对应于另一个(即，干扰源)DIMM PCB触点，如本文所述。DIMM PCB触点可以在DIMM PCB上相邻也可以不相邻。例如，不相邻的DIMM PCB触点可以由至少一个DIMM PCB接地触点分离。
在另一个示例中，互电容器220b可以包括在DIMM连接器(例如，DIMM连接器106)中，其耦合在两个DIMM连接器触点(例如，DIMM连接器引脚210a、210b)之间。互电容器220b可以对应于包括多个导电特征的电容性结构，所述多个导电特征被配置为一个或多个平行板电容器。因此，每个板可以对应于导电特征，如本文所述。对于每个平行板电容器，第一板可以耦合到第一DIMM连接器触点，例如DIMM连接器引脚210a，并且第二板可以耦合到第二DIMM连接器触点，例如DIMM连接器引脚210b。例如，第一板和第二板可以包括在DIMM连接器壳体中。第一板和第二板配置为重叠。重叠区域可以包含电介质材料，从而形成平行板电容器220b。与每个板相关联的平面可以大致平行于DIMM连接器引脚的长轴，或者可以大致垂直于DIMM连接器引脚的长轴，如本文所述。
在另一个示例中，互电容器220c可以耦合在到系统PCB引脚的两个DIMM连接器之间，例如，到系统PCB引脚212a、212b的DIMM连接器。互电容器220c可以对应于被配置为平行板电容器的电容性结构。在一个实施例中，互电容器220c的第一板可以耦合到到系统PCB引脚的第一DIMM连接器，例如，到系统PCB引脚212a的DIMM连接器，并且第二板可以耦合到到系统PCB引脚的第二DIMM连接器，例如，到系统PCB引脚212b的DIMM连接器。在该示例中，互电容器220c可以包括在DIMM连接器壳体中。
在另一个示例中，互电容器220d可以耦合在两个系统PCB触点，例如系统PCB触点214a、214b之间。互电容器220d可以对应于被配置为平行板电容器的电容性结构。互电容器220d的第一板可以耦合到第一系统PCB触点，例如系统PCB触点214a，并且互电容器220d的第二板耦合到第二系统PCB触点，例如系统PCB触点214b。在该示例中，互电容器220d可以包括在系统PCB中，例如系统PCB 102中。
在另一个示例中，互电容器220e可以耦合在两个系统PCB迹线，例如系统PCB迹线216a和系统PCB迹线216b之间。在该示例中，互电容器220e可以对应于包括在系统PCB的多个层中构造的多个导电特征的电容性结构。另外或可替换地，互电容器220e可以实现为耦合在两个系统PCB迹线之间的分立部件。互电容器220e可以定位在DIMM连接器处或附近，例如DIMM连接器106，其包括存储器电路202。互电容相对于源(即，存储器电路202)定位得越近，互电容对远端串扰的影响就会相对越大。
因此，被配置为提供相应的互电容的一个或多个电容性结构可以包括在DIMMPCB、DIMM连接器和/或系统PCB中或上。包括至少一部分电容性结构的互电容器可以具有对应于目标互电容的相关电容值。互电容器和相关联的互电容被配置为减少在处理器处检测到的并且与DIMM的存储器读取操作相关联的远端串扰，如本文所述。
图3A示出了与本公开内容的一个实施例一致的双列直插式存储器模块(DIMM)连接器的截面图300。截面图300对应于图1的截面A-A'。因此，截面图300可以对应于DIMM连接器106和DIMM PCB 108的横截面。从截面图300中省略了存储器模块IC。截面图300包括DIMM连接器302、系统PCB 304和DIMM PCB部分308。DIMM PCB部分308插入DIMM连接器302的插槽307中。因此，DIMM连接器302可以对应于DIMM连接器106，系统PCB 304可以对应于系统PCB102，并且DIMM PCB部分308可以对应于图1的DIMM PCB 108的部分。
DIMM连接器302包括多个DIMM连接器触点，例如DIMM连接器引脚310a、310b，以及到系统PCB引脚(例如系统PCB引脚312a、312b)的多个DIMM连接器。系统PCB 304包括多个系统PCB触点，例如系统PCB触点314a、314b，被配置为当DIMM连接器302安装在系统PCB 304上时接收到系统PCB引脚312a、312b的DIMM连接器。例如，DIMM连接器引脚310a、310b可以是信号引脚。例如，系统PCB触点314a、314b可以是镀通孔(PTH)。
DIMM PCB部分308包括多个DIMM PCB触点，例如DIMM PCB触点316a、316b。DIMMPCB触点316a、316b定位在DIMM PCB部分308的相对表面321、323上。DIMM PCB触点316a、316b被配置为当DIMM PCB308插入插槽307中时接触相应的DIMM连接器引脚310a、310b。DIMM PCB部分308还可以包括接地平面317。接地平面317定位在距DIMM PCB部分308的第一表面321一定距离处。接地平面317和第一表面321可以限定接地平面凹槽319。因此，接地平面凹槽319的至少一部分可以定位在DIMM PCB触点(例如，DIMM PCB触点316a)和接地平面317之间。接地平面凹槽319可以容纳电容性结构的至少一部分，该电容性结构被配置为在两个DIMM连接器信号引脚之间提供互电容，如本文所述。
DIMM PCB部分308可以包括与在例如DIMM连接器引脚310a和一个或多个其他DIMM连接器引脚之间提供互电容有关的第一特征318和第二特征320。例如，第一特征318可以对应于过孔，该过孔被配置为将DIMM PCB触点316a耦合到包括在DIMM PCB部分308的内层中(例如，在接地平面凹槽319中)的迹线。在另一个示例中，第二特征320可以对应于平行板电容器的一个板，并且可以通过电介质材料与DIMM PCB触点316a分开。在该示例中，DIMM PCB触点316的至少一部分可以对应于平行板电容器的第二板。
因此，第一特征318可以包括在第一电容性结构中，并且第二特征320可以包括在第二电容性结构中。特征318、320可以定位在接地平面凹槽319中，例如接地平面凹槽319，其邻近一个或多个DIMM PCB触点，例如DIMM PCB触点316a。将电容性结构定位在接地凹槽319中被配置为最小化电容性结构对返回和/或插入损耗的影响。将电容性结构定位在接地凹槽319中可以进一步配置为约束电容性结构对近端串扰的影响。
图3B示出了与本公开内容的一个实施例一致的DIMM印刷电路板(PCB)的截面图330。截面图330对应于图1的截面C-C'。截面图330包括接地平面凹槽319、多个DIMM PCB触点332a、332b、332c和电容性结构333。电容性结构333被配置为当电容性结构333包括在DIMM PCB中时提供互电容。例如，电容性结构333可以包括在例如DIMM PCB 308的接地平面凹槽中。电容性结构333包括过孔334、导电迹线336和板338。过孔334耦合到导电迹线336并且迹线耦合到板338。过孔334可以是掩埋过孔，也可以是贯穿过孔。所选择的过孔类型可以与制造的成本和/或容易性有关。过孔334还耦合到第一DIMM PCB触点332a。因此，第一DIMMPCB触点332a可以通过过孔334和导电迹线336耦合到板338。第二DIMM PCB触点332b可以耦合到例如地。导电迹线336配置为跨越第二DIMM PCB触点332b。
可以将板338定位在距第三DIMM PCB触点332c的距离d处。板338和第三DIMM PCB触点332c之间的区域可包含电介质材料。因此，板338、电介质和第三DIMM PCB触点332c的至少一部分可以对应于平行板电容器340。平行板电容器340是图2的互电容器220a的一个示例。例如，与经由第一DIMM PCB触点332a从DIMM传送的读取操作相关联的信号由于耦合到DIMM PCB触点332a和332c的相应DIMM连接器引脚之间的互感而易受远端串扰的影响。由互电容器340提供的互电容被配置为减轻互感的影响并因此减少与读取操作相关联的远端串扰。
图3C示出了与本公开内容的一个实施例一致的图3B的DIMM PCB308的截面图350。当结合图3B考虑时，可以最好地理解图3C。截面图350对应于图3B的D-D'部分。截面图350被配置为示出电容性结构333的特征，电容性结构333被配置为当电容性结构333包括在DIMMPCB(例如，图1的DIMM PCB 108)中时提供互电容。电容性结构333包括耦合到导电迹线336的过孔334，导电迹线336耦合到板338。互电容器340的电容即互电容与板338的面积A有关。在该实施例中，板338通常是方形的。在其他实施例中，板338可以是矩形的、大致圆形的、椭圆形的等。在该实施例中，面积A对应于板338的宽度x乘以板338的长度y。面积A对应于板338和DIMM PCB触点332c之间的重叠面积。可以至少部分地基于目标互电容来确定面积A。例如，可以通过至少部分地基于相应DIMM连接器的电气和/或机械特性的测量和/或建模来确定目标互电容。
互电容器340的互电容还取决于板间隔d和板338与DIMM PCB触点332c之间的区域中的电介质材料的介电常数。例如，面积A的大小可以在100μm2(微米2)至1mm2(毫米2)的范围内，板间距d可以在5μm至200μm的范围内，相对介电常数可以在2到6的范围内。板间隔可能受DIMM PCB308的特性，例如，层高度、层间隔、迹线厚度、接地凹槽319的尺寸等限制。类似地，电介质材料的介电常数可能受到DIMM PCB 308的特性的限制，例如PCB材料选择。因此，通过改变面积A的大小，例如，改变尺寸x和/或y，可以相对更容易地调整目标互电容的值范围。例如，互电容的目标值可以是1皮法(pF)的量级。在另一示例中，互电容的目标值可以大于1pF或小于1pF。
因此，被配置为提供互电容的电容性结构可以包括在DIMM PCB中。互电容被配置为减轻可以由DIMM连接器引脚产生的远端串扰。可以通过使用过孔和迹线将板耦合到第一DIMM PCB触点并相对于第二DIMM PCB触点定位板来实现互电容器。第一DIMM PCB触点可以与“受干扰对象”相关联，第二DIMM PCB触点可以与“干扰源”相关联。于是，板可以对应于平行板电容器(即互电容器)的第一板，并且第二DIMM PCB触点的至少一部分可以对应于互电容器的第二板。可以通过调整平行板电容器的第一板的大小和/或板与DIMM PCB触点部分的重叠量来实现目标互电容值。
图4示出了与本公开内容的一个实施例一致的DIMM连接器和DIMM PCB部分的截面图400。截面图400对应于图1的截面B-B'。截面图400被配置为示出电容性结构，其被配置为当将电容性结构包括在DIMM PCB(例如，图1的DIMM PCB 108)中时提供互电容。截面图400包括多个DIMM连接器触点引脚，相应的多个DIMM PCB触点和被配置为提供三个互电容的三个电容性结构，如本文所述。为了易于图示和易于说明，简化了截面图400。
截面图400包括系统401，多个DIMM连接器引脚，例如DIMM连接器引脚402a、402b、402c、402d、402e、402f和多个DIMM PCB触点，例如DIMM PCB触点404a、404b、404c、404d、404e、404f。例如，DIMM连接器引脚402a、402c和402d可以是信号引脚，DIMM连接器引脚402b、402e和402f可以是接地引脚。因此，截面图400示出了信号引脚与接地引脚的比率为1:1。截面图400还包括三个电容性结构410a、410b、410c。
DIMM PCB触点404a、404b、……、404f和三个电容性结构410a、410b、410c可以包括在DIMM PCB中，例如，图1的DIMM PCB108。例如，电容性结构可以包括在如本文所述的位于DIMM PCB触点后面的接地凹槽区域中。即，DIMM PCB触点位于DIMM连接器引脚和电容性结构之间。在图4中的上部绘制了电容性结构，以清楚地示出它们相对于DIMM连接器引脚和DIMM PCB触点的位置。
每个电容性结构410a、410b、410c包括相应的过孔412a、412b、412c过孔耦合到相应的导电迹线414a、414b、414c，导电迹线耦合到相应的板416a、416b、416c。每个过孔可以耦合到相应的第一DIMM PCB触点，并且每个板416a、416b、416c相对于相应的第二DIMM PCB触点定位，并被配置为与相应的第二DIMM PCB触点的至少一部分重叠。例如，过孔412a耦合到DIMM PCB触点404a，并且板416a相对于DIMM PCB触点404c定位。继续此示例，迹线414a被配置为跨越DIMM PCB层中未电耦合到DIMM PCB触点404b的DIMM PCB触点404b。例如，迹线414a和板416可以包括在接地平面凹槽中。例如，DIMM PCB触点404b可以耦合到地。
每个DIMM PCB触点的至少一部分(例如，DIMM PCB触点404c的至少一部分)可以包括在互电容器中和/或可以耦合到电容性结构，例如，电容性结构410b。例如，DIMM PCB触点404c的一部分可以对应于平行板电容器的第一板，平行板电容器还包括电容性结构410a的第二板416a。继续该示例，DIMM PCB触点404c还耦合到电容性结构410b的过孔412b。因此，可以为DIMM PCB触点404c和DIMM连接器引脚402c提供与DIMM连接器引脚402a和DIMM连接器引脚402d有关的分量互电容。如本文所述，每个分量互电容的量与板416a的大小和板416b的大小有关。
因此，可以包括一个或多个分量互电容的互电容可以耦合到DIMM PCB触点，并且因此耦合到对应的DIMM连接器引脚。互电容被配置为减轻远端串扰，该远端串扰可以与目标信号引脚(即，DIMM连接器引脚)与一个或多个其他信号引脚之间的互感有关。例如，电容性结构410a、410b、410c被配置为提供对由于两个相邻的干扰源404a和404d引起的对受干扰对象404的串扰的减轻。通过设计相应的电容性结构，例如在触点404c和触点404g之间，可以类似地实现减轻由于多于两个的干扰源引起的串扰。
图5示出了与本公开内容的一个实施例一致的DIMM连接器部分和多个DIMM PCB触点的截面图500。截面图500对应于图2的截面B-B'。截面图500被配置为示出电容性结构，其被配置为当电容性结构包括在DIMM连接器(例如，图1的DIMM连接器106)中时提供互电容。截面图500包括DIMM PCB部分501，多个DIMM连接器引脚502a、502b、502c和多个DIMM PCB触点504a、504b、504c。截面图500还包括多个导电特征510a、510b、510c、510d。至少一些导电特征可以包括在电容性结构中。
在该实施例中，导电特征510a、510b、510c、510d以及因此相应的电容性结构耦合到DIMM连接器引脚。例如，第一导电特征510a耦合到第一DIMM连接器引脚502a。第二导电特征510b耦合到第二DIMM连接器引脚502b。第三导电特征510c耦合到第二DIMM连接器引脚502b，并与第二导电特征510b相对。第四导电特征510d耦合到第三DIMM连接器引脚502c。
例如，导电特征510a、510b、510c、510d可以是大致矩形的，并且可以由导电材料形成，如本文所述。每个矩形特征510a、510b、510c、510d的长轴大致平行于相应的DIMM连接器引脚502a、502b、502c的长轴。第一矩形特征510a与第二矩形特征510b相邻，并且可以与第二矩形特征510b大致对齐。第一矩形特征510a和第二矩形特征510b可以包括在第一电容性结构514a中。第三矩形特征510c与第四矩形特征510d相邻，并且可以与第四矩形特征510d大致对齐。第三矩形特征510c和第四矩形特征510d可以包括在第二电容性结构514b中。
相邻的矩形特征(例如，矩形特征510c和510d)可以分开距离d。相邻矩形特征之间的区域可包含电介质材料。包括由电介质材料分开的成对的相邻矩形特征的电容性结构514a、514b可以被配置为向DIMM连接器信号引脚(例如，第二DIMM连接器信号引脚502b)提供互电容。相邻的矩形特征可以对应于由厚度为d的电介质材料分开的平行板。因此，相邻的矩形特征和电介质材料可以对应于互电容器。
多个矩形特征510a、510b、510c、510d可以通过例如压配合工艺制造。在插入DIMM连接器壳体之前，多个矩形特征可以进一步形成，例如弯曲为选定的几何形状。例如，选定的几何形状可以对应于现有DIMM连接器触点的形状。
图6示出了与本公开内容的一个实施例一致的另一个DIMM连接器部分和多个DIMMPCB触点的截面图600。截面图600对应于图1的截面B-B'。截面图600被配置为示出电容性结构，其被配置为当电容性结构包括在DIMM连接器(例如，图1的DIMM连接器106)中时提供互电容。截面图600包括DIMM PCB部分601，多个DIMM连接器引脚602a、602b、602c和多个DIMMPCB触点604a、604b、604c。截面图600还包括多个导电特征610a、610b、610c、610d。
在该实施例中，矩形特征耦合到DIMM连接器引脚。多个导电特征中的每一个可以是大致矩形的。例如，第一矩形特征610a耦合到第一DIMM连接器引脚602a。第二矩形特征610b耦合到第二DIMM连接器引脚602b。第三矩形特征610c在与第一矩形特征610a相同的一侧耦合到第一DIMM连接器引脚602a。第四矩形特征610d在与第二矩形特征610b相同的一侧耦合到第二DIMM连接器引脚602b。第一矩形特征610a和第三矩形特征610c与第二矩形特征610b和第四矩形特征610d交错。矩形特征的长轴大致垂直于DIMM连接器引脚的长轴。
交错的矩形特征610a、610b、610c、610d可以对应于电容性结构。交错的矩形特征610a、610b、610c、610d可以被配置为在第一DIMM连接器引脚602a和第二DIMM连接器引脚602b之间提供互电容。互电容量与相邻矩形特征对的交错(即重叠)面积有关。成对的相邻矩形特征，例如矩形特征610a和610b及矩形特征610b和610c，各自可以分开距离d。相邻矩形特征之间的区域可包含电介质材料。每对相邻的矩形特征(例如，矩形特征610a和610b及610b和610c)可以对应于和/或包括在电容性结构中。每对相邻的矩形特征可以配置为提供互电容。即，相邻矩形特征对可以对应于分量互电容器，如本文所述。
多个矩形特征610a、610b、610c、610d可以通过例如压配合工艺制造。在插入DIMM连接器壳体之前，多个矩形特征可以进一步形成，例如弯曲为选定的几何形状。例如，选定的几何形状可以对应于现有DIMM连接器触点的形状。
因此，与本公开内容的教导一致，装置、方法和/或系统被配置为提供(例如，增加)DIMM连接器中、处或附近的DDR存储器通道之间的互电容。如本文所述，互电容可以由至少一个电容性结构提供。所提供的互电容被配置为减轻互感，并因此减少DDR存储器通道之间的远端串扰。在一个实施例中，可以通过在DIMM PCB内添加电容性结构来增加互电容。在另一个实施例中，可以通过在DIMM连接器内添加电容性结构来增加互电容。在另一个实施例中，可以通过向包括处理器的系统PCB添加电容性结构来增加互电容。在另一个实施例中，可以通过添加在DIMM连接器处或附近耦合在DDR存储器通道之间的分立电容器来增加互电容。
可以至少部分地基于信号通道之间的测量和/或建模的互感来确定互电容。在一个示例中，对于DIMM连接器的相同引脚配置，可以增加可允许的DDR数据速率。在另一示例中，可以保持可允许的DDR数据速率并且可以消除一个或多个接地引脚和/或可以减小信号引脚间隔，因此可以减小DIMM连接器的占用面积。
示例：
本公开内容的示例包括主题，诸如与存储器通道串扰减少相关的方法、用于执行该方法的操作的模块、设备，或装置或系统，如下所述。
示例1：
根据该示例，提供了一种装置。该装置包括双列直插式存储器模块(DIMM)。DIMM包括至少一个存储器模块集成电路(IC)，DIMM印刷电路板(PCB)，多个DIMM PCB触点和电容性结构。每个DIMM PCB触点用于将存储器模块IC耦合到相应的DIMM连接器引脚。电容性结构在第一DIMM连接器信号引脚和第二DIMM连接器信号引脚之间提供互电容。
示例2：
该示例包括示例1的元件，其中，多个DIMM PCB触点包括第一DIMM PCB触点和第二DIMM PCB触点。第一DIMM PCB触点耦合到第一DIMM连接器信号引脚。第二DIMM PCB触点耦合到第二DIMM连接器信号引脚。电容性结构包括耦合到第一DIMM PCB触点的过孔，耦合到过孔的迹线，以及耦合到迹线的板。所述板相对于第二DIMM PCB触点定位，并通过电介质材料与第二DIMM PCB触点分离。所述板、第二DIMM PCB触点的至少一部分和电介质材料对应于互电容器。
示例3：
该示例包括示例2的元件，其中，所述板具有面积A，并且与第二DIMM PCB触点分开距离d。
示例4：
该示例包括示例3的元件，其中，选择面积A以实现第一DIMM PCB触点和第二DIMMPCB触点之间的目标互电容，目标互电容用以减少至少一个DIMM连接器信号引脚产生的远端串扰。
示例5：
该示例包括示例1或2中任一个的元件，其中，DIMM PCB包括多个电容性结构，以在第一DIMM连接器信号引脚和多个其他DIMM连接器信号引脚之间提供多个互电容。
示例6：
该示例包括示例1或2中任一个的元件，其中，至少一部分电容性结构包括在DIMMPCB中的接地平面凹槽中。
示例7：
该示例包括示例4的元件，其中，目标互电容在1皮法(pF)的量级上。
示例8：
该示例包括示例3的元件，其中，面积A在100μm2(微米2)至1mm2(毫米2)的范围内，距离d在5μm至200μm的范围内。
示例9：
根据该示例，提供了一种双列直插式存储器模块(DIMM)连接器。DIMM连接器包括第一DIMM连接器信号引脚，第二DIMM连接器信号引脚和第一电容性结构。第一电容性结构用于在第一DIMM连接器信号引脚和第二DIMM连接器信号引脚之间提供互电容。互电容用于减少由至少一个DIMM连接器信号引脚产生的远端串扰。
示例10：
该示例包括示例9的元件，其中，第一电容性结构包括多个矩形特征。第一矩形特征耦合到第一DIMM连接器信号引脚，第二矩形特征耦合到第二DIMM连接器信号引脚。矩形特征相对于彼此定位。
示例11：
该示例包括示例10的元件，其中，每个矩形特征的长轴大致平行于相应DIMM连接器信号引脚的长轴。
示例12：
该示例包括示例10的元件，其中，每个矩形特征的长轴大致垂直于相应DIMM连接器信号引脚的长轴。
示例13：
该示例包括示例10的元件，并且还包括耦合到第一DIMM连接器信号引脚的第三矩形特征和耦合到第二DIMM连接器信号引脚的第四矩形特征。第一和第三矩形特征与第二和第四矩形特征交错。
示例14：
该示例包括示例9或10中任一个的元件，其中，信号引脚与接地引脚的比率大于一比一。
示例15：
该示例包括示例10的元件，其中，第一矩形特征与第二矩形特征分开距离d，并且第一矩形特征和第二矩形特征之间的区域包括电介质材料。
示例16：
该示例包括示例9或10中任一个的元件，并且还包括与第二DIMM连接器信号引脚相邻的第三DIMM连接器信号引脚，和用于在第二DIMM信号引脚和第三DIMM信号引脚之间提供互电容的第二电容性结构。
示例17：
根据该示例，提供了一种系统。该系统包括处理器、DIMM连接器、双列直插式存储器模块(DIMM)和电容性结构。电容性结构用于在第一DIMM连接器信号引脚和第二DIMM连接器信号引脚之间提供互电容。DIMM包括至少一个存储器模块集成电路(IC)，DIMM印刷电路板(PCB)和多个DIMM PCB触点。每个DIMM PCB触点用于将存储器模块IC耦合到相应的DIMM连接器引脚。
示例18：
该示例包括示例17的元件，其中，多个DIMM PCB触点包括耦合到第一DIMM连接器信号引脚的第一DIMM PCB触点和耦合到第二DIMM连接器信号引脚的第二DIMM PCB触点。电容性结构包括耦合到第一DIMM PCB触点的过孔，耦合到过孔的迹线，以及耦合到迹线的板。所述板相对于第二DIMM PCB触点定位，并通过电介质材料与第二DIMM PCB触点分离。所述板、第二DIMM PCB触点的至少一部分和电介质材料对应于互电容器。
示例19：
该示例包括示例18的元件，其中，所述板具有面积A，并且与第二DIMM PCB触点分开距离d。
示例20：
该示例包括示例19的元件，其中，选择面积A以实现第一DIMM PCB触点和第二DIMMPCB触点之间的目标互电容。目标互电容用于减少由至少一个DIMM连接器信号引脚产生的远端串扰。
示例21：
该示例包括示例17或18中任一个的元件，其中，DIMM PCB包括多个电容性结构，以在第一DIMM连接器信号引脚和多个其他DIMM连接器信号引脚之间提供多个互电容。
示例22：
该示例包括示例17或18中任一个的元件，其中，至少一部分电容性结构包括在DIMM PCB中的接地平面凹槽中。
示例23：
该示例包括示例20的元件，其中，目标互电容在1皮法(pF)的量级上。
示例24：
该示例包括示例17的元件，其中，DIMM连接器包括电容性结构。
示例25：
该示例包括示例24的元件，其中，DIMM连接器包括第一DIMM连接器信号引脚，第二DIMM连接器信号引脚和第一电容性结构。第一电容性结构用于在第一DIMM连接器信号引脚和第二DIMM连接器信号引脚之间提供互电容。互电容用于减少由至少一个DIMM连接器信号引脚产生的远端串扰。
示例26：
该示例包括示例25的元件，其中，第一电容性结构包括多个矩形特征。第一矩形特征耦合到第一DIMM连接器信号引脚，第二矩形特征耦合到第二DIMM连接器信号引脚。矩形特征相对于彼此定位。
示例27：
该示例包括示例26的元件，其中，每个矩形特征的长轴大致平行于相应DIMM连接器信号引脚的长轴。
示例28：
该示例包括示例26的元件，其中，每个矩形特征的长轴大致垂直于相应DIMM连接器信号引脚的长轴。
示例29：
该示例包括示例26的元件，其中，DIMM连接器还包括耦合到第一DIMM连接器信号引脚的第三矩形特征和耦合到第二DIMM连接器信号引脚的第四矩形特征。第一和第三矩形特征与第二和第四矩形特征交错。
示例30：
该示例包括示例25的元件，其中，信号引脚与接地引脚的比率大于一比一。
示例31：
该示例包括示例26的元件，其中，第一矩形特征与第二矩形特征分开距离d，并且第一矩形特征和第二矩形特征之间的区域包括电介质材料。
示例32：
该示例包括示例25的元件，还包括与第二DIMM连接器信号引脚相邻的第三DIMM连接器信号引脚，和第二电容性结构，以在第二DIMM信号引脚和第三DIMM信号引脚之间提供互电容。
示例33：
该示例包括示例17的元件，其中，电容性结构是分立电容器。
示例34：
该示例包括示例17的元件，其中，电容性结构耦合到到系统PCB引脚的DIMM连接器。
示例35：
该示例包括示例17的元件，还包括系统PCB，电容性结构包括在系统PCB中或系统PCB上。
示例36：
该示例包括示例33的元件，其中，分立电容器耦合在第一DIMM连接器信号引脚和第二DIMM连接器信号引脚之间。
示例37：
该示例包括示例35的元件，其中，电容性结构在DIMM连接器处或附近耦合在系统PCB中的信号迹线之间。
本文采用的术语和表达用作说明而非限制的术语，并且在使用这些术语和表达时，无意排除所示和所述特征(或其部分)的任何等同变换，并且认识到在权利要求的范围内可以进行各种修改。因此，权利要求旨在涵盖所有这些等同变换。
本文已经描述了各种特征、方面和实施例。如本领域技术人员将理解的，特征、方面和实施例易于彼此组合以及变化和修改。因此，本公开内容应该被认为包含这样的组合、变化和修改。

Claims (14)

1.一种用于串扰减少的装置，包括：
双列直插式存储器模块(DIMM)，包括：
存储器模块集成电路(IC)；
双列直插式存储器模块印刷电路板(PCB)；
多个双列直插式存储器模块印刷电路板触点；以及
电容性结构，所述电容性结构在第一双列直插式存储器模块连接器信号引脚和第二双列直插式存储器模块连接器信号引脚之间提供互电容；其中：
所述多个双列直插式存储器模块印刷电路板触点包括耦合到所述第一双列直插式存储器模块连接器信号引脚的第一双列直插式存储器模块印刷电路板触点、耦合到地的第二双列直插式存储器模块印刷电路板触点和耦合到第二双列直插式存储器模块连接器信号引脚的第三双列直插式存储器模块印刷电路板触点，
所述第二双列直插式存储器模块印刷电路板触点在所述第一双列直插式存储器模块印刷电路板触点和所述第三双列直插式存储器模块印刷电路板触点之间，
所述电容性结构包括耦合到所述第一双列直插式存储器模块印刷电路板触点的过孔、耦合到所述过孔的迹线、以及耦合到所述迹线的板，所述板相对于所述第三双列直插式存储器模块印刷电路板触点定位，并通过电介质材料与所述第三双列直插式存储器模块印刷电路板触点分离，其中，所述迹线跨越所述第二双列直插式存储器模块印刷电路板触点，并且
所述迹线和所述板中的至少一者包括在所述双列直插式存储器模块印刷电路板的未电耦合到所述第二双列直插式存储器模块印刷电路板触点的层中。
2.根据权利要求1所述的装置，其中，
所述板、所述第二双列直插式存储器模块印刷电路板触点的至少一部分和所述电介质材料对应于互电容器；并且
所述双列直插式存储器模块印刷电路板的未电耦合到所述第二双列直插式存储器模块印刷电路板触点的所述层是所述双列直插式存储器模块印刷电路板的接地平面凹槽。
3.根据权利要求1所述的装置，其中，所述板具有面积A，并且与所述第三双列直插式存储器模块印刷电路板触点分开距离d。
4.根据权利要求3所述的装置，其中，选择所述面积A以在所述第一双列直插式存储器模块印刷电路板触点和所述第三双列直插式存储器模块印刷电路板触点之间实现目标互电容，所述目标互电容用以减少至少一个双列直插式存储器模块连接器信号引脚产生的远端串扰。
5.根据权利要求1所述的装置，其中，所述双列直插式存储器模块印刷电路板包括多个电容性结构，以在所述第一双列直插式存储器模块连接器信号引脚和多个其他双列直插式存储器模块连接器信号引脚之间提供多个互电容。
6.根据权利要求1所述的装置，其中，所述双列直插式存储器模块印刷电路板的未电耦合到所述第二双列直插式存储器模块印刷电路板触点的所述层是所述双列直插式存储器模块印刷电路板的接地平面凹槽。
7.根据权利要求4所述的装置，其中，所述目标互电容在1皮法(pF)的量级上。
8.根据权利要求1所述的装置，还包括：
处理器；以及
双列直插式存储器模块连接器。
9.根据权利要求8所述的装置，其中：
所述板、所述第二双列直插式存储器模块印刷电路板触点的至少一部分和所述电介质材料对应于互电容器；并且
所述双列直插式存储器模块印刷电路板的未电耦合到所述第二双列直插式存储器模块印刷电路板触点的所述层是所述双列直插式存储器模块印刷电路板的接地平面凹槽。
10.根据权利要求8所述的装置，其中，所述板具有面积A，并且与所述第三双列直插式存储器模块印刷电路板触点分开距离d。
11.根据权利要求10所述的装置，其中，选择所述面积A以在所述第一双列直插式存储器模块印刷电路板触点和所述第三双列直插式存储器模块印刷电路板触点之间实现目标互电容，所述目标互电容用于减少由至少一个双列直插式存储器模块连接器信号引脚产生的远端串扰。
12.根据权利要求8所述的装置，其中，所述双列直插式存储器模块印刷电路板包括多个电容性结构，以在所述第一双列直插式存储器模块连接器信号引脚和多个其他双列直插式存储器模块连接器信号引脚之间提供多个互电容。
13.根据权利要求8所述的装置，其中，所述双列直插式存储器模块印刷电路板的未电耦合到所述第二双列直插式存储器模块印刷电路板触点的所述层是所述双列直插式存储器模块印刷电路板的接地平面凹槽。
14.根据权利要求11所述的装置，其中，所述目标互电容在1皮法(pF)的量级上。
CN201780033711.0A 2016-07-02 2017-06-02 用于串扰减少的电容性结构 Active CN109478173B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/201,422 US10317932B2 (en) 2016-07-02 2016-07-02 Capacitive structures for crosstalk reduction
US15/201,422 2016-07-02
PCT/US2017/035809 WO2018009290A1 (en) 2016-07-02 2017-06-02 Capacitive structures for crosstalk reduction

Publications (2)

Publication Number Publication Date
CN109478173A CN109478173A (zh) 2019-03-15
CN109478173B true CN109478173B (zh) 2023-07-18

Family

ID=60808107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780033711.0A Active CN109478173B (zh) 2016-07-02 2017-06-02 用于串扰减少的电容性结构

Country Status (3)

Country Link
US (1) US10317932B2 (zh)
CN (1) CN109478173B (zh)
WO (1) WO2018009290A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109941B1 (en) 2017-06-30 2018-10-23 Intel Corporation Stepped slot connector to enable low height platforms
KR102689959B1 (ko) * 2019-03-12 2024-07-29 에스케이하이닉스 주식회사 인쇄 회로 기판을 포함하는 반도체 모듈
CN118672360A (zh) * 2023-03-20 2024-09-20 华为技术有限公司 内存连接装置、内存连接器以及主板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1846273A (zh) * 2003-09-09 2006-10-11 英特尔公司 循环器链存储器命令和地址总线拓扑
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
CN102396030A (zh) * 2009-04-17 2012-03-28 惠普公司 用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统
CN104051425A (zh) * 2013-03-13 2014-09-17 英特尔公司 用于减少通道串扰的耦合通孔
CN104412466A (zh) * 2012-06-01 2015-03-11 泛达公司 具有串扰补偿的通信连接器
WO2015116043A1 (en) * 2014-01-29 2015-08-06 Hewlett-Packard Development Company, L.P. Memory module connector

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038554B2 (en) 2004-05-17 2006-05-02 Leviton Manufacturing Co., Inc. Crosstalk compensation with balancing capacitance system and method
US7407415B2 (en) 2006-06-07 2008-08-05 International Business Machines Corporation Crosstalk reduction in dual inline memory module (DIMM) connectors
US8641452B2 (en) * 2011-03-22 2014-02-04 Panduit Corp. Communication jack having an insulating element connecting a spring element and a spring end of a contact element
US9787028B2 (en) * 2012-03-31 2017-10-10 Intel Corporation Improving signaling performance in connector design
US20140174812A1 (en) * 2012-12-21 2014-06-26 Raul Enriquez Shibayama Method and Apparatus for Far End Crosstalk Reduction in Single Ended Signaling
US9113555B2 (en) * 2012-12-21 2015-08-18 Intel Corporation Apparatus for differential far-end crosstalk reduction
US9105635B2 (en) 2013-03-13 2015-08-11 Intel Corporation Stubby pads for channel cross-talk reduction
US20150085458A1 (en) * 2013-09-26 2015-03-26 Raul Enriquez Shibayama Reducing Far End Crosstalk in Single Ended Interconnects and Buses
US9893761B2 (en) 2014-09-25 2018-02-13 Intel Corporation Signal routing with reduced crosstalk

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1846273A (zh) * 2003-09-09 2006-10-11 英特尔公司 循环器链存储器命令和地址总线拓扑
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
CN102396030A (zh) * 2009-04-17 2012-03-28 惠普公司 用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统
CN104412466A (zh) * 2012-06-01 2015-03-11 泛达公司 具有串扰补偿的通信连接器
CN104051425A (zh) * 2013-03-13 2014-09-17 英特尔公司 用于减少通道串扰的耦合通孔
WO2015116043A1 (en) * 2014-01-29 2015-08-06 Hewlett-Packard Development Company, L.P. Memory module connector

Also Published As

Publication number Publication date
US10317932B2 (en) 2019-06-11
CN109478173A (zh) 2019-03-15
US20180007782A1 (en) 2018-01-04
WO2018009290A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
US11765813B2 (en) Backplane footprint for high speed, high density electrical connectors
US7492146B2 (en) Impedance controlled via structure
US6379157B1 (en) Communication connector with inductive compensation
US7047628B2 (en) Impedance matching of differential pair signal traces on printed wiring boards
US8907748B2 (en) Common-mode suppression filter for microstrip 10-Gb/s differential lines
US7378832B2 (en) Probing high-frequency signals
US20080309349A1 (en) Flexible interposer system
JP3210167U (ja) コネクタシステムのインピーダンス整合
CN109478173B (zh) 用于串扰减少的电容性结构
US20050224912A1 (en) Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
EP2739125A1 (en) Electrical connection interface for connecting electrical leads for high speed data transmission
EP1029431B1 (en) Via pad geometry supporting uniform transmission line structures
WO2012039120A4 (en) Printed circuit board
KR100712169B1 (ko) 차동 신호를 태핑하는 회로
US20230369257A1 (en) Semiconductor device
US10153593B2 (en) Capacitive compensation
JP4775956B2 (ja) 高周波ソケット
US20200037440A1 (en) Circuit board structure
JP6441850B2 (ja) 多層プリント配線板
US20230276567A1 (en) Multilayer circuit board having signal and power isolation circuit
CN117597588A (zh) 检查治具和检查治具的特性阻抗的调整方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant